TWI450395B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI450395B
TWI450395B TW100133438A TW100133438A TWI450395B TW I450395 B TWI450395 B TW I450395B TW 100133438 A TW100133438 A TW 100133438A TW 100133438 A TW100133438 A TW 100133438A TW I450395 B TWI450395 B TW I450395B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor layer
semiconductor
width
impurity concentration
Prior art date
Application number
TW100133438A
Other languages
English (en)
Other versions
TW201240091A (en
Inventor
Kanako Komatsu
Jun Morioka
Koji Shirai
Keita Takahashi
Tsubasa Yamada
Mariko Shimizu
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201240091A publication Critical patent/TW201240091A/zh
Application granted granted Critical
Publication of TWI450395B publication Critical patent/TWI450395B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明係主張JP2011-63875(申請日：2011/03/23)之優先權，內容亦引用其全部內容。
本說明書之實施形態關於半導體裝置。
作為功率半導體裝置之一例習知有所謂DMOS電晶體。DMOS電晶體，係具備：和具有高雜質濃度之汲極擴散層鄰接，和該汲極擴散層為同一導電型，雜質濃度低於汲極擴散層的飄移區域。DMOS電晶體之特徵為，於較低電壓區域之開關速度快、而且轉換效率高，可以同時實現高耐壓動作及低ON(導通)電阻。
但是，於此種DMOS電晶體，在DMOS電晶體本身形成之元件區域之終端部被形成著元件終端區域。即使元件區域具有特定耐壓，元件終端區域亦有可能不具有該特定耐壓。此情況下，元件全體之耐壓變為由元件終端區域之耐壓來決定。習知DMOS電晶體，電場會集中於該元件終端區域，而容易產生所謂觸發導通(impact-on)，結果導致半導體裝置全體之耐壓降低。因此，要求具有高耐壓之元件終端部的半導體裝置。另外，亦要求半導體裝置全體之電路面積之減少。
本發明目的在於提供可以抑制電路面積之增大之同時，具有高耐壓之半導體裝置。
實施形態之半導體裝置，其特徵為具備：半導體基板；元件區域，具有形成於上述半導體基板上的MOS電晶體；元件終端區域，形成於上述半導體基板上，被形成於上述元件區域之終端部；第1導電型之第1半導體層，係以第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之同時，具有第1雜質濃度，於上述元件區域作為上述MOS電晶體之汲極區域之機能；第1導電型之第2半導體層，係於上述第1半導體層之下層，以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之同時，具有較上述第1雜質濃度小的第2雜質濃度；第1導電型之第3半導體層，係以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之於半導體基板同時，具有較上述第2雜質濃度小的第3雜質濃度，以相接於上述第2半導體層的方式被配置，作為上述MOS電晶體之飄移層之機能；場氧化膜，係於上述第3半導體層之表面，以相接於上述第1半導體的方式被配置；第2導電型之第4半導體層，係於上述半導體基板以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成，作為上述MOS電晶體之通道區域之機能；第1導電型之第5半導體層，係形成於上述第4半導體層之表面，作為上述MOS電晶體之源極區域之機能；及閘極電極，係於跨越上述第3半導體層與上述第4半導體層的上述半導體基板之表面，介由閘極絕緣膜被形成；上述元件區域中之上述第1半導體層與上述場氧化膜間之境界，和上述第3半導體層之於上述第5半導體層側端部之間的距離，係較上述元件終端區域中之上述第1半導體層與上述場氧化膜間之境界，和上述第3半導體層之於上述第5半導體層側端部之間的距離為小。
另一實施形態之半導體裝置，其特徵為具備：半導體基板；元件區域，具有形成於上述半導體基板上的MOS電晶體；元件終端區域，形成於上述半導體基板上，被形成於上述元件區域之終端部；第1導電型之第1半導體層，係以第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之同時，具有第1雜質濃度，於上述元件區域作為上述MOS電晶體之汲極區域之機能；第1導電型之第2半導體層，係於上述第1半導體層之下層，以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之同時，具有較上述第1雜質濃度小的第2雜質濃度；第1導電型之第3半導體層，係以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成於半導體基板之同時，具有較上述第2雜質濃度小的第3雜質濃度，以相接於上述第2半導體層的方式被配置，作為上述MOS電晶體之飄移層之機能；第2導電型之第4半導體層，係於上述半導體基板以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成，作為上述MOS電晶體之通道區域之機能；第1導電型之第5半導體層，係形成於上述第4半導體層之表面，作為上述MOS電晶體之源極區域之機能；及閘極電極，係於跨越上述第3半導體層與上述第4半導體層的上述半導體基板之表面，介由閘極絕緣膜被形成；關於沿著和上述第1方向呈正交的第2方向之斷面，上述元件終端區域中之上述第3半導體層之寬度，係設為大於上述元件區域中之上述第3半導體層之寬度。
另一實施形態之半導體裝置，其特徵為具備：半導體基板；元件區域，具有形成於上述半導體基板上的MOS電晶體；元件終端區域，形成於上述半導體基板上，被形成於上述元件區域之終端部；第1導電型之第1半導體層，係以第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之同時，具有第1雜質濃度，於上述元件區域作為上述MOS電晶體之汲極區域之機能；第1導電型之第3半導體層，係以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成於半導體基板之同時，具有較上述第1雜質濃度小的第3雜質濃度，以相接於上述第1半導體層的方式被配置，作為上述MOS電晶體之飄移層之機能；場氧化膜，係於上述第3半導體層之表面，以相接於上述第1半導體的方式被配置；第2導電型之第4半導體層，係於上述半導體基板以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成，作為上述MOS電晶體之通道區域之機能；第1導電型之第5半導體層，係形成於上述第4半導體層之表面，作為上述MOS電晶體之源極區域之機能；及閘極電極，係於跨越上述第3半導體層以及上述第4半導體層的上述半導體基板之表面，介由閘極絕緣膜被形成；上述元件區域及上述元件終端區域，其之和上述第1方向呈正交的第2方向之寬度為同一；上述元件區域中之上述第1半導體層與上述場氧化膜間之境界，和上述第3半導體層之於上述第5半導體層側端部之間的距離，係較上述元件終端區域中之上述第1半導體層與上述場氧化膜間之境界，和上述第3半導體層之於上述第5半導體層側端部之間的距離為小。
以下說明之實施形態之半導體裝置，係具備：元件區域，形成於半導體基板上，形成著MOS電晶體；元件終端區域，形成於半導體基板上，被形成於上述元件區域之終端部。第1導電型之第1半導體層，係以第1方向作為長邊方向而由元件區域延伸至元件終端區域被形成之同時，具有第1雜質濃度，於元件區域作為MOS電晶體之汲極區域之機能。第1導電型之第2半導體層，係於第1半導體層之下層，以第1方向作為長邊方向而由元件區域延伸至元件終端區域被形成之同時，具有較第1雜質濃度小的第2雜質濃度。第1導電型之第3半導體層，係以第1方向作為長邊方向而由元件區域延伸至元件終端區域被形成，具有較第2雜質濃度小的第3雜質濃度，以相接於上述第2半導體層的方式被配置，作為MOS電晶體之飄移層之機能。場氧化膜，係於第3半導體層之表面，以相接於上述第1半導體的方式被配置。第2導電型之第4半導體層，係於上述半導體基板以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成，作為上述MOS電晶體之通道區域之機能。第1導電型之第5半導體層，係形成於第4半導體層之表面，作為MOS電晶體之源極區域之機能。閘極電極，係以跨越第3半導體層與第4半導體層的方式，介由閘極絕緣膜被形成。於該半導體裝置，元件區域中之上述第1半導體層與上述場氧化膜間之境界，和上述第3半導體層之於上述第4半導體層側端部之間的距離，係較上述元件終端區域中之上述第1半導體層與上述場氧化膜間之境界，和上述第3半導體層之於上述第4半導體層側端部之間的距離為小。
以下參照圖面說明實施形態之半導體裝置。
首先，參照圖1-4說明之實施形態之半導體裝置之積層構造。該半導體裝置為關於p通道型DMOS電晶體者。亦可將圖1-4之各種半導體層之導電型全部反轉，而構成形成於p型基板上或p型半導體層上的n通道型DMOS電晶體者。
圖1-3表示實施形態之半導體裝置之平面圖。於圖1-3，為表示重複之各構成要素之位置關重複之各構成要素之位置關位置關係，而將任意之構成要素抽出予以表示。另外，圖4表示圖1～3之A-A’、B-B’、C-C’之斷面圖。以下說明中，「p- 型」係指雜質濃度較「p型」小的半導體。「n- 型」係指雜質濃度較「n型」小的半導體。
如圖1所示，本實施形態之半導體裝置，係形成於例如n- 型半導體基板11上，於半導體基板11具備：形成有p通道型DMOS電晶體的元件區域R1，及形成於元件區域R1之第1方向之終端部的元件終端區域R2。半導體基板11可替換為p- 型基板。
如圖1所示，本實施形態之半導體裝置，元件區域R1及元件終端區域R2被區分為複數個矩形區域CP。各矩形區域CP1、CP2、CP3、‧‧‧，係並列配置於X方向之同時，於X方向具有同一寬度Wcp‧元件區域R1中之各矩形區域CP之寬度，以及元件終端區域R2中之各矩形區域CP之寬度均為Wcp。本實施形態之半導體裝置係關於此種矩形區域CP之各種構成要素之形狀之改良者。藉由該改良，可獲得抑制電路面積之增大之同時，具有高耐壓的半導體裝置。
如圖1所示，於半導體基板11上藉由閘極絕緣膜18a(圖1未圖示)形成閘極電極18。閘極電極18，例如不僅於元件區域R1，亦延伸至元件終端區域R2，於該元件終端區域R2連接於接觸部CSg,而供給必要之電壓。閘極電極18，係於元件區域R1具有閘極電極長Lg1,於元件終端區域R2具有閘極電極長Lg2(＜Lg1)。
閘極電極18，係於其之閘極長方向，由作為p通道型DMOS電晶體之汲極機能的p+ 型汲極區域12，以及同樣作為p通道型DMOS電晶體之源極機能的p+ 型源極區域15予以挾持而被配置。於汲極區域12之下層形成p型擴散區域13。
於源極區域15及背閘極擴散區域19之下層，如圖3所示形成n型擴散區域16。
圖4表示圖1之A-A’、B-B’、C-C’之斷面圖。A-A’斷面為沿著上述p通道型MOS電晶體之汲極區域12及源極區域15的斷面。B-B’斷面為沿著p通道MOS電晶體之汲極區域12及背閘極擴散區域19的斷面。C-C’斷面為包含汲極區域12之端部附近的元件終端區域R2之斷面。
首先，說明沿著圖4之A-A’斷面之p通道型MOS電晶體之構造。如圖4之A-A’斷面所示，p通道型MOS電晶體具備p+ 型之汲極區域12。該p+ 型之汲極區域12，係如圖1～3所示，以Y方向(第1方向)為長邊方向，具有長方形形狀而被形成。汲極區域12被配置於矩形區域CP之X方向之中心附近。汲極區域12，係由元件區域R1延伸至元件終端區域R2。p+ 型汲極區域12，係植入例如硼(B)等之p型雜質，具有例如1e20[cm-3 ]之雜質濃度。
於汲極區域12之下層形成p型擴散區域13。該p型擴散區域13亦構成p通道型MOS電晶體之汲極之一部分。和汲極區域12同樣，p型擴散區域13，亦以Y方向為長邊方向，由元件區域R1延伸至元件終端區域R2而形成。該p型擴散區域13具有小於汲極區域12之雜質濃度的約1e18[cm-3 ]之雜質濃度。
該p型擴散區域13，係於元件區域R1具有寬度W1(參照如圖4之A-A’斷面)，於元件終端區域R2之汲極區域12之端部周圍具有寬度W2(參照如圖4之C-C’斷面)。
由A-A’斷面之汲極區域12之端部至p型擴散區域13之端部為止之距離a1，係設為小於C-C’斷面之汲極區域12之端部至p型擴散區域13之端部為止之距離a2。例如距離a1為約0.1μm，距離a2為約0.3μm。
於閘極電極18之下方位置，p- 型飄移區域14以相接於p型擴散區域13的方式被形成。p- 型飄移區域14之雜質濃度較P型擴散區域13為低，係具有例如約1e17[cm-3 ]之雜質濃度。和汲極區域12同樣，p- 型飄移區域14，亦以Y方向為長邊方向，由元件區域R1延伸至元件終端區域R2而形成。但是，A-A’斷面中之飄移區域14之p型擴散區域13之接合面起之寬度b1，係設為小於C-C’斷面中之寬度b2。因此，在對p通道MOS電晶體施加逆偏壓狀態下，空乏層容易擴散於元件終端區域R2。另外，A-A’斷面中之飄移區域14之源極區域15側之端部至汲極區域12之端部(和場氧化膜17之間之境界)為止之距離(a1+b1)，係設為小於C-C’斷面中之飄移區域14之源極區域15側之端部至汲極區域12之端部(和場氧化膜17之間之境界)為止之距離(a2+b2)。
於p- 型飄移區域14之表面形成由矽氧化膜(例如SiO2 )構成之場氧化膜17。場氧化膜17亦以Y方向為長邊方向形成，但是A-A’斷面中之寬度c1小於C-C’斷面中之寬度c2。另外，亦可依據要求之MOS電晶體之耐壓而省略場氧化膜17。
在半導體基板11上之被飄移區域14隔離之位置，形成n型擴散區域16。n型擴散區域16以及n型擴散區域16與飄移區域14間之半導體基板11，係作為該p通道型MOS電晶體之通道區域機能。於該n型擴散區域16之表面形成上述源極區域15。源極區域15係介由接觸栓塞CSs連接於未圖示之源極電極。
n型擴散區域16，係和閘極電極18等同樣，以Y方向為長邊方向被延伸形成(參照圖3)。n型擴散區域16之元件區域R1中之寬度d1、d1’,係設為小於元件終端區域R2中之寬度d2、d2’。
源極區域15，係和閘極電極18同樣，以Y方向為長邊方向被延伸形成，配置於矩形區域CP之X方向之端部。但是，源極區域15，係於Y方向之特定位置被分斷，於該分斷之區域(B-B’斷面)形成背閘極擴散區域19(參照圖2)。閘極電極18係跨越飄移區域14、n型擴散區域16及源極區域15，而介由閘極絕緣膜18a形成於半導體基板11上。
汲極區域12、p型擴散區域13、飄移區域14、源極區域15之尺寸、雜質濃度等，可依據元件區域之p通道MOS電晶體之ON電阻，耐壓等特性予以設定。
B-B’斷面中之p通道型MOS電晶體之形狀，大致上和A-A’斷面為同樣，但是B-B’斷面中，無源極區域15改為形成較寬之p+ 型之背閘極擴散區域19，此點和A-A’斷面為不同。
如上述說明，汲極區域12、p型擴散區域13、飄移區域14、及n型擴散區域16，係由元件區域R1沿Y方向延伸至元件終端區域R2被形成(參照圖4之C-C’斷面)。但是，p型擴散區域13之C-C’斷面之寬度W2，係設為大於包含A-A’斷面之元件區域R1之寬度W1。因此，如圖1所示，p型擴散區域13之上面圖，係如匹配棒之形狀，具有前端膨脹之多角形形狀。藉由具有此一形狀，可以緩和圖1之區域R3附近之電場集中，可抑制撞擊離子之產生，可提升MOS電晶體之耐壓。
又，於元件終端區域R2，沿著飄移區域14之C-C’斷面之寬度b2，係設為大於包含A-A’斷面之元件區域R1之寬度b1。如此則，和元件區域R1比較，元件終端區域R2之空乏層容易延伸，可提升元件終端區域R2之耐壓。
另外，沿著n型擴散區域16之C-C’斷面之寬度d2，係設為小於包含A-A’斷面之元件區域R1之寬度d1。如此則，n型擴散區域16之寬度，即使於元件終端區域R2設為較小，MOS電晶體之耐壓亦不會降低。
如上述說明，本實施形態之半導體裝置中，C-C’斷面(元件終端區域R2)中之p型擴散區域13之寬度W2、以及飄移區域14之寬度b2，和元件區域R1比較係設為較大，但是n型擴散區域16之寬度d2係設為較小，因此，元件終端區域R2之元件寬度，可以設為和元件區域R1之元件寬度大略同一，可將各種構成要素全體收納於矩形區域CP中。
上述寬度W2、寬度b2、寬度d2，可以獨立於元件區域R1之寬度W1、b1、d1，依據元件終端區域16必要之耐壓予以設定。寬度W2、b2分別設為大於寬度W1、b1之情況下，寬度d2可以設為小於寬度d1，因此，元件終端區域R2之X方向之寬度無須設為大於元件區域R1之X方向之寬度。因此，依據本實施形態，於元件區域R1，考慮最佳化之ON電阻特性設計而成的p通道MOS電晶體，其之元件終端區域R2亦可將元件終端區域設定成為可以獲得必要之耐壓。
於上述實施形態中，說明寬度b2設為大於寬度b1之同時，寬度W2設為大於寬度W1之例，但是，僅寬度b2設為較大，寬度W2設為和寬度W1大致同等亦可提升元件終端區域R2之耐壓。
但是，寬度W2設為較大有助於迴避電場集中於p型擴散區域13之前端部，則更有助於提高元件之耐壓。因此，除增大寬度b2以外，同時增大寬度W2，則更能提高元件終端區域之耐壓。
圖5表示本實施形態之比較例之元件終端區域之平面形狀。於該比較例，p型擴散區域13之寬度，在元件區域R1與元件終端區域R2被設為均一。該構造之情況下，無法迴避圖5之區域R3附近之電場集中，元件終端區域之耐壓降低，而導致半導體元件全體之耐壓降低。本實施形態中，和元件區域R1比較，元件終端區域R2中之p型擴散區域13之寬度W2被設為較大，因此可以提高耐壓。
以上說明本發明幾個實施形態，但彼等實施形態僅為一例，並非用來限定本發明。彼等實施形態可以各種其他形態實施，在不脫離本發明要旨之情況下可做各種省略、替換、變更實施。彼等實施形態或其變形，亦包含於發明之範圍或要旨之同時，亦包含於和申請專利範圍記載之發明及其均等範圍內。
(發明效果)
依據上述構成，可以提供能抑制電路面積之增大之同時，具有高耐壓之半導體裝置。
12．．．汲極區域
13．．．擴散區域
14．．．飄移區域
15．．．源極區域
18．．．閘極電極
R1．．．元件區域
R2．．．元件終端區域
R3．．．區域
CP1．．．矩形區域
CP2．．．矩形區域
Wcp．．．CP之寬度
CSg．．．接觸部
Lg1．．．閘極電極長
Lg2．．．閘極電極長
W1．．．寬度
W2．．．寬度
CSs．．．接觸栓塞
圖1表示實施形態之半導體裝置之構造之平面圖。
圖2表示實施形態之半導體裝置之構造之平面圖。
圖3表示實施形態之半導體裝置之構造之平面圖。
圖4表示圖1~3之A-A’、B-B’、C-C’之斷面圖。
圖5表示比較例之構造之平面圖。
12．．．汲極區域
13．．．擴散區域
14．．．飄移區域
15．．．源極區域
18．．．閘極電極
R1．．．元件區域
R2．．．元件終端區域
R3．．．區域
CP1．．．矩形區域
CP2．．．矩形區域
Wcp．．．CP之寬度
CSg．．．接觸部
Lg1．．．閘極電極長
Lg2．．．閘極電極長
W1．．．寬度
W2．．．寬度
CSs．．．接觸栓塞

Claims (20)

  1. 一種半導體裝置，其特徵為：具備：半導體基板；元件區域，具有形成於上述半導體基板上的MOS電晶體；元件終端區域，形成於上述半導體基板上，被形成於上述元件區域之終端部；第1導電型之第1半導體層，係以第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之同時，具有第1雜質濃度，於上述元件區域作為上述MOS電晶體之汲極區域之機能；第1導電型之第2半導體層，係於上述第1半導體層之下層，以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之同時，具有較上述第1雜質濃度小的第2雜質濃度；第1導電型之第3半導體層，係以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成於半導體基板之同時，具有較上述第2雜質濃度小的第3雜質濃度，以相接於上述第2半導體層的方式被配置，作為上述MOS電晶體之飄移層之機能；場氧化膜，係於上述第3半導體層之表面，以相接於上述第1半導體的方式被配置；第2導電型之第4半導體層，係於上述半導體基板以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成，作為上述MOS電晶體之通道區域之機能；第1導電型之第5半導體層，係形成於上述第4半導體層之表面，作為上述MOS電晶體之源極區域之機能；及閘極電極，係於跨越上述第3半導體層與上述第4半導體層的上述半導體基板之表面，介由閘極絕緣膜被形成；上述元件區域中之上述第1半導體層與上述場氧化膜間之境界，和上述第3半導體層之於上述第5半導體層側端部之間的距離，係較上述元件終端區域中之上述第1半導體層與上述場氧化膜間之境界，和上述第3半導體層之於上述第5半導體層側端部之間的距離為小。
  2. 如申請專利範圍第1項之半導體裝置，其中上述元件區域及上述元件終端區域，係被分割成為和上述第1方向呈正交的第2方向之寬度為同一之複數個矩形區域；上述第1半導體層及上述第2半導體層，係配置於上述矩形區域之上述第2方向之大略中心；上述第5半導體層，係配置於上述矩形區域之上述第2方向之端部。
  3. 如申請專利範圍第2項之半導體裝置，其中上述元件終端區域中之上述第2半導體層之上述第2方向之寬度，係設為大於上述元件區域中之上述第2半導體層之上述第2方向之寬度。
  4. 如申請專利範圍第3項之半導體裝置，其中上述元件終端區域中之上述第4半導體層之上述第2方向之寬度，係設為小於上述元件區域中之上述第4半導體層之上述第2方向之寬度。
  5. 如申請專利範圍第3項之半導體裝置，其中上述第1半導體層之端部周邊中的上述第2半導體層之平面形狀，係設為多角形。
  6. 如申請專利範圍第1項之半導體裝置，其中上述第1半導體層，係具有以上述第1方向為長邊方向的長方形形狀。
  7. 如申請專利範圍第6項之半導體裝置，其中相較於上述元件區域中之上述場氧化膜之沿著和上述第1方向呈正交的第2方向之長度，上述元件終端區域中之上述場氧化膜之沿著上述第2方向之長度為較長。
  8. 如申請專利範圍第2項之半導體裝置，其中上述第1半導體層之端部周邊中的上述第2半導體層之平面形狀，係設為多角形。
  9. 如申請專利範圍第1項之半導體裝置，其中上述元件終端區域中之上述第2半導體層之沿著和上述第1方向呈正交的第2方向之寬度，係設為大於上述元件區域中之上述第2半導體層之上述第2方向之寬度。
  10. 如申請專利範圍第1項之半導體裝置，其中上述元件終端區域中之上述第4半導體層之沿著和上述第1方向呈正交的第2方向之寬度，係設為大於上述元件區域中之上述第4半導體層之上述第2方向之寬度。
  11. 如申請專利範圍第1項之半導體裝置，其中上述第1半導體層之端部周邊中的上述第2半導體層之平面形狀，係設為多角形。
  12. 一種半導體裝置，其特徵為：具備：半導體基板；元件區域，具有形成於上述半導體基板上的MOS電晶體；元件終端區域，形成於上述半導體基板上，被形成於上述元件區域之終端部；第1導電型之第1半導體層，係以第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之同時，具有第1雜質濃度，於上述元件區域作為上述MOS電晶體之汲極區域之機能；第1導電型之第2半導體層，係於上述第1半導體層之下層，以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之同時，具有較上述第1雜質濃度小的第2雜質濃度；第1導電型之第3半導體層，係以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成於半導體基板之同時，具有較上述第2雜質濃度小的第3雜質濃度，以相接於上述第2半導體層的方式被配置，作為上述MOS電晶體之飄移層之機能；第2導電型之第4半導體層，係於上述半導體基板以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成，作為上述MOS電晶體之通道區域之機能；第1導電型之第5半導體層，係形成於上述第4半導體層之表面，作為上述MOS電晶體之源極區域之機能；及閘極電極，係於跨越上述第3半導體層與上述第4半導體層的上述半導體基板之表面，介由閘極絕緣膜被形成；關於沿著和上述第1方向呈正交的第2方向之斷面，上述元件終端區域中之上述第3半導體層之寬度，係設為大於上述元件區域中之上述第3半導體層之寬度。
  13. 如申請專利範圍第12項之半導體裝置，其中上述元件區域及上述元件終端區域，係被分割成為上述第2方向之寬度為同一之複數個矩形區域；上述第1半導體層及上述第2半導體層，係配置於上述矩形區域之上述第2方向之大略中心；上述第5半導體層，係配置於上述矩形區域之上述第2方向之端部。
  14. 如申請專利範圍第13項之半導體裝置，其中上述元件終端區域中之上述第2半導體層之上述第2方向之寬度，被設為大於上述元件區域中之上述第2半導體層之上述第2方向之寬度。
  15. 如申請專利範圍第14項之半導體裝置，其中上述第1半導體層之端部周邊中的上述第2半導體層之平面形狀，係設為多角形。
  16. 如申請專利範圍第13項之半導體裝置，其中上述元件終端區域中之上述第4半導體層之上述第2方向之寬度，被設為小於上述元件區域中之上述第4半導體層之上述第2方向之寬度。
  17. 如申請專利範圍第12項之半導體裝置，其中另具有：形成於上述第3半導體層表面的場氧化膜。
  18. 如申請專利範圍第17項之半導體裝置，其中相較於上述元件區域中之上述場氧化膜之沿著上述第2方向之長度，上述元件終端區域中之上述場氧化膜之沿著上述第2方向之長度為較長。
  19. 一種半導體裝置，其特徵為：具備：半導體基板；元件區域，具有形成於上述半導體基板上的MOS電晶體；元件終端區域，形成於上述半導體基板上，被形成於上述元件區域之終端部；第1導電型之第1半導體層，係以第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成之同時，具有第1雜質濃度，於上述元件區域作為上述MOS電晶體之汲極區域之機能；第1導電型之第3半導體層，係以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成於半導體基板之同時，具有較上述第1雜質濃度小的第3雜質濃度，以相接於上述第1半導體層的方式被配置，作為上述MOS電晶體之飄移層之機能；場氧化膜，係於上述第3半導體層之表面，以相接於上述第1半導體的方式被配置；第2導電型之第4半導體層，係於上述半導體基板以上述第1方向作為長邊方向而由上述元件區域延伸至上述元件終端區域被形成，作為上述MOS電晶體之通道區域之機能；第1導電型之第5半導體層，係形成於上述第4半導體層之表面，作為上述MOS電晶體之源極區域之機能；及閘極電極，係於跨越上述第3半導體層以及上述第4半導體層的上述半導體基板之表面，介由閘極絕緣膜被形成；上述元件區域及上述元件終端區域，其之和上述第1方向呈正交的第2方向之寬度為同一；上述元件區域中之上述第1半導體層與上述場氧化膜間之境界，和上述第3半導體層之於上述第5半導體層側端部之間的距離，係較上述元件終端區域中之上述第1半導體層與上述場氧化膜間之境界，和上述第3半導體層之於上述第5半導體層側端部之間的距離為小。
  20. 如申請專利範圍第19項之半導體裝置，其中上述元件終端區域中之上述第4半導體層之上述第2方向之寬度，係設為小於上述元件區域中之上述第4半導體層之上述第2方向之寬度。
TW100133438A 2011-03-23 2011-09-16 Semiconductor device TWI450395B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011063875 2011-03-23

Publications (2)

Publication Number Publication Date
TW201240091A TW201240091A (en) 2012-10-01
TWI450395B true TWI450395B (zh) 2014-08-21

Family

ID=46859376

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133438A TWI450395B (zh) 2011-03-23 2011-09-16 Semiconductor device

Country Status (5)

Country Link
US (2) US8421153B2 (zh)
JP (1) JP5586546B2 (zh)
KR (1) KR101244139B1 (zh)
CN (1) CN102694024B (zh)
TW (1) TWI450395B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102177587B (zh) * 2008-12-10 2013-08-14 丰田自动车株式会社 半导体装置
CN103928527B (zh) * 2014-04-28 2016-06-08 电子科技大学 一种横向高压功率半导体器件的结终端结构
CN107863377B (zh) * 2016-09-22 2019-10-25 联华电子股份有限公司 半导体元件及其制造方法
JP7316746B2 (ja) * 2017-03-14 2023-07-28 富士電機株式会社 半導体装置および半導体装置の製造方法
US10886399B2 (en) 2018-09-07 2021-01-05 Nxp Usa, Inc. High voltage semiconductor device and method of fabrication
DE112018008178T5 (de) * 2018-11-30 2021-09-02 Mitsubishi Electric Corporation Halbleitereinheit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110970A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置
US20090242981A1 (en) * 2008-03-27 2009-10-01 Sanyo Electric Co., Ltd. Semiconductor device
TW201011917A (en) * 2008-09-01 2010-03-16 Rohm Co Ltd Semiconductor device and manufacturing method thereof

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8204105A (nl) * 1982-10-25 1984-05-16 Philips Nv Halfgeleiderinrichting.
US5191401A (en) * 1989-03-10 1993-03-02 Kabushiki Kaisha Toshiba MOS transistor with high breakdown voltage
JPH0824146B2 (ja) * 1989-10-19 1996-03-06 株式会社東芝 Ｍｏｓ型集積回路
JP2599494B2 (ja) * 1990-08-27 1997-04-09 松下電子工業株式会社 半導体装置
JP2609753B2 (ja) * 1990-10-17 1997-05-14 株式会社東芝 半導体装置
US5258636A (en) * 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
JPH0645601A (ja) * 1992-05-25 1994-02-18 Matsushita Electron Corp 半導体装置およびその製造方法
US5294824A (en) * 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
JP3203858B2 (ja) 1993-02-15 2001-08-27 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタ
US5733812A (en) * 1993-11-15 1998-03-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device with a field-effect transistor having a lower resistance impurity diffusion layer, and method of manufacturing the same
JP3356586B2 (ja) * 1995-06-01 2002-12-16 日本電気株式会社 高耐圧横型ｍｏｓｆｅｔ半導体装置
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5838050A (en) * 1996-06-19 1998-11-17 Winbond Electronics Corp. Hexagon CMOS device
EP0841702A1 (en) * 1996-11-11 1998-05-13 STMicroelectronics S.r.l. Lateral or vertical DMOSFET with high breakdown voltage
TW366543B (en) * 1996-12-23 1999-08-11 Nxp Bv Semiconductor device
TW400560B (en) 1996-12-23 2000-08-01 Koninkl Philips Electronics Nv Semiconductor device
JP3692684B2 (ja) * 1997-02-17 2005-09-07 株式会社デンソー 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP3473460B2 (ja) 1998-11-20 2003-12-02 富士電機株式会社 横型半導体装置
JP2001102569A (ja) * 1999-09-28 2001-04-13 Fuji Electric Co Ltd 半導体デバイス
JP3942324B2 (ja) * 1999-09-29 2007-07-11 Ｎｅｃエレクトロニクス株式会社 入力保護回路
JP2001284540A (ja) * 2000-04-03 2001-10-12 Nec Corp 半導体装置およびその製造方法
JP3723410B2 (ja) * 2000-04-13 2005-12-07 三洋電機株式会社 半導体装置とその製造方法
EP1158583A1 (en) * 2000-05-23 2001-11-28 STMicroelectronics S.r.l. Low on-resistance LDMOS
TWI288472B (en) * 2001-01-18 2007-10-11 Toshiba Corp Semiconductor device and method of fabricating the same
JP3647802B2 (ja) * 2001-01-25 2005-05-18 株式会社東芝 横型半導体装置
US6919598B2 (en) * 2003-03-10 2005-07-19 Zia Hossain LDMOS transistor with enhanced termination region for high breakdown voltage with low on-resistance
JP2005064462A (ja) * 2003-07-28 2005-03-10 Nec Electronics Corp マルチフィンガー型静電気放電保護素子
US6960807B2 (en) * 2003-11-25 2005-11-01 Texas Instruments Incorporated Drain extend MOS transistor with improved breakdown robustness
US6982461B2 (en) * 2003-12-08 2006-01-03 Semiconductor Components Industries, L.L.C. Lateral FET structure with improved blocking voltage and on resistance performance and method
JP4839578B2 (ja) 2004-04-26 2011-12-21 富士電機株式会社 横形半導体装置
JP4387291B2 (ja) * 2004-12-06 2009-12-16 パナソニック株式会社 横型半導体デバイスおよびその製造方法
US7808050B2 (en) * 2005-06-22 2010-10-05 Nxp B.V. Semiconductor device with relatively high breakdown voltage and manufacturing method
JP3897801B2 (ja) * 2005-08-31 2007-03-28 シャープ株式会社 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
JP2007116049A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置
DE102005060521A1 (de) * 2005-12-09 2007-06-14 Atmel Germany Gmbh DMOS-Transistor mit optimierter Randstruktur
TWI420665B (zh) * 2006-05-08 2013-12-21 Marvell World Trade Ltd 有效率電晶體結構
JP2008091689A (ja) 2006-10-03 2008-04-17 Sharp Corp 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路
KR101371517B1 (ko) * 2007-01-12 2014-03-12 페어차일드코리아반도체 주식회사 전계집중 감소용 플로팅영역을 구비한 고전압 반도체 소자
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US8030153B2 (en) * 2007-10-31 2011-10-04 Freescale Semiconductor, Inc. High voltage TMOS semiconductor device with low gate charge structure and method of making
JP5150389B2 (ja) * 2008-07-01 2013-02-20 シャープ株式会社 半導体装置
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US8373227B2 (en) * 2008-10-20 2013-02-12 Nxp B.V. Semiconductor device and method having trenches in a drain extension region
KR20100064106A (ko) * 2008-12-04 2010-06-14 주식회사 동부하이텍 엘디모스 및 그 제조 방법
JP5390200B2 (ja) * 2009-01-19 2014-01-15 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP4883099B2 (ja) * 2009-01-28 2012-02-22 ソニー株式会社 半導体装置及び半導体装置の製造方法
US7875930B2 (en) * 2009-02-16 2011-01-25 Vanguard International Semiconductor Corporation Semiconductor structure having an enlarged finger shaped region for reducing electric field density and method of manufacturing the same
JP5446404B2 (ja) * 2009-04-07 2014-03-19 富士電機株式会社 半導体装置
JP2010278312A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置
JP2011124464A (ja) * 2009-12-14 2011-06-23 Toshiba Corp 半導体装置及びその製造方法
JP5150675B2 (ja) * 2010-03-25 2013-02-20 株式会社東芝 半導体装置
US8450801B2 (en) * 2010-08-27 2013-05-28 United Microelectronics Corp. Lateral-diffusion metal-oxide-semiconductor device
US8754469B2 (en) * 2010-10-26 2014-06-17 Texas Instruments Incorporated Hybrid active-field gap extended drain MOS transistor
US20120168819A1 (en) * 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
US8803232B2 (en) * 2011-05-29 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110970A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置
US20090242981A1 (en) * 2008-03-27 2009-10-01 Sanyo Electric Co., Ltd. Semiconductor device
TW201011917A (en) * 2008-09-01 2010-03-16 Rohm Co Ltd Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201240091A (en) 2012-10-01
KR101244139B1 (ko) 2013-03-15
CN102694024B (zh) 2014-12-03
KR20120108899A (ko) 2012-10-05
JP5586546B2 (ja) 2014-09-10
US20120241858A1 (en) 2012-09-27
US20130270637A1 (en) 2013-10-17
CN102694024A (zh) 2012-09-26
JP2012212842A (ja) 2012-11-01
US8421153B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
JP4844605B2 (ja) 半導体装置
US8759912B2 (en) High-voltage transistor device
US9418993B2 (en) Device and method for a LDMOS design for a FinFET integrated circuit
JP4772843B2 (ja) 半導体装置及びその製造方法
JP5765251B2 (ja) 半導体装置及びその製造方法
TWI450395B (zh) Semiconductor device
JP2012064849A (ja) 半導体装置
US20200295150A1 (en) Semiconductor device
US9818743B2 (en) Power semiconductor device with contiguous gate trenches and offset source trenches
JP2008192985A (ja) 半導体装置、及び半導体装置の製造方法
JP2016523454A (ja) フィールドプレート・トレンチ・ｆｅｔ、及び、半導体構成素子
KR100877674B1 (ko) Ｌｄｍｏｓ 소자
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP2008004872A (ja) 半導体装置
KR101875638B1 (ko) 반도체 소자 및 그 제조 방법
JP2011091231A (ja) 半導体装置
JP2008277353A (ja) 半導体装置
JP4756084B2 (ja) 半導体装置
JP4956351B2 (ja) Ｄｍｏｓトランジスタの製造方法
WO2012157025A1 (ja) 半導体装置
KR20150142220A (ko) 전력 반도체 소자
JP6458994B2 (ja) 半導体装置
US9882043B2 (en) Semiconductor device with trench termination structure
TWI577020B (zh) 高壓金氧半導體電晶體元件
JP2016072532A (ja) 半導体素子