TWI336066B - Reference voltage generators for use in display applications - Google Patents

Description

1336066 九、發明說明： t先權主t 本申請案係主張以下申請案的優先權：由Ch〇r Yin Chia所發明的20〇6年2月1曰申請之美國專利申請案號 1 1/344,899 ;由 chor Yin Chia 所發明的 2005 年 8 月 19 日 申請之美國專利申請案號1 1/207,480;以及由Chor Yin Chia 所發明的2005年2月25曰申請之美國臨時專利申請案號 60/656,690。 【發明所屬之技術領域】 本發明的實施例係有關於積體電路的領域，並且更明 確地是有關於可用在顯示器（例如，LCD)的應用中之參考 電壓產生器。 ' 【先前技術】 ^在例如是液晶顯示器（LCD)系統之習知的平面顯示器 =統中，4個像素或元素的亮度是藉由一個電晶體來加以 t制的。主動矩陣式顯示器係包含以列與行排列的電晶體 ⑼—如’ _電晶體）之格子。-條行線絲接至與每行中 :每個電晶體相關連的汲極或源極。一條列線係耦接至與 :列中的電晶體相關連的每個閘#。一列的電晶體係藉由 ^供1極控制信號至該列線而被啟動，其係導通在該列 …甘a E曰曰體。在該列中之每個被啟動的電晶體係接著 :八：線接：一類比電塵值，以使得其放射一特定的光 =-般而言個行驅動器電路係提供該類比電麼給該 二仃線’使得適當的光量係由每個像素或元素所放射出。

JOUOO ，員w的解析度係相較M的亮度 品質的顯示器而言，需要多夫老雷厂丰之數目。對於高 或是更多個電〜/ 考電麼的產生器(例如，八個 i)來供應電壓給該行驅動器。 圖1係顯示LCD顯示器1〇2 (包含行驅動器及”驅動器電路的部份 之多參考電遷的」1、一個提供類比電遷給行驅動器104 邏輯上與該顯亍：106β儘管圖1顯示該驅動器電路 結合顯示器與驅動哭電路成市售的顯示器可以 開發用於此種顯干單一的薄型封裳。因此，在 驅動P電路所- 的一項主要的考量是實施該 勒”路所需之微晶片的晶 考量的因數。 r 成本也疋一項將被 為了達成多參考電壓的輸 可被利用丧甚从 α敷位至類比轉換器（DAC) 生不同的電麼。電容5|可.技石斗 以暫時館存該些電塵。此種多表m接至該些⑽ 用數種方式加以製作的電路習知是已經 DAC ^ 式係使用如圖2中所示的多 的L構（在以下論述之），苴中 個輪出诵-中對於Ν.個輸出通道之每 哭。妙而 ，一個別的DAC係被用來驅動一個緩衝 二；：下D?電路是非常Μ。於是，在此…AC 將合〜，^者輸出通道數目的增加，晶片的晶粒尺寸 於^甚成非。所期望的大。所需要的是一種足夠小到能夠用 '員不窃的封裝内之多參考電壓的緩衝器。 „ τ LCI)的應用中，行驅動器係驅動在tft_Lcd 2中的儲存電容器。在大面板的應用中，例如，在電視 ”匕螢幕的應用令’ LCD顯示器的色彩正確性變得更加 j 7 要因為色才> 可輕易地由人眼所感知。在LC 电令裔早70電壓之間的任何不匹配都可能造成這些色糸不 匹配。多參考電塵的產生器106係被用來改善該正確性， 並且降低在行驅動器104中的DAC之不匹配。此種多來 考電愿的產生器（亦以“參考電壓產生器，，、“參考電壓緩衝 盗”或是“伽瑪緩衝器”著稱）係在行驅動器104的電阻器串 中提供低阻抗的分接頭，並且藉此使得整個顯示器 驅動器更加匹配。除了匹配LCD的行驅動器之外參寺： 屢產生器1G6係被用來實施伽瑪校正，以改善LCD顯示器 的對比’即如現在將加以描述者。 ° ”來自視訊卡的資料通常是線性的。然而，營幕的輸出 照度相對於輸人資料是非線性的。更確切地說，該輪入資 料相對於輸出照度大約是2.2的幂（p〇wer)函數（其中 L-V 2.2 ’而.L =照度，並且v=輸入資料電塵）。於是為 了顯示“正確的，，照度，該輸出應該被伽瑪（gamma)校正。 例如，此可以藉由施加以下的函數至輸入資料：L，=^(l/2 5) 而加以達成。除了校正該LCD顯示器的伽瑪特性，伽瑪校 正也可以延伸該伽瑪曲線以改善顯示器的對比。 LCD螢幕習知是具有固定的伽瑪響應。然而，製 造商正開始實施動態的伽瑪控制，其中伽瑪曲線係以逐巾貞 (f_e)的方式被更新，以嘗試以逐幢的方式來最佳化對 比。此典型是藉由以逐賴的方式評估將被顯示的資料並且 自動地調整伽瑪曲線來加以達成的，以提供鮮明且豐富的 色彩。 ’ 8 1336066

圖2係顯示一種習知的參考電壓產生器206之細節， 其係包含一介面控制208、一對的暫存器庫（bank)210與 212、多個（亦即，N個）m位元的DAC 220以及多個（亦即， N個）緩衝器230。 該介面控制208可以做成一個積體電路間的（uc)匯流 排介面，其係一種2條導線的串列介面標準，而實際上由 兩條有效的導線以及一條接地連線所組成。該等有效的導 線（串列資料（SDA)及串列時脈（SCL))都是雙向的。此介面 的關鍵優點是在多個設備之間的全雙工的通訊只需要兩條 導線（時脈及資料）。該介面通常是以相當低的速度（丨〇〇kHz 至400kHz)來運作，其中在該匯流排之上的每個積體電路 都具有一個唯一的位址。 該介面控制208係接收定址給該參考電壓產生器2〇6 的串列資料’轉換每個串列的m位元的顯示器資料成為並 列的資料’並且傳輸該並列的資料位元至第一暫存器庫 210。該第一暫存器庫210以及第二暫存器庫212係串聯 連接’使得一旦該第一庫210滿的時候，在第一庫21〇中 的資料可以同時被傳輸至該第二庫212。例如，每個暫存 态庫210 ϋ包含N個個別的m位元的暫存器，其中n是 藉由該多參考電壓的產生器206所產生的多位準的電壓輪 出（OUT1-OUTN)的數目，而m是在每個DAC 22〇中之輸 入的數目。 該兩個暫存器庫210與212係執行雙重的暫存以補償 該緩慢的m:介面。更明確地說，當庫212中# ”個爪位 1336066 凡的暫存益内的資料正藉由N個爪位元的隱而被轉換 成通比電屢時，在庫21〇令的N個出位元的暫存器正被更 新t種架構的一個問題是對於每個輸出而言都需要一個 爪位凡的DAC 220，因而影響到晶粒的尺寸。若被用於動 態的伽瑪控制時，當其正在兩個伽瑪曲線之間切換時，每 個說22G都需要時間來穩定下來。在大多數最近的應用 中’動態的伽瑪控制都需要以掃描速率且在遍s的快速 的趨穩⑽llng)時間之下（其中該週期大約是i4_2〇㈣來加 以切換。為了利用s 2中的架構來處理此種切換速率，將 會需要相當大的電晶體（其具有相當高的成本）與高的電 & ’因而使得其對於其中成本與尺寸都是高度重要的[CD 應=而δ ’變得是不切實際的。此外’對於相同的數位碼 而吕，輪出電壓可能會因為該多個DAC 22〇與輸出緩衝器 230之間的不匹配而有大的偏差值。 於是，提供一種包含較少個DAC的參考電壓產生器將 會是有利的’藉此降低整體的晶粒尺寸及成本。若此種參 考電壓產生器可以此種能夠用於掃描速率的動態伽瑪控制 的速率被切換也將會是有利的。此外’最小化發生在一個 參考電壓產生器之内的不匹配將會是有利的。 【發明内容】 根據本發明的一個實施例，一種多參考電壓的產生哭 二包含-個介面控制器’ 一第一則“位元的暫存器庫二 =一第二位元的暫存器庫(庫B)。一個第—多 益係具有連接至該第-及第：暫存器庫的輪出之輸入 uuuo 第—:元的數位至類比轉換器(DAC)係具有連 *„ . 输出之m位元的並列的於λ 解多工器係具有一個連接至該 =的輸入。一個類比 輪出之輪入。在一第 70、DAC的-個類比 ^ 弟—群組的N個雷屙辟六-从丄 電壓儲存元件俜連接… 电土儲存兀件中之每個 出。類似地，在多工器之-個對應的輪 電壓儲存元件# ，，且的^電_存元件中之每個 出。N個另I二連接至該類比解多工器之-個對應的輸 令的電壓儲存元二工器係分別具有一個連接至該第一群組 之第4: 對應的一個電壓儲存元件的-個輸出 件之對應的一個電屡杜六以第一群組中的電壓儲存元 個輪出緩衝d存元件的一個輸出之第二輸… 之對應的-：::有一個連接至…另外的多工器 驅動 态之個輸出的輸入、以及一個可用於 铌動-個行驅動器的輸出β τ用於 根據本發明的—者 -暫存器廛击“ 第二暫存器庫係在該第 。的育料被轉換成類比電壓並且儲存在1第一 群組的電壓儲在 遏仔隹。哀第 庫係在該第：時被寫入。類似地，該第-暫存器 存在_ — ^庫巾的資料被轉換成類比電壓並且儲 ^ —群組的電壓儲存元件中時被寫入。 供仏固貫施例，該N個另外的多工器係依據一被提 供給该N個另外的多 —群組的電壓W ㈣號’來提供儲存在該第 組：儲=件中之類比電M給該_輸出緩二-群 在個貫施例中，由該介面控制器所收到的控制資料 1336066 係指明在該控制資料之後的資料是將被寫入該第一暫存器 庫或是該第二暫存器庫。 根據一個替代的實施例，其並非利用單一的m位元的 DAC，而是一對的m位元的DAC係被使用，其中該等DAc 的第 DAC係轉換儲存在該第一庫中的數位資料成為 類比電壓，並且該等DAC中的第二DAC係轉換儲存在該 第二庫中的數位資料成為類比電壓。 本發明的其它實施例與特點、觀點及優點從以下敘述 的詳細說明、圖式以及申請專利範圍將會變得更明顯。 【實施方式】 圖3A係顯示根據本發明的一個實施例之參考電壓產 ’生器306。該參考電壓產生$鳩係被顯示為包含—介面 控制308 ]艮據本發明的一個實施例，該介面控制3〇8係 做成- ！2C介面，並且因此從一具有兩條有效的導線之匯 流排接收—串列資料（SDA)以及-串列時脈（SCL)。該參考 春電壓產生器306亦被顯示為包含一第—暫存器庫31叫亦 被稱為庫A)以及-第二暫存器庫3_(亦被稱為庫B)，盆 中該些庫是彼此並聯的，而不是彼此串聯的(如同圖2中的 庫2 1 0與2 1 2的情形）。 ' 料面控制則亦提供一輸出給解碼器34〇,該解碼 ，器340係產生-數位輸出，該數位輸出係以—種使得在庫 A(或疋庫B)中的第1個〇1位元的暫 ,斤0 v 节仔盗接收顯示器資料 1、弟2個m位元的暫存器接收顯示器資料2、、、 N個m位元的暫存器接收顯示器 並且第

^ 的方式在1到N 12 循環。當資料一次以m個 ,α , 俊捉供給庫Α及庫Β時， 一。人只有一個庫被緩衝器控 次赳4 n 所、擇來貫際地接收該 貝科。如同以下將會更詳細描述 ^ , 根據本發明的一個實 二:二=制位元係指出庫A或是庫”皮選擇來儲存該 二口： 次以m個位元被提供給庫A及庫B時， 一次只有一個庫被緩衝器控制 仏制342所選擇來實際地接收該 育料。 T代解碼器34〇(或是除了解碼器340之外)，一數位解 多工益35G可以位在該介面控制则以及暫存器庫舰、 31〇B之間’即如圖3B中所示者。此數位解多工器350將 會提供顯示器資料1給在庫A(或是庫B)中的第^ m位 兀的暫存器、顯示器資料2給第2個m位元的暫存器、…、 並且顯示器資料N給第㈣m位元的暫存器。根據一個 實施例，該數位解多工器35〇係依據一個指出庫A或是庫 B應5亥儲存該f料的控制位元而知道要提供特定的資料給 那個庫。或者是，該數位解多工器35〇可以一次提供m位 兀的資料給庫A及庫B ’但是一次只有一個庫被緩衝器控 制342所選擇來實際地接收該資料。 °玄第及第二暫存器庫310A與3 10B(亦即，庫a及 庫B)的輸出係被提供給一個多工器（1111^)312，該多工器312 =輪出係驅動單_ DAC 32〇(相對於多個Dac，亦即如 二圖2中的情形之N個DAC)。DAC 32〇的輸出係被提供 個類比解多工器（demux)322的一個輸入。該心爪以322 ]出係被提供給一第一群組的標示為vs^至vSan的電 13 1336066 磨儲存元件324以及一第二群组的標示為Μ』1的 電壓儲存元件326。該些電愿儲存元件324 #咖可以例 如是（但不限於）取樣與保持、類比記憶體單元（例如，類比 非依電性記憶體（ANVM)單元）、與類似者的元件。 如同將會在以下所述者，該第一群組的電塵儲存元件 324(VSArVSAN)係對應於暫存器庫a(3i〇a)，並且該第二 群組的電壓儲存元件MU)係對應於暫存〆_ B(3 10B)。VSA丨與VSbi的輸出係被提供給—個则X 328ι， VSAZ與VSB2的輸出係被提供給一個咖κι、·.、並且 VSAN與VS⑽的輸出係被提供給一個咖叫。在此種配 置中，該些藉由一個廑谐担v , 厗璲擇仏唬來加以指示的多工器328 至328n係被用來提供儲存在該第一群組的電壓儲存元件 324中的類比電壓或杲 飞疋儲存在έ亥第二群組的電壓儲存元件 326中的類比電壓給該些輪出緩衝器33()].33Gn，該4b輸出 緩衝器33G]_33Gn的輸出係被提供給—或多個行驅動 顯示在圖3A或3B中）。

Mux控制邏輯： (例如’狀態機）可被利用來控制該 多工器312以及類比解 輯344、demux 322 u及恭/ 啊312、控制邏 电壓儲存元件之一個範例的實施係 被描述在共同讓與的盖 、的美國專利號6,781，532中，其係在此 被納入作為參考。該逮 每 比解多工器322之一個特定的範例 貝細< h破為述在2 〇 〇 2企 ^ 年9月5日申請之共同發明且共同 讓與的美國專利申請牵 月案唬1〇/236,340(現已獲准）中，其係 在此被納入作為參考。 丄： ·“’傳輸期間）在該介面控制308處從一主押的_ 件接收到的—e 7 , 佐的兀 中 的一範例的串列資料（SDA)信號係被展示在圖4 一（在讀取傳輸期間）藉由該介面控制308輸出至—主 的70件之-範例的SDA係被展示在圖5中。 ’

請灸日g 闽 A >，，、、圖4，根據本發明的一個實施例，該 係被展示為包含-開始條件402' 一個元件位址1 = 位元404 i 、一個確認位元406、控制資料408 '一 元406、ss千哭次吨〜位 料Η1〇1至顯示器資料Ν41〇ν(每個顯示 °貝广之後都是一個確認位元4〇6)以及一個 41 2 »例如，兮-从 儿你什 "玄兀件位址可以是一個識別電壓參考產生器 勺個位70的字，接著是一個讀取/寫入位元（例如，〇=_ 項寫：傳送’纟中一主控的元件將會傳送資料至電壓參考 產生器以設定或是程式化一所要的參考電壓；丨=一項讀取 傳送，其中一主控的元件將會從電壓參考產生器接=資 料’以讀取該電壓參考先前被設定或是程式化之先前的資 ； 可用於本發明的貫施例之範例的主控的元件係包含 (但不限於)—簡單的EEpR〇M &是一較複雜的時序控制 器、ASIC 或是 fpga。 根據本發明的一個實施例，該控制資料408是一位元 組的子’其中第一個最低有效的位元（LSB)係指出是否有 -時脈延遲（例如，〇=沒有時脈延遲；1=延遲時脈3 $㈣， 第二個LSB係指出要寫入庫a或是庫B(例如，〇 =庫a… 庫B);第三個LSB係指出要從庫A或是庫b讀取⑽如， 〇 =庫川=庫B);第四個LSB係指出是使用内部的振盈 15 1336066 咨或是外部的振盪器（例如，0=内部的；1=外部的）；並且 四個最高有效的位元（MSB)是無關的。 " 口月再次參照圖3A，在動作中，該介面控制308例如s 從一 ▲主控的元件接收—SDA & SCL信號。此種串列資= =可能已經被伽瑪校正。在被用來提供n個多位準的 信號（OUTKOUTN)給一個行驅動器的寫入動作期間 控制資料408的）控制位元係被提供給一個緩衝器控S 342，其可以從該些控制位元來檢測出該進入的顯示器資 料是要被儲存在該第一庫310A或是第二庫31〇B中/亦即， 在庫A或是庫b中）。 請參照圖3A，該介面控制係—次並列地提供⑺ 個資料位元給庫A及庫B，但是根據哪個庫被該緩衝器控 制342所選擇.，只有一個庫（31〇A或是議）儲存該㈣ 爪位元的顯示器資料在其則固m位元的暫存器中⑼如， N=14且m=8)〇該解碼器34〇係控制在所選的庫A或是庫 B之内的哪些m位元的暫存器接收該顯示器資料，使=在 所選的庫中之第Hgjm位元的暫存器接收顯示器資料卜 在所選的庫中之第2個m位元的暫存器接收顯示器資料 2、...、以及在所選的庫中之第N㈤m位元的暫存器接收 顯示器資料N。以此種方式’該進入的SDa信號的控制資 料係被用來決定進入的顯示器資料（1至N)是否將會更新庫 A或是庫B。此特點係使得一主控的元件能夠在保持庫b 是固定的之下寫入庫A，或是在保持庫人是固定的之下寫 入庫B。 1336066 或者疋，明參照圖3B ’該介面控制3〇8係一次並列地 θ供m個資料位兀至demux 35〇，並且該demux 35〇係根 據哪個庫被該緩衝器控制342所選擇來提供該爪個資料位 凡至庫A或是庫B，所以該些庫中只有一庫储存該則固以 位元的顯示器資料在其位元的暫存器中(例如ΝΑ 且㈣）。該demux 35〇係控制在所選的庫A或是庫b之 内的哪些,位以暫存器接收該顯示器資料，使得在所選 之第1個m位元的暫存器接收顯示器資料丨、在所 、、、巾之第元的暫存器接收顯示器資料2、.··、 =及在所選的庫中之第\個m位元的暫存器接收顯 枓N。以一種類似於如上 一信號的控制資料係被用來：=方式’該進入 …將會更新庫A或是庫器資料。 —主控的元件能夠在保持庫B是固定的之下寫入二使： 是在保持庫A是固定的之下寫入庫b。 ·寫入庫A，或 請參照圖3A與3B，被保梏闳—从由 驅動該單一的DAC 而另、疋，存窃庫係被用來 l ，而另一個庫 庫B正以新的顯示器資料被更新時，在庫° Ί 係藉由該單- DAC 32〇而被轉換成為類的^位貧料 =接著儲存在具有下標A的電㈣存二：Γ 儲存到这第-群組的電麼儲存元件(亦P ’ 以新的顯示器資料被更新時，在庫 ，而當庫A正 該單- DAC 32〇而被轉換成為類比電壓，1 =料係藉由 接著儲存在具有下標B的電壓儲 二二比電壓係 亍（亦即，儲存到 17 该第二群組的電壓儲存元件326中）。 _更月確地說，該mux 312 —次選擇將被提供給該⑺位 兀的DAC 320的m個輸入之m個位元。種不同的類 輪出中之-種係（根據該m個輸入）被產生在該^位元的 320的輸出處，並且透過該心以似322 盛電麼儲存元件中之_。在任何特定的時間點，該些= Z庫選擇信號所控制& mux 328]_328n係決定類比電麼 =二5亥第一群組的電壓儲存元件324(亦即，ν^·νδΑΝ)或 疋第-群組的電壓儲存元件326(亦即，vSw_VD被提供 給，些輸出緩衝器33〇1_33〇ν(此係依據實施的做法而可能 有提供放大、或是無提供放大），並且藉此被用來驅動行驅 動器°#該第—群組的《储存元件324(亦即，VSa1_VSan) 正被更新時，mux 32V328n係使得在該第二群組的電壓儲 存元件326(亦即，VSB1-VSBN)中的類比電壓被提供給該些 輸出緩衝器33〇1·33〇Ν，並且反之亦然。 一 本务明參考圖3Α與3Β所述的多參考電壓的產生器3〇6 之優點係為其並非是每個輸出都利用一個DAC(亦即，用 於Ν個輸出之Ν個個別的DAC)，而是單一的dac 32〇以 及夕個t壓儲存兀件係、被使用，藉此節省晶粒成本並且縮 減晶粒尺寸。此外，藉由利用單_的dac 32{)，對於一個 特疋的數位頒示器資料的輸入而言，該dac 32〇將不會造 成任何不匹配（然而，若該些輸出緩衝器33〇不匹配的話， 某些不匹配仍然可能會發生）。此外，在庫A以及庫B之 間切換的趨穩時間僅受限於該些輸出緩㈣33()的趨穩時 18 1336066 間，因為類比電壓總是可容易地透過該些群組的電壓儲存 元件324或是326來加以利用的。 在圖6所示的另一實施例中，其並非是利用單一的dac 320，而是一對的DAC 320A與320B被使用，其中一個DAC 係與庫A相關連，且另一個DAC係與庫B相關連。儘管 兩個DAC的成本比單一的DAC高並且佔用較大的晶粒空 間，但是兩個DAC比起N個DAC，其中N是大於2(例如， N可此等於14)的情形是較不昂貴且佔用較小的晶粒空間。 在一個實施例中，被寫入該第一暫存器庫31〇A(亦即， 庫A)的顯示器資料係對應於一第一伽瑪曲線，而被寫入該 第二暫存器庫310B(亦即，庫B)的顯示器資料係對應於一 第二伽瑪曲線，藉此使得例如是以逐幀的方式快速的切換 在兩個不同的伽瑪曲線之間成為可能的。本發明的實施例 亦有用於種5衣丨兄疋其中超過一個像素（例如，一對的像素） 被用來顯示每個顯示器資料的字（亦即，其中以超過一種方 式伽瑪校正後的相同的顯示器資料係被用來驅動超過一個 像素)。在此種環境中，每個像素可以具有一個與其相關連 的不同的伽瑪，或是每個像素可以具有—個與其相關連的 動態伽瑪，該動態伽瑪係以掃描線的方式被更新。 根據本發明的一個實施例，該N個電壓輸出的一半（例 OUT1-OUTN/2)具有正電壓極性，而另—半（例如， 〇UTN/2+1-OUTN)具有負極性。例如，若有14個電壓輪出 (亦即’若N=14)，則OUT1_〇UT7具有正極性而〇υτ8_ 〇UT14具有負極性。由該參考電壓產生$搬所驅動的行 19 °動益係在個悄期間接收正電壓輸出0UT1-0UT7，並 接著在下個幅期間接收負電壓輸出〇υτ8 〇υτΐ4，依 此類推，使得像素電壓在極性上每個㈣反轉，因而與每 像素相關連的電容器並未受損。在此種實施例中，該參 电C產生裔302亦將會輸出一中間的電壓，已知為 〇Μ在每個暫存器庫31 〇Α與310Β中，14個暫存器（其 14)的+將會健存正顯示器資料，並且另—半將會 儲存在前半所儲存的資料之反轉的負資料。此將會使得類 比電壓oim至0UT7相對於vc〇m電麼而完全與〇υτ8 至0UTM對稱。在此所用的用語‘正，與‘負，是相對於VC0M 而言。換言之，若厫丄+Λ τ _是正的，若—電=:〇Μ，則其被視為相對於 VC0M是負ι 以小於VCOM，則其被視為相對於 =另-個實施例，為了減少在每個庫難與 ^暫存器數目—半’只有正(或是負)顯示器 该庫31〇入與310Β中，並且 子在 係發生在庫31〇Α'31〇Β以及之適當的數位反相 的…,纟 以及DAC 32〇之間(在mux 312 為-入對r'r換言之，由於該些類比電屡是相對於_ 马疋全對柄的，所以在一丰 上半)中之數位資料可藉由僅利用二(=，資料暫存器的 數，而姑Μμ . 補數之簡單的算術函 。。〃纟成為原本由另一半的暫存器(例如，資料暫存 态的下半）所儲存的數位資料。 此現象的一個例子（假設是8位 表1中，如下所示。 ㈣AC)係被展示在 20 1336066

所需的類比電壓 數位資料 DAC的輸出 VrefH_U 14.16 OUT1 13.89 11110 10 1 13.8953125 OUT2 13.47 11100011 13.4621785 OUT3 11.45 10001111 11.4409375 OUT4 11.16 1 0 0 0 0 0 1 1 11.1521875 OUT5 10.78 01110011 10.7671875 OUT6 10.5 01101000 10.5025 OUT7 9.86 01001101 9.8528125 VrefL_U 8 VCOM 7.64 VrefH_L 7.28 OUT8 5.42 10110011 5.4271875 OUT9 4.78 10011000 4.7775 OUTIO 4.5 10001101 4.5128125 OUT 11 4.12 0 111110 1 4.1278125 OUT12 3.83 01110001 3.8390625 OUT13 1.81 00011101 1.8178125 OUT14 1.39 00001011 1.3846875 VrefL_L 1.12 表1 21 1336066 由上可知，0UT14的數位資料是〇抓的2補數，〇υτη 是OUT2白勺2補數，依此類推。儘管未明確顯示於圖3α 與3Β，但疋將會執打上述的函數的功能方塊（其係容許將 母個暫存盗庫中的暫存器數目減半）將會是位在庫3·、 31〇Β與mUx312之間、或是在_χ3ΐ2與daC32〇之間， 此係根據本發明之特定的實施例而定。

如上所述，在圖6的實施例中， 3 2 0 B可被使用（當n例如在此例子中 一對的DAC 320A與 是14時，此仍然小於 N個DAC)’每個DAC係與庫31〇A與31〇B中之一相關連。 每個DAC係具有其本身的參考電壓。例如，上方的DAC 320A的茶考電壓分別是VrefH—且VrefL_u=8v , 而下方的DAC 320B的參考電壓分別是vrefH_L=7.28且 VrefL_L=l .12 〇 根據本發明的·- . ^ 個貫施例，該上方的DAC輸出係實施 函數（VrefH U-VrefL ττ、*/*…~ 一 L-U)(數位資料）/256 + VrefL_U ;而該 下方的 DAC輪出将音 J 係貫轭函數（VrefH—L-VrefL—L)*(數位資 料）/256+VrefL L。續 #+ aa - 巧對的DAC 320Α與320Β亦可以用於 圖3B的實施例。

貝知此函數的—種替代的方式是交換在該下方的DAC

〇B中之參考電壓’使得VrefH_L=1.12以及 VrefL L = 7.28。藉由私 lL ^ ~ 精由如此的做法，該些數位資料便不需被 异術地改變。以下的矣n " 表2係顯示此種方式。 22 1336066

所需的類比電壓 數位資料 DAC的輸出 VrefH_U 14.16 OUT1 13.89 11110 10 1 13.8953125 OUT2 13.47 11100011 13.4621785 OUT3 11.45 10001111 11.4409375 OUT4 11.16 1 0 0 0 0 0 1 1 11.1521875 OUT5 10.78 0 1110 0 11 10.7671875 OUT6 10.5 01101000 10.5025 OUT7 9.86 01001101 9.8528125 VrefL_U 8 VCOM 7.64 VrefH_L 1.12 OUT8 5.42 0 10 0 110 1 5.4271875 OUT9 4.78 01101000 4.7775 OUTIO 4.5 01110011 4.5128125 OUT11 4.12 10000011 4.1278125 OUT12 3.83 10001111 3.8390625 OUT13 1.81 11100011 1.8178125 OUT14 1.39 11110 10 1 1.3846875 VrefL_L 7.28 表2 23 1336066 上边的說明是本發明的較佳實 例已被提供用於舉例與說明之目的，，月：-些貫- 舉或是限制本發明為所福#夕仁並非打鼻是完全列 乃马所揭路之特定的形式。 變化對於熟習此項技蓺者 。夕種仏改及 擇與描述是為了最佳# ^貫施例的選 m ^ |月的原理及其實際的應 用藉此使付其他熟習此項技蓺者能釣神^ 的修改及變化相信是落 ° 發明。些微 心月的精神與範缚内。本發明 的範疇係欲藉由以下的由咬宙^ n奉贫月 下的巾料利範圍及其均等項來加以界 疋 ° 【圖式簡單說明】 圖 1 是顯示 LCD S5 + 33 rt i .•項不器及其部份的驅動器電路之高階 的方塊圖。 圖2是顯示一習知的參考電壓產生器的細節之高階的 方塊圖。 圖3 A疋根據本發明的一個實施例的參考電壓產生器 之高階的方塊圖。 ° 圖3B疋根據本發明的另一個實施例的參考電壓產生 器之高階的方塊圖。 圖4係有助於描繪根據本發明的一個實施例之在一寫 入動作期間的串列資料信號（sda)。 圖5係有助於描繪根據本發明的一個實施例之在一讀 取動作期間的串列資料信號（sda)。 圖6是根據本發明的另一個實施例的參考電壓產生器 之高階的方塊圖。 24 1336066

【主要元件符號說明】 102 104 106 206 208 210 > 212 220 230 306 308 310A 310B 3 12

320 ' 320A ' 320B 322 324 326 328】〜328n 330^330}^ 340 342 344 LCD顯示器 行驅動器 多參考電壓的產生器 參考電壓產生器 介面控制 暫存器庫

DAC 緩衝器

參考電壓產生器 介面控制 第一暫存器庫 第二暫存器庫 多工器 DAC 類比解多工器 第一群組的電壓儲存元件 第二群組的電壓儲存元件 多工器 輸出緩衝器 解碼器 緩衝器控制 控制邏輯 數位解多工器 25 350 1336066 402 開始條件 404 元件位址加上寫入位元 406 確認位元 408 控制資料 410,~410n 顯示器資料 412 停止條件 26

Claims (1)

1336066 _ 饼(咖日修正替换頁 十、申請專利範圍： ? 1. 一種多參考電壓的產生器，其係包括： 一個介面控制器，其係具有一個串列資料輸入以及一 個並列的資料輸出； 一第一 N個m位元的暫存器庫，該第—暫存器庫係具 有一個連接至該介面控制器的並列的資料輪出之並列的資 料輪入，其中N是一個U的整數，並且m是的整數； 第一 1^個111位元的暫存器庫，該第二暫存器庫亦具 * 有一個連接至該介面控制器的並列的資料輸出之並列的資 料輸入； 一個第一多工器，其係具有連接至該第— .輸出以及第二暫存器庫的輸出之輸入； 的 • 一個m位元的數位至類比轉換器（DAC)，其係具有一 個連接至該楚 a 茨笫—多工器的一輸出之m位元的並列的輸入； 一個類比解多工器，#係具有一個連接至該m位元的 • DAC之-類比輸出的輸入； 第一群組的N個電壓儲存元件，其中在該第一群組 中的每個雷®' %至辟存元件係連接至該類比解多工器的一個斜 應的輸出； J —第二栽έ —野、、且的Ν個電壓儲存元件，其中在該第二群組 中的每個電壓儲_ 1省存兀件係連接至該類比解多工器的一個對 應的輸出； Ν個另外的夕 ^ _ 、夕工器’每個另外的多工器係具有一個連 接至該第—群 ^ 、’’宁的電壓儲存元件之對應的一個電壓儲存 27 件的一個輪出之第 -* 中的電壓儲存元钍+ 運接至该第二群組 之第二輸入；以及 谛仔兀件的一個輸出 Ν個輪出緩衝哭—加& , 吁Μ ? 衡^ ’母個輸出緩衝器係罝有一個、4 Μ 該N個另外的多 /、有個連接至 夕工Is之對應的一個多工 入、以及一個可用於15之—個輸出的輸 用於驅動一個行驅動器的輸出。 •申請專利範圍帛i項之多參考 中該第二暫存器座^ Μ電壓的產生器，其 臀存is庫係在該第一暫存器庫中 類比電屋並且綠户― 、資料被轉換成 电塋並且儲存在該第 \。 !铐存几件中時被寫 3. 如申請專利範圍第2項多| 中該第-暫存器庫係的產生器，其 類比電壓並且儲存在…f料被轉換成 入。 电$保存兀*件中時被寫 4. 如申請專利範圍第3 多參考電壓的產生器，其 中δ亥N個另外的多工器传依墟— 係依據被楗供給該Ν個另外的多 工器之選擇信號，來提供儲存 甘〆币群組的電壓儲存元 件中之類比電壓或是儲在尤兮笛 兄疋保存在該第一群組的電壓儲存元件中 之類比電壓給該Ν個輸出緩衝器。 5. 如申請專利範圍第4項之吝夾去 布 堉工夕翏考電壓的產生器，其 中 Ν=14 且 m=8。 ' 6. 如申請專利範圍帛i項之多參考電壓的產生器其 令由該介面控制器所收到的控制資料係指明在該控制資料 之後的資料是將被寫入該第一暫存器庫或是該第二暫存器 28 1336066 _ 丨包年丨2月袖修正替換頁 ’庫。 .. 7.-種多參考電壓的產生器，其係包括： 一個介面控制器，甘在目女 其係具有一個串列資料輸入以及一 個並列的資料輸出； <第- \個瓜位元的暫存器庫，其中n是一㈣的 整數’並且m疋22的整數； 一第二>1個m位元的暫存器庫； 一個數位解多工器，其係-次提供被呈現在該介面控 制器的並列的貝料輸出處之m位元的資料給在該第一庫或 是第二庫中的暫存器中之一； 個第一多工器，其係具有連接至該第一暫存器庫的 • 輸出以及第二暫存器庫的輸出之輸入； • 一個m位元的數位至類比轉換器（DAC)，其係具有一 1連接至該第—多工器的一輸出t 立元的並列的輸入； 個類比解多工器，其係具有一個連接至該爪位元的 Φ DAC之一類比輸出的輸入； 第群組的N個電壓儲存元件，其中在該第一群組 中的母個電壓儲存元件係連接至該類比解多工器的一個 應的輸出； • :第二群組的1^個電壓儲存元件，其中在該第二群組 的每個f壓儲存元件係連接至該類比解多玉器的一個 應的輪出； 子 N個另外的多工器，每個另外的多工器係具有_ 接至該坌—班 逆 一群組中的電壓儲存元件之對應的一個電壓儲存 29 70件的—個輸出之第一輸入、 中的電壓儲存元件之對應的一 之第二輸入；以及 以及一個連接至該第二群組 個電壓儲存元件的一個輸出 個輪出緩衝器，每個輸出緩衝器係具有一個連 i N個另外的多工器之對應的一個多 入1因夕工态之一個輸出的輸 乂及一個可用於驅動一個行驅動器的輸出。 8·如申請專利_ 7項之多參考電壓的產生器，其

二暫存器庫係在該第一暫存器庫中的資料被轉換成 類比電壓並且儲存在該第一群組的電壓儲存元件中 入。 y.如申請專利範圍第 _ 可电壓的產生器，盆 中該第-暫存器庫係在該第二暫存器庫中的資料被轉換成 類比電壓並域存在該第二群組的電壓儲存元件中時被寫 入0

10·如申請專利範圍第9項之多參考電壓的產生器其 中該Ν個另外的多工器係依據一被提供給該Ν個另外的多 工器之選擇信$，來提供儲存在該第一群組的電壓儲存元 件中之類比電壓或是儲存在該第二群組的電壓儲存元件中 之類比電壓給該Ν個輸出緩衝器。 11. 如申清專利範圍第1〇項之多參考電壓的產生器， 其中Ν=14且m = 8。 12. 如申請專利範圍第7項之多參考電壓的產生器，直 中由該介面控制器所收到的控制資料係指明在該控制資料 之後的資料是將被寫入該第一暫存器庫或是該第二暫存器 30 1336066 細輕日修正替換 庫 13.—種多參考電壓的產生器，其係包括： /個"面控制器，其係具有一個串列資料輸入以及一 個並列的資料輸出； 第 〜個m位元的暫存器庫，其中Ν是一個22的 整數，並且m是22的整數； 一第二尺個m位元的暫存器庫； 一個裝置，其係用於一次提供被呈現在該介面控制器 的並列的資料輸出處之m位元的資料給在該第一庫或是第 二庫中的暫存器中之一； 一個第一 / - m位兀的數位至類比轉換器（DAC)，其係轉 換在該第一暫存器座中夕 于益庫中之一所選的暫存器中的數位資料成 為一類比電壓； 一個第二 ,_ 一 m位疋的數位至類比轉換器（DAc)，其係轉 換在該第二暫； 存15庫中之一所選的暫存器中的數位資料成 為一類比電壓； 類比解多工器’其係具有一個連接至該第- m位 元的DAC之_缸L u , 類比輸出的第一輸入以及一個連接至該第 二m位元的λ Ac之一類比輸出的第二輸入； —第群組的N個電壓儲存元件，其中在該第一 中的母個電壓.、’· 儲存70件係連接至該類比解多工器的__ 應的輸出； 〆裔的個對 一第二^ n 生/ 的N個電壓儲存元件，其中在該第 中的每個電壓 乂罘一群組 儲存7L件係連接至該類比解多工器的一個對 31 應的輪 出 替換頁 N個多工器，喜 組中的電塵儲存元件之二工：係=一個連接至該第-群 出之第-輸人、以及=::::=:件的-個輸 以及 個電藝儲存元件的一個輪出之第二輸入; N個輸出緩衝器，每個輸 該N個另外的多 、。係…、有一個連接至 之對應的一個多工器之一個輪Ψμ% 入、以及一個可用於 ^個輸出的輸 、驅動一個行驅動器的輸 其中該第二暫存器庫係在該 該第一 暫存器庫中的資料被 轉換成類比電壓並且儲存 热ύ u 屋儲存元件中時被寫入；以& 子在》亥第-群組的電 其中該第一暫存器廑在 該第二DAC轉換成類μ ’、 6" 一暫存器庫中的資料被 壓m由Γ 電壓並且儲存在該第二群組的電 壓儲存7C件中時被寫入。 87电 Φ 14. 如申請專利範圍第 其中該N個另外的多y:之多參考電壓的產生器， 多被提供給該N個另外的 3之選擇以，來提供儲存在㈣—群組 凡件中之類比電壓或是儲存 儲存 中之類比電麼給該N個輪出緩衝器。 子X件 15. 如申請專利範圍第14項之多參 其中N=14且m=8。 益 16. 如申請專利範圍第13項之多參考電壓的產生器， 其中由該介面控制器所收*，丨沾狄本 收到的控制資料係指明在該控制資 32 2之後的資料是將被寫入該第-暫存器庫或是該第二暫存 為庫。 卞 / 1 7·種利用單—的數位至類比轉換器（DAC)來提供多 個參考電壓之方法，其係包括： 在-第二暫存器庫中的資料被該單-的DAC轉換成類 2電壓並且儲存在—第—群組的電壓儲存元件中時，寫入 資料到一第一暫存器庫中；以及 在該第-暫存器庫中的資料被該單—的dac轉換 壓並且儲存在—第二群組的電_存元件中時，寫入 資料到該第二暫存器庫中。 如申請專利範圍第17項之方法，其更包括在提供 私子在这第-群組的電壓儲存元件中之類比電壓給複數個 :出緩衝器、以及提供儲存在該第二群組的電壓健存元件 之類比電壓給該複數個輸出緩衝器之間交替。 種利用—對的數位至類比轉換器（DM)來提 個參考電壓之方法，其係包括： 夕 當儲存在一第二至少N個射左哭由丄 n 以個暫存器庫中的資料被一第一 =轉換成類比電壓並且儲存在一第—群組的電壓儲存元 曰中中時，寫入資料到一第一至少N個暫存器庫中，其中N 疋—個大於2的整數；以及 當儲存在該第一暫存器庫中的資料被一第二Μ =類比電壓並且儲存在1二群組的電壓儲存㈣中時、 寫入資料到該第二暫存器庫中。 2〇.如申請專利範圍帛19項之方法，其更包括在提供 33 1336066 輝2月為修正替換頁 儲存在該第一群組的電壓儲存元件中之類比電壓給複數個 輸出緩衝器、以及提供儲存在該第二群組的電壓儲存元件 中之類比電壓給該複數個輸出緩衝器之間交替。 Η—、圖式： 如次頁。

34