JP6490357B2 - 電圧伝送回路、電圧送信回路、及び、電圧受信回路 - Google Patents
電圧伝送回路、電圧送信回路、及び、電圧受信回路 Download PDFInfo
- Publication number
- JP6490357B2 JP6490357B2 JP2014143186A JP2014143186A JP6490357B2 JP 6490357 B2 JP6490357 B2 JP 6490357B2 JP 2014143186 A JP2014143186 A JP 2014143186A JP 2014143186 A JP2014143186 A JP 2014143186A JP 6490357 B2 JP6490357 B2 JP 6490357B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- positive
- negative
- ground potential
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims description 246
- 230000015556 catabolic process Effects 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 14
- ODKSFYDXXFIFQN-BYPYZUCNSA-N L-arginine Chemical compound OC(=O)[C@@H](N)CCCN=C(N)N ODKSFYDXXFIFQN-BYPYZUCNSA-N 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000009966 trimming Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Logic Circuits (AREA)
- Liquid Crystal (AREA)
- Multimedia (AREA)
Description
液晶表示装置における階調基準電圧は、一般に正極側と負極側の2組が利用される。液晶の焼き付きを防止するために、画素容量を反転駆動する必要があるためである。階調基準電圧は、例えば正極側は0V〜6Vで、負極側は0V〜−6Vである。送出側の表示ドライバICにマルチプレクサを、受信側の表示ドライバICにデマルチプレクサを設け、複数階調の階調基準電圧を順次伝送する、上述の表示ドライバでは、送出側のマルチプレクサと受信側のマルチプレクサとの間で、−6Vから+6Vまでの階調基準電圧が送受されることとなる。このため、送出側のマルチプレクサと受信側のマルチプレクサは、それぞれ、通常−6V〜+6Vの電位差である12Vに余裕(マージン)を加えた、10数Vの耐圧を持つ素子を使って構成される必要があることがわかった。
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本願において開示される代表的な実施の形態に係る電圧伝送回路(100)は、マルチプレクサ(1)とデマルチプレクサ(2)を有し、接地電位(GND、AGND)より高電位の正極電圧(SLEVP_M)を前記マルチプレクサから前記デマルチプレクサの正極出力(SLEVP_S)に、前記接地電位より低電位の負極電圧(SLEVN_M)を前記マルチプレクサから前記デマルチプレクサの負極出力(SLEVN_S)に、選択的に伝送する。
項1において、前記電圧伝送回路(100)は、以下のシーケンスで動作する。
項1において、前記電圧伝送回路は、前記マルチプレクサと前記マルチプレクサ用制御信号を供給する入力選択制御部(3)と送信端子(5)とを有する送信回路(10)と、受信端子(6)と前記デマルチプレクサと前記デマルチプレクサ用制御信号を供給する出力選択制御部(4)とを有する受信回路(20)とを含む。
項3において、前記マルチプレクサは、前記正極電圧と前記第1CMOSスイッチとの間に接続される第5CMOSスイッチ(SWP1_M)と、前記第1CMOSスイッチと前記第5CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第1シャントスイッチ(SWPS_M)と、前記負極電圧と前記第2CMOSスイッチとの間に接続される第6CMOSスイッチ(SWN1_M)と、前記第2CMOSスイッチと前記第6CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第2シャントスイッチ(SWNS_M)とをさらに備える。
項3または項4において、前記電圧伝送回路(100)は、1個の前記送信回路(10)と複数個の前記受信回路(20_1、20_2)を備える。
項3、項4または項5において、前記送信回路と前記受信回路は、それぞれ別の単一の半導体基板上に集積回路として形成される。
項3または項4において、前記送信回路(10)は、階調基準電圧発生部(11_P,11_N)と階調基準電圧選択部(12_P,12_N)とをさらに備える。前記階調基準電圧発生部は、前記接地電位よりも高い複数の正極側階調基準電圧と前記接地電位よりも低い複数の負極側階調基準電圧とを発生し、前記階調基準電圧選択部は、前記複数の正極側階調基準電圧のうちの1個を選択して前記正極電圧(SLEVP_M)とし、前記複数の負極側階調基準電圧のうちの1個を選択して前記負極電圧(SLEVN_M)として、それぞれ、前記マルチプレクサ(1)に供給する。
項7において、前記電圧伝送回路(10)は、以下のように動作する。
項8において、前記電圧伝送回路(10)は、以下のように動作する。
本願において開示される代表的な実施の形態に係る電圧送信回路(10)は、マルチプレクサ(1)を有し、接地電位(GND、AGND)より高電位の正極電圧(SLEVP_M)と前記接地電位より低電位の負極電圧(SLEVN_M)から前記マルチプレクサによって選択した伝送電圧(Gamma_out)を、外部に接続される電圧受信回路(20)へ送出する。
項10において、前記電圧送信回路(10)は、階調基準電圧発生部(11_P,11_N)と階調基準電圧選択部(12_P,12_N)とをさらに備える。
項11において、前記電圧送信回路(10)は以下のように動作する。
項12において、前記電圧送信回路(10)は以下のように動作する。
本願において開示される代表的な実施の形態に係る電圧受信回路(20)は、外部に接続される電圧送信回路(10)から伝送される伝送電圧(Gamma_out)を受信する電圧受信回路であって、正極出力(SLEVP_S)と負極出力(SLEVN_S)とを有するデマルチプレクサ(2)を備える。
項14において、階調基準電圧選択供給部(21)と階調基準電圧保持発生部(22_P,22_N)とソース線駆動部とをさらに備える。
項15において、前記電圧受信回路(20)は以下のように動作する。
項16において、前記電圧受信回路(20)は以下のように動作する。
実施の形態について更に詳述する。
図1は、本発明の電圧伝送回路100の基本的な構成例を示すブロック図である。
伝送電圧を正極電圧VerfPと負極電圧VerfNとの間で切り替える場合について説明する。
図2は、本発明の電圧伝送回路100が適用される、液晶表示装置200の構成例を示すブロック図である。液晶表示装置200は、液晶パネル(LCD)30と、複数チップの表示ドライバ10、20_1、20_2、…から構成される。表示ドライバ10、20_1、20_2、…は、それぞれ単一の半導体チップ(IC)で構成され、液晶パネル(LCD)30のガラス基板上に実装されて、接続される複数のソース線を駆動する。ソース線には、同一のライン上の複数の画素に表示される画像データに対応する電圧が印加される。画像データに対応する電圧は、それぞれの表示ドライバ10、20_1、20_2、…で生成される階調電圧から、表示される画像データに対応する電圧が選択され或いは生成されるので、複数の表示ドライバ10、20_1、20_2、…で生成される階調電圧が、各階調で等しい必要がある。そこで、図2に図示されるように、1個の表示ドライバ10をマスターとし、電圧送信回路10として機能させ、他の表示ドライバ20_1、20_2、…をスレーブとし、電圧受信回路20として機能させる。各表示ドライバ10、20_1、20_2、…で階調電圧を生成するための、階調基準電圧を、電圧送信回路10として機能するマスター表示ドライバ10から、各スレーブ表示ドライバ20_1、20_2、…に伝送することにより、互いに等しい階調電圧が生成される。上述した通り、液晶表示装置では液晶の焼き付きを防止する反転駆動を行うあるため、階調基準電圧は、一般に正極側と負極側の2組が利用される。階調基準電圧は、例えば正極側は0V〜+6Vで、負極側は0V〜−6Vである。階調電圧の階調数は、画像データのビット数に応じて決まるが、これを生成するための階調基準電圧は、表示パネルのガンマ特性を適度な精度で補正することができる程度に間引いて伝送されればよい。
に戻ることができる。
1. 電圧送信回路10(マスター)側制御信号POSI_SSEL_MをGVDD、POSI_GSEL_MをAGNDとすることで、スイッチSWP1_Mが導通し、正極側の伝送対象電圧が入力されている、信号線SLEVP_Mの電圧V(SLEVP_M)がSP_Mに伝達される。この時、NEGA_SSEL_MをGVDDN、NEGA_GSEL_N_MをGVDDNとすることでスイッチSWN1_Mは遮断、SN_MはAGNDにディスチャージ(シャント)される。
1. 電圧送信回路10(マスター)側制御信号POSI_SSEL_MをAGND、POSI_GSEL_MをGVDDとすることで、スイッチSWP1_Mを遮断し、信号線SP_MはAGNDにディスチャージされる。またスイッチSWN1_Mは遮断を継続する。この時、NEGA_SSEL_MはGVDDNを継続、NEGA_GSEL_N_MもGVDDNを継続することでスイッチSWN1_Mは遮断、SN_MはAGNDにディスチャージされる。
1. 電圧送信回路10(マスター)側制御信号POSI_SSEL_MはAGNDを継続、POSI_GSEL_MもGVDDを継続することで、スイッチSWP1_Mは遮断を継続し、信号線SP_MはAGNDにディスチャージされる。この時、NEGA_SSEL_MはGVDDNを継続、NEGA_GSEL_N_MもGVDDNを継続することでスイッチSWN1_Mは遮断、SN_MはAGNDにディスチャージされる。
1. 電圧送信回路10(マスター)側制御信号POSI_SSEL_MはAGNDを継続、POSI_GSEL_MもGVDDを継続することで、スイッチSWP1_Mを遮断し、信号線SP_MはAGNDにディスチャージされる。この時、NEGA_SSEL_MはGVDDNを継続、NEGA_GSEL_N_MもGVDDNを継続することでスイッチSWN1_Mは遮断、SN_MはAGNDにディスチャージされる。
1. 電圧送信回路10(マスター)側制御信号POSI_SSEL_MはAGNDを継続、POSI_GSEL_MもGVDDを継続することで、スイッチSWP1_Mを遮断し、信号線SP_MはAGNDにディスチャージされる。この時、NEGA_SSEL_MはAGND、NEGA_GSEL_N_MもAGNDすることでスイッチSWN1_Mは導通し、信号線SLEVN_Mにある電圧V(SLEVN_M)がSN_Mに伝達される。
図11は、本発明の電圧伝送回路100の別の詳細な構成例を示す回路図である。図6に示した実施形態2に係る電圧伝送回路100と同様に、電圧送信回路10のマルチプレクサ1と入力選択制御部3の一部の回路と、電圧受信回路20のデマルチプレクサ2と出力選択制御部4の一部の回路が示される。実施形態2に係る電圧伝送回路100との違いは、マルチプレクサ1において、CMOSスイッチSWP1_MとSWN1_M、シャントスイッチSWPS_MとSWNS_Mとが省略され、デマルチプレクサ2において、CMOSスイッチSWP1_SとSWN1_Sとが省略されている点である。他の構成は実施形態2に係る電圧伝送回路100と同様であるので、説明を省略する。
2 デマルチプレクサ(DEMUX)
3 入力選択制御部
4 出力選択制御部
5 送信端子
6 受信端子
10 電圧送信回路(マスター表示ドライバ)
11 階調基準電圧発生部(Gamma voltages (Positive/Negative) )
12 階調基準電圧選択部
13 制御部(Control logic)
20 電圧受信回路(スレーブ表示ドライバ)
21 階調基準電圧選択供給部(Comparator and Trimming Circuit)
22 階調基準電圧保持発生部(Gamma voltages (Positive/Negative) )
23 制御部(Control logic)
30 表示パネル(LCD)
40 ホストプロセッサ(Host)
100 電圧伝送回路
200 液晶表示装置
SWPM_M,SWNM_M,SWPC_M,SWNC_M,
SWPM_S,SWNM_S,SWPC_S,SWNC_S スイッチ
SWP1_M,SWP2_M,SWN1_M,SWN2_M,
SWP1_S,SWP2_S,SWN1_S,SWN2_S (CMOS)スイッチ
SWPS_M,SWNS_M,SWPS_S,SWNS_S シャントスイッチ
P_SWP1_M,N_SWP1_M,P_SWN1_M,N_SWN1_M,
P_SWP2_M,N_SWP2_M,P_SWN2_M,N_SWN2_M,
P_SWP1_S,N_SWP1_S,P_SWN1_S,N_SWN1_S,
P_SWP2_S,N_SWP2_S,P_SWN2_S,N_SWN2_S MOSトランジスタ
QP_M,QN_M,QP_S,QN_S MOSトランジスタ
Claims (10)
- 接地電位より高電位の正極電圧および前記接地電位より低電位の負極電圧を伝送するマルチプレクサと、
前記正極電圧を正極出力に伝送し、前記負極電圧を負極出力に伝送するデマルチプレクサと、
前記接地電位より高電位の正極電源と、
前記接地電位より低電位の負極電源と
を有し、
前記正極電圧を伝送するときには、
前記マルチプレクサは、前記正極電圧が入力され前記負極電圧の入力が遮断され、前記接地電位から前記正極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記正極電圧を前記デマルチプレクサに伝送し、
前記デマルチプレクサは、前記接地電位から前記正極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された正極電圧を前記正極出力に出力し前記負極出力から前記接地電位を出力し、
前記負極電圧を伝送するときには、
前記マルチプレクサは、前記負極電圧が入力され前記正極電圧の入力が遮断され、前記接地電位から前記負極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記負極電圧を前記デマルチプレクサに伝送し、
前記デマルチプレクサは、前記接地電位から前記負極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された負極電圧を前記負極出力に出力し前記正極出力から前記接地電位を出力する、
電圧伝送回路。 - 請求項1において、
正極電圧の伝送後に負極電圧を伝送する場合には、前記負極電圧の伝送前に、
前記マルチプレクサは、前記正極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、
前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、前記正極出力から前記接地電位を出力し、
負極電圧の伝送後に正極電圧を伝送する場合には、前記正極電圧の伝送前に、
前記マルチプレクサは、前記負極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられ、
前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられ、前記負極出力から前記接地電位を出力する、
電圧伝送回路。 - 請求項1において、
前記電圧伝送回路は、前記マルチプレクサと前記マルチプレクサ用制御信号を供給する入力選択制御部と送信端子とを有する送信回路と、受信端子と前記デマルチプレクサと前記デマルチプレクサ用制御信号を供給する出力選択制御部とを有する受信回路とを含み、
前記マルチプレクサは、前記正極電圧が入力可能で前記送信端子に接続される第1CMOSスイッチと、前記負極電圧が入力可能で前記送信端子に接続される第2CMOSスイッチとを備え、
前記デマルチプレクサは、前記受信端子と前記正極出力との間に接続される第3CMOSスイッチと、前記受信端子と前記負極出力との間に接続される第4CMOSスイッチとを備え、
前記入力選択制御部は、前記マルチプレクサ用制御信号により、前記第1及び第2CMOSスイッチを構成するMOSトランジスタのゲート電極の電位とウェル電位をそれぞれ制御し、
前記出力選択制御部は、前記デマルチプレクサ用制御信号により、前記第3及び第4CMOSスイッチを構成するMOSトランジスタのゲート電極の電位とウェル電位をそれぞれ制御する、
電圧伝送回路。 - 請求項3において、
前記マルチプレクサは、前記正極電圧と前記第1CMOSスイッチとの間に接続される第5CMOSスイッチと、前記第1CMOSスイッチと前記第5CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第1シャントスイッチと、前記負極電圧と前記第2CMOSスイッチとの間に接続される第6CMOSスイッチと、前記第2CMOSスイッチと前記第6CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第2シャントスイッチとをさらに備え、
前記デマルチプレクサは、前記第3CMOSスイッチと前記正極出力との間に接続される第7CMOSスイッチと、前記第3CMOSスイッチと前記第7CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第3シャントスイッチと、前記第4CMOSスイッチと前記負極出力との間に接続される第8CMOSスイッチと、前記第4CMOSスイッチと前記第8CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第4シャントスイッチとをさらに備える、
電圧伝送回路。 - 請求項3において、
前記送信回路は、階調基準電圧発生部と階調基準電圧選択部とをさらに備え、
前記階調基準電圧発生部は、前記接地電位よりも高い複数の正極側階調基準電圧と前記接地電位よりも低い複数の負極側階調基準電圧とを発生し、
前記階調基準電圧選択部は、前記複数の正極側階調基準電圧のうちの1個を選択して前記正極電圧とし、前記複数の負極側階調基準電圧のうちの1個を選択して前記負極電圧として、それぞれ、前記マルチプレクサに供給し、
前記受信回路は、階調基準電圧選択供給部と階調基準電圧保持発生部とソース線駆動部とをさらに備え、
前記階調基準電圧選択供給部は、前記デマルチプレクサから出力される正極電圧または負極電圧を、前記階調基準電圧保持発生部に供給し、
前記階調基準電圧保持発生部は、複数の電圧保持回路からなる階調基準電圧保持部を備え、前記階調基準電圧選択供給部から供給される正極電圧または負極電圧を階調基準電圧として前記電圧保持回路に保持し、複数の前記階調基準電圧に基づいて複数の階調電圧を生成し、
前記ソース線駆動部は、前記複数の階調電圧に基づいて、外部に接続される表示パネルのソース線を駆動する、
電圧伝送回路。 - 請求項5において、
前記送信回路は、
前記複数の正極側階調基準電圧を伝送する場合には、前記階調基準電圧選択部によって前記複数の正極側階調基準電圧を1個ずつ順次選択して、前記正極電圧として前記マルチプレクサから送出し、
前記複数の負極側階調基準電圧を伝送する場合には、前記階調基準電圧選択部によって前記複数の負極側階調基準電圧を1個ずつ順次選択して前記負極電圧として前記マルチプレクサから送出し、
前記受信回路は、前記デマルチプレクサから出力される正極電圧または負極電圧を、前記階調基準電圧選択供給部によって前記複数の電圧保持回路に順次供給して保持させる、
電圧伝送回路。 - 伝送端子と、
接地電位より高電位の正極電圧および前記接地電位より低電位の負極電圧を、前記伝送端子から外部に接続される電圧受信回路へ伝送電圧として送出するマルチプレクサと、
前記接地電位より高電位の正極電源と、
前記接地電位より低電位の負極電源と、
前記正極電圧が入力可能で、かつ、前記伝送端子に接続された第1CMOSスイッチと、
前記負極電圧が入力可能で、かつ、前記伝送端子に接続された第2CMOSスイッチとを有し、
前記伝送電圧として前記正極電圧を送出するときに、前記マルチプレクサは、前記正極電圧が入力され前記負極電圧の入力が前記第2CMOSスイッチによって遮断され、前記接地電位から前記正極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記正極電圧を前記伝送電圧として送出し、
前記伝送電圧として前記負極電圧を送出するときに、前記マルチプレクサは、前記負極電圧が入力され前記正極電圧の入力が前記第1CMOSスイッチによって遮断され、前記接地電位から前記負極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記負極電圧を前記伝送電圧として送出する、
電圧送信回路。 - 接地電位より高電位の正極電圧および前記接地電位より低電位の負極電圧を、外部に接続される電圧受信回路へ伝送電圧として送出するマルチプレクサと、
前記接地電位より高電位の正極電源と、
前記接地電位より低電位の負極電源と
を有し、
前記伝送電圧として前記正極電圧を送出するときに、前記マルチプレクサは、前記正極電圧が入力され前記負極電圧の入力が遮断され、前記接地電位から前記正極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記正極電圧を前記伝送電圧として送出し、
前記伝送電圧として前記負極電圧を送出するときに、前記マルチプレクサは、前記負極電圧が入力され前記正極電圧の入力が遮断され、前記接地電位から前記負極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記負極電圧を前記伝送電圧として送出し、
階調基準電圧発生部と階調基準電圧選択部とをさらに備え、
前記階調基準電圧発生部は、前記接地電位よりも高い複数の正極側階調基準電圧と前記接地電位よりも低い複数の負極側階調基準電圧とを発生し、
前記階調基準電圧選択部は、前記複数の正極側階調基準電圧のうちの1個を選択して前記正極電圧とし、前記複数の負極側階調基準電圧のうちの1個を選択して前記負極電圧として、それぞれ、前記マルチプレクサに供給する、
電圧送信回路。 - 外部に接続される電圧送信回路から伝送される伝送電圧を受信して正極出力または負極出力に伝送するデマルチプレクサと、
接地電位より高電位の正極電源と、
前記接地電位より低電位の負極電源と
を有し、
前記デマルチプレクサは、
前記伝送電圧して前記接地電位より高電位の正極電圧を受信したときには、前記接地電位から前記正極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された正極電圧を前記正極出力に出力し前記負極出力から前記接地電位を出力し、
前記伝送電圧して前記接地電位より低電位の負極電圧を受信したときには、前記接地電位から前記負極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された負極電圧を前記負極出力に出力し前記正極出力から前記接地電位を出力する、
電圧受信回路。 - 請求項9において、階調基準電圧選択供給部と階調基準電圧保持発生部とソース線駆動部とをさらに備え、
前記階調基準電圧選択供給部は、前記デマルチプレクサから出力される正極電圧または負極電圧を、前記階調基準電圧保持発生部に供給し、
前記階調基準電圧保持発生部は、複数の電圧保持回路からなる階調基準電圧保持部を備え、前記階調基準電圧選択供給部から供給される正極電圧または負極電圧を階調基準電圧として前記電圧保持回路に保持し、複数の前記階調基準電圧に基づいて複数の階調電圧を生成し、
前記ソース線駆動部は、前記複数の階調電圧に基づいて、外部に接続される表示パネルのソース線を駆動する、
電圧受信回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143186A JP6490357B2 (ja) | 2014-07-11 | 2014-07-11 | 電圧伝送回路、電圧送信回路、及び、電圧受信回路 |
US14/747,338 US10074336B2 (en) | 2014-07-11 | 2015-06-23 | Voltage transmission circuit, voltage transmitting circuit and voltage receiving circuit |
CN201510402716.9A CN105261338B (zh) | 2014-07-11 | 2015-07-10 | 电压传输电路、电压发送电路、以及电压接收电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014143186A JP6490357B2 (ja) | 2014-07-11 | 2014-07-11 | 電圧伝送回路、電圧送信回路、及び、電圧受信回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016018197A JP2016018197A (ja) | 2016-02-01 |
JP2016018197A5 JP2016018197A5 (ja) | 2017-08-24 |
JP6490357B2 true JP6490357B2 (ja) | 2019-03-27 |
Family
ID=55068015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014143186A Active JP6490357B2 (ja) | 2014-07-11 | 2014-07-11 | 電圧伝送回路、電圧送信回路、及び、電圧受信回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10074336B2 (ja) |
JP (1) | JP6490357B2 (ja) |
CN (1) | CN105261338B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6196319B2 (ja) * | 2013-11-05 | 2017-09-13 | シャープ株式会社 | 表示装置およびその駆動方法 |
GB201607455D0 (en) * | 2016-04-29 | 2016-06-15 | Nokia Technologies Oy | An apparatus, electronic device, system, method and computer program for capturing audio signals |
KR102555060B1 (ko) * | 2016-09-30 | 2023-07-17 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동 방법 |
CN108986731B (zh) * | 2018-08-07 | 2021-10-08 | 京东方科技集团股份有限公司 | 一种显示面板及其补偿方法、显示装置 |
TWI735928B (zh) * | 2019-08-02 | 2021-08-11 | 新唐科技股份有限公司 | 控制裝置及調整方法 |
US11854491B2 (en) * | 2022-03-24 | 2023-12-26 | Synaptics Incorporated | Mode switching in display device for driving a display panel |
KR20230148474A (ko) * | 2022-04-15 | 2023-10-25 | 삼성디스플레이 주식회사 | 전자 장치 |
CN115328849B (zh) * | 2022-08-10 | 2023-10-03 | 苏州迅芯微电子有限公司 | 一种用于数据发送和接收的芯片组合结构 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100239413B1 (ko) * | 1997-10-14 | 2000-01-15 | 김영환 | 액정표시소자의 구동장치 |
JPH11133926A (ja) * | 1997-10-30 | 1999-05-21 | Hitachi Ltd | 半導体集積回路装置および液晶表示装置 |
DE60131330T2 (de) | 2000-02-02 | 2008-09-11 | Seiko Epson Corp. | Anzeigesteuergerät und anzeigevorrichtung zu dessen verwendung |
JP4437378B2 (ja) * | 2001-06-07 | 2010-03-24 | 株式会社日立製作所 | 液晶駆動装置 |
US8487859B2 (en) * | 2002-12-30 | 2013-07-16 | Lg Display Co., Ltd. | Data driving apparatus and method for liquid crystal display device |
KR100542319B1 (ko) * | 2003-03-31 | 2006-01-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
US7728807B2 (en) * | 2005-02-25 | 2010-06-01 | Chor Yin Chia | Reference voltage generator for use in display applications |
JP2006292848A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | 液晶駆動装置及び液晶表示装置 |
JP5114326B2 (ja) | 2008-07-17 | 2013-01-09 | 株式会社ジャパンディスプレイイースト | 表示装置 |
JP5374356B2 (ja) * | 2009-12-28 | 2013-12-25 | ラピスセミコンダクタ株式会社 | 駆動回路及び表示装置 |
JP6205112B2 (ja) * | 2012-06-08 | 2017-09-27 | ローム株式会社 | ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器 |
JP2015079187A (ja) * | 2013-10-18 | 2015-04-23 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示装置および表示ドライバ |
-
2014
- 2014-07-11 JP JP2014143186A patent/JP6490357B2/ja active Active
-
2015
- 2015-06-23 US US14/747,338 patent/US10074336B2/en active Active
- 2015-07-10 CN CN201510402716.9A patent/CN105261338B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105261338A (zh) | 2016-01-20 |
JP2016018197A (ja) | 2016-02-01 |
CN105261338B (zh) | 2019-07-23 |
US20160012794A1 (en) | 2016-01-14 |
US10074336B2 (en) | 2018-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6490357B2 (ja) | 電圧伝送回路、電圧送信回路、及び、電圧受信回路 | |
US9892703B2 (en) | Output circuit, data driver, and display device | |
US7304628B2 (en) | Display device, driver circuit therefor, and method of driving same | |
US8102357B2 (en) | Display device | |
US10255847B2 (en) | Level shift circuit and display driver | |
US8941629B2 (en) | Scan driver and organic light emitting display device using the same | |
US8933919B2 (en) | Liquid crystal panel driving circuit for display stabilization | |
US7138831B2 (en) | Level conversion circuit and serial/parallel conversion circuit with level conversion function | |
JP2005242294A (ja) | 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス | |
US9577619B2 (en) | Buffer circuit having amplifier offset compensation and source driving circuit including the same | |
JP2008124697A (ja) | データ受信回路とデータドライバ及び表示装置 | |
US9767761B2 (en) | Driver circuit | |
KR20170045441A (ko) | 게이트 구동 회로 및 이를 포함하는 표시 장치 | |
US8922460B2 (en) | Level shift circuit, data driver, and display device | |
US20220208136A1 (en) | Signal level conversion circuit, drive circuit, display driver, and display device | |
JP2003347926A (ja) | レベルシフト回路、表示装置および携帯端末 | |
US7573456B2 (en) | Semiconductor integrated circuit device and liquid crystal display driving semiconductor integrated circuit device | |
US8363037B2 (en) | Reset circuit for power-on and power-off | |
JP2007086153A (ja) | 駆動回路、電気光学装置及び電子機器 | |
US7639227B2 (en) | Integrated circuit capable of synchronizing multiple outputs of buffers | |
JP2011135150A (ja) | D/aコンバータ回路及びその電圧供給制御方法 | |
US10770022B2 (en) | Source driver and a display driver integrated circuit | |
US20120026153A1 (en) | Liquid Crystal Driving Circuit | |
US11276341B2 (en) | Display driving apparatus | |
KR20230021257A (ko) | 터치 디스플레이 장치, 구동 신호 출력 회로, 터치 디스플레이 장치의 구동 신호 출력 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170420 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170711 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6490357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |