KR100396427B1 - 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버 - Google Patents

기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버 Download PDF

Info

Publication number
KR100396427B1
KR100396427B1 KR10-2001-0050030A KR20010050030A KR100396427B1 KR 100396427 B1 KR100396427 B1 KR 100396427B1 KR 20010050030 A KR20010050030 A KR 20010050030A KR 100396427 B1 KR100396427 B1 KR 100396427B1
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage set
potential reference
analog
source driver
Prior art date
Application number
KR10-2001-0050030A
Other languages
English (en)
Other versions
KR20030016110A (ko
Inventor
김관
안광수
Original Assignee
(주)픽셀칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)픽셀칩스 filed Critical (주)픽셀칩스
Priority to KR10-2001-0050030A priority Critical patent/KR100396427B1/ko
Publication of KR20030016110A publication Critical patent/KR20030016110A/ko
Application granted granted Critical
Publication of KR100396427B1 publication Critical patent/KR100396427B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

전위 버스 라인의 수를 감소시키는 엘씨디 소스 드라이버가 게시된다. 본 발명의 엘씨디 소스 드라이버는 고전위 기준 전압 셋트와 저전위 기준 전압 셋트 중의 어느 하나의 셋트을 선택하여, 선택 기준 전압 셋트로 출력하는 선택부; 및 수신되는 디지털 비디오 신호 셋트를 아날로그 비디오 신호로 변환하여, 엘씨디 픽셀 어레이의 각 채널에 공급하는 다수개의 채널 구동부들을 구비한다. 채널 구동부들 각각은 소정의 채널 선택 신호에 의하여 설정되는 소정 구간에 수신되는 디지털 비디오 신호 셋트를 래치하는 래치; 래치된 디지털 비디오 신호 셋트에 대응하는 하나의 기준 전압을 선택 기준 전압 셋트 중에서 선택하여, 아날로그 기준 전압으로 출력하는 D/A 변환부; 및 궁극적으로 D/A 변환부로부터 제공되는 아날로그 기준 전압을 버퍼링하고, 소정의 버퍼 드라이빙 신호에 응답하여 아날로그 비디오 신호로서 출력하는 버퍼부를 구비한다. 본 발명의 엘씨디 소스 드라이버에 의하면, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 전송하기 위한 버스를 위한 레이아웃 면적은 현저히 감소된다. 특히, R·G·B의 3가지 색상을 가지는 엘씨디 소스 드라이버의 경우에, 레이아웃 면적은 더욱 감소된다.

Description

기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스 드라이버{LCD SOURCE DRIVER WITH REDUCING THE NUMBER OF VREF BUS LINE}
본 발명은 엘씨디 소스 드라이버(LCD SOURCE DRIVER)에 관한 것으로서, 특히 칩 전체의 레이아웃 크기를 최소화하는 엘씨디 소스 드라이버에 관한 것이다.
일반적으로 엘씨디 디스플레이 장치는, 도 1에 도시된 바와 같이, 다수개의 픽셀이 매트릭스 구조로 배열되어 있는 엘씨디 픽셀 어레이(130)와 상기 엘씨디 픽셀 어레이(130)에 제1 내지 제k 아날로그 비디오 데이터(AVI1~AVIk)를 공급하는 엘씨디 소스 드라이버(120)를 포함한다. 그리고, 쉬프트 레지스터(110)는 상기 엘씨디 소스 드라이버(120)에 제1 내지 제k 채널 선택 신호(CHS1~CHSk)를 제공한다. 상기 제1 내지 제k 채널 선택 신호(CHS1~CHSk)는 순차적으로 활성화하는 신호로서, 상기 엘씨디 소스 드라이버(120)를 제어하여, 상기 엘씨디 픽셀 어레이(130)의 각 채널에 대응하는 상기 아날로그 비디오 데이터(AVI1~AVIk)를 공급시킨다. 여기서, k는 엘씨디 픽셀 어레이의 채널에 해당하는 수로서, 약 400정도이다.
도 2는 종래의 엘씨디 소스 드라이버를 나타내는 도면이다. 도 2에 도시된 바와 같이, 종래의 엘씨디 소스 드라이버는 제1 내지 제k 채널 구동부들을 포함한다. 제1 내지 제k 채널 구동부들은 각각의 채널 선택 신호(CHS1~CHSk)에 응답하여 소정의 구간 동안에 공급되는 디지털 비디오 신호 셋트(DVI)를 수신하며, 수신된 디지털 비디오 신호 셋트(DVI)에 대응하는 아날로그 비디오 신호(AVI1~AVIk)를 상기 엘씨디 픽셀 어레이(130)의 각 채널로 공급한다.
제1 내지 제k 채널 구동부들의 구성 및 작용이, 제1 채널 구동부를 대표로,계속하여 기술된다. 제1 채널 구동부는 래치(201), 고전위 D/A 변환부(203), 저전위 D/A 변환부(205), 먹서(207) 및 버퍼(209)를 포함한다. 래치(201)는 N개의 디지털 비디오 신호들로 이루어진 디지털 비디오 신호 셋트(DVI)를 래치한다. 그리고, 래치된 디지털 비디오 신호 셋트(LDVI)는 고전위 D/A 변환부(203) 및 저전위 D/A 변환부(205)로 공급된다. 상기 고전위 D/A 변환부(203)는 2N개의 고전위 기준 전압으로 이루어진 고전위 기준 전압 셋트(HVREF)를 수신하여, 상기 래치된 디지털 비디오 신호 셋트(LDVI)에 대응하는 하나의 고전위 기준 전압을 고전위 아날로그 비디오 신호(HAVI)로 발생한다. 그리고, 상기 저전위 D/A 변환부(205)는 2N개의 저전위 기준 전압으로 이루어진 저전위 기준 전압 셋트(LVREF)를 수신하여, 상기 래치된 디지털 비디오 신호 셋트(LDVI)에 대응하는 하나의 저전위 기준 전압을 저전위 아날로그 비디오 신호(LAVI)로 발생한다.
상기 먹서(207)는 극성 제어 신호(POL)를 이용하여, 상기 고전위 아날로그 비디오 신호(HAVI)와 상기 저전위 아날로그 비디오 신호(LAVI) 중의 하나를 선택하여, 버퍼(209)로 출력한다. 그리고, 버퍼(209)는 버퍼 구동 신호(XLA)에 응답하여, 상기 먹서(207)에서 선택되어 출력되는 신호를, 상기 아날로그 비디오 신호(AVI)로서 엘씨디 픽셀 어레이의 해당 채널로 공급한다.
그런데, 종래의 엘씨디 소스 드라이버에서는, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)는 모든 채널 구동부에 공급된다. 그러므로, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)의 전송을 위한버스(bus) 라인은 마지막 채널 구동부까지 연결된다. 이와 같은 버스 라인은 레이아웃(layout) 면적에 큰 부담으로 작용한다. 만약, N 값이 8이라고 가정하면, 상기 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)의 전송을 위한 버스(bus) 라인의 수는 2*28개가 된다. 그리고, 픽셀 어레이의 채널의 수가 약 400개(즉, k=400)임을 감안하면, 상기 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)의 전송을 위한 버스 라인을 위한 레이아웃(layout) 면적은 매우 크다. 따라서, 종래의 엘씨디 소스 드라이버에서는, 상기 버스 라인들을 위하여 소요되는 레이아웃(layout) 면적은 매우 크다는 문제점이 발생한다.
따라서, 본 발명은 종래 기술의 문제점을 해결하기 위하여 창작된 것으로서, 본 발명의 목적은 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)의 전송을 위한 버스(bus) 라인의 수를 감소시켜서, 칩 전체의 레이아웃의 크기를 최소화하는 엘씨디 소스 드라이버를 제공하는 데 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 엘씨디 디스플레이 장치를 개념적으로 나타내는 블록도이다.
도 2는 종래의 엘씨디 소스 드라이버를 나타내는 도면이다.
도 3은 본 발명의 일실시예에 따른 엘씨디 소스 드라이버를 나타내는 도면이다.
도 4는 본 발명의 다른 일실시예에 따른 엘씨디 소스 드라이버를 나타내는 도면이다.
도 5는 또 다른 일실시예에 따른 엘씨디 소스 드라이버로서, R·G·B 의 색상으로 구동하는 엘씨디 소스 드라이버의 실시예이다.
도 6은 도 5에 도시된 엘씨디 소스 드라이버의 변형예이다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 엘씨디 픽셀 어레이의 각 채널에 아날로그 비디오 신호를 제공하는 엘씨디 소스 드라이버에 관한 것이다. 본 발명의 엘씨디 소스 드라이버는 소정의 제1 극성 선택 신호에 의하여,다수개의 버스 라인 셋트를 통하여 적어도 하나의 저전위 기준 전압 셋트와 적어도 하나의 고전위 기준 전압 셋트 중의 어느 하나의 셋트을 선택하여, 선택 기준 전압 셋트로 출력하는 선택부; 및 소정의 디지털 비디오 신호 셋트를 수신하며, 수신되는 디지털 비디오 신호 셋트를 아날로그 비디오 신호로 변환하여, 상기 엘씨디 픽셀 어레이의 각 채널에 공급하는 다수개의 채널 구동부들을 구비한다. 상기 채널 구동부들 각각은 상기 디지털 비디오 신호 셋트를 수신하며, 소정의 채널 선택 신호에 의하여 설정되는 소정 구간에 수신되는 상기 디지털 비디오 신호 셋트를 래치하는 래치; 상기 래치부에 의하여 래치된 상기 디지털 비디오 신호 셋트에 대응하는 하나의 기준 전압을 상기 선택 기준 전압 셋트 중에서 선택하여, 아날로그 기준 전압으로 출력하는 D/A 변환부; 및 궁극적으로 상기 D/A 변환부로부터 제공되는 상기 아날로그 기준 전압을 버퍼링하고, 소정의 버퍼 드라이빙 신호에 응답하여 상기 아날로그 비디오 신호로서 출력하는 버퍼부를 구비한다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
계속하여 기술되는 본 발명의 엘씨디 소스 드라이버도 도 1에 도시된 엘씨디 소스 드라이버와 관련된다. 그리고, 본 명세서에서는 설명의 편의를 위하여, N 값은 8이라고 가정된다.
도 3은 본 발명의 일실시예에 따른 엘씨디 소스 드라이버를 나타내는 도면이다. 본 발명의 일실시예에 따른 엘씨디 소스 드라이버는 제1 내지 제k 채널 구동부와 선택부(301)를 포함한다. 상기 선택부(301)는 (+)극성의 28개의 고전위 기준 전압으로 이루어진 고전위 기준 전압 셋트(HVREF)와 (-)극성의 28개의 저전위 기준 전압으로 이루어진 저전위 기준 전압 셋트(LVREF)를 수신하며, 제1 극성 제어 신호(POL1)에 응답하여, 하나의 전위 기준 전압 셋트를 선택하여 선택 기준 전압 셋트(SVREF)로 출력한다. 본 명세서에서는, 상기 제1 극성 제어 신호(POL1)가 "하이"일 때, 고전위 기준 전압 셋트(HVREF)가 선택되어 선택 기준 전압 셋트(SVREF)로 출력된다. 또한, 상기 제1 극성 제어 신호(POL1)가 "로우"일 때, 저전위 기준 전압 셋트(HVREF)가 선택되어, 선택 기준 전압 셋트(SVREF)로 출력된다. 바람직하기로는, 제1 극성 제어 신호(POL1)는 엘씨디 소스 드라이버의 1 주기의 구동에 대하여, 약 50% 듀티를 가진다. 따라서, 엘씨디 소스 드라이버의 1 주기의 구동 동안에, 상기 선택 기준 전압 셋트(SVREF)은 교대로 (+)극성의 고전위 기준 전압 셋트(HVREF)와 (-)극성의 저전위 기준 전압 셋트(LVREF)으로 된다.
본 발명의 엘씨디 소스 드라이버에서의 제1 내지 제k 채널 구동부들도, 종래의 엘씨디 소스 드라이버에서의 제1 내지 제k 채널 구동부들과 마찬가지로, 각각의 채널 선택 신호(CHS1~CHSk)에 응답하여 소정의 구간 동안에 공급되는 디지털 비디오 신호 셋트(DVI)를 수신하며, 수신된 디지털 비디오 데이터 셋트(DVI)에 대응하는 아날로그 비디오 신호(AVI1~AVIk)를 상기 엘씨디 픽셀 어레이(130)의 각 채널로 공급한다. 또한, 상기 제1 내지 제k 채널 선택 신호(CHS1~CHSk)도, 도 2에서의 제1 내지 제k 채널 선택 신호(CHS1~CHSk)과 마찬가지로, 순차적으로 활성화하는 신호이며, 상기 쉬프트 레지스터(110)로부터 제공된다.
계속하여, 제1 내지 제k 채널 구동부들의 구성 및 작용이 제1 채널 구동부를 대표로하여, 기술된다. 제1 채널 구동부는 래치(311), D/A 변환부(313), 샘플/홀드부(315) 및 버퍼(319)를 포함한다. 래치(311)는 제1 채널 선택 신호(CHS)에 응답하여, N개의 디지털 비디오 신호들로 이루어진 디지털 비디오 신호 셋트(DVI)를 래치한다. 그리고, 래치된 디지털 비디오 신호 셋트(LDVI)는 D/A 변환부(313)로 공급된다. 상기 D/A 변환부(313)는 2N개의 선택 기준 전압으로 이루어진 선택 기준 전압 셋트(SVREF)를 수신하여, 선택 기준 전압 셋트(SVREF) 중에서 상기 래치된 디지털 비디오 신호 셋트(LDVI)에 대응하는 하나의 선택 기준 전압을 아날로그 기준 전압(IVREF)으로 출력한다.
상기 샘플/홀드부(315)는 제2 극성 제어 신호(POL2A)에 응답하여, 상기 D/A 변환부(313)로부터 출력되는 아날로그 기준 전압(IVREF)을 샘플링하여 홀딩한다. 그런데, 기수의 채널 구동부의 상기 제2 극성 제어 신호(POL2A)와 우수의 채널 구동부의 상기 제2 극성 제어 신호(POL2B)는, 상기 제1 극성 제어 신호(POL1)가 "하이"인 구간 동안 또는 상기 제1 극성 제어 신호(POL1)가 "로우"인 구간 이내에서 교호적으로 활성화하는 신호이다. 만약, 제1 채널 구동부의 제2 극성 제어신호(POL2A)가, 상기 제1 극성 제어 신호(POL1)가 "하이"인 구간 동안에서 활성화하면, 샘플/홀드부(315)는 (+)극성의 아날로그 기준 전압(IVREF)을 샘플링하여 홀딩한다. 그리고, 제1 채널 구동부의 제2 극성 제어 신호(POL2A)가, 상기 제1 극성 제어 신호(POL1)가 "로우"인 구간 동안에서 활성화하면, 샘플/홀드부(315)는 (-)극성의 아날로그 기준 전압(IVREF)을 샘플링하여 홀딩한다. 그리고, 바람직한 실시예에 의하면, 다음 프레임의 엘씨디 소스 드라이버의 구동 주기 구간에서는 (+)극성과 (-)극성이 서로 반대로 된다.
바람직하기로는, 상기 샘플/홀드부(315)는 스위치(315a)와 커패시터(315b)를 포함한다. 상기 스위치(315a)는 상기 제2 극성 제어 신호(POL2A)에 응답하여 "턴온"되어, (+)극성 또는 (-)극성의 아날로그 기준 전압(IVREF)을 샘플링한다. 그리고, 커패시터(315b)는 샘플링된 상기 아날로그 기준 전압(IVREF)을 저장한다.
상기 버퍼(319)는 버퍼 구동 신호(XLA)에 응답하여, 상기 샘플/홀드부(315)에 저장된 아날로그 기준 전압(IVREF)을 상기 제1 아날로그 비디오 신호(AVI1)로 엘씨디 픽셀 어레이의 제1 채널로 공급한다.
도 3에 도시된 본 발명의 엘씨디 소스 드라이버에 의하면, 먹서부(301)에서 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF) 중에 하나를 선택한다. 그러므로, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 전송하기 위한 버스 라인은 채널 구동부 각각이 아닌, 먹서부(301)에만 입력된다. 따라서, 본 발명의 엘씨디 소스 드라이버에서는, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 전송하기 위한 버스를 위한 레이아웃 면적은 현저히 감소된다.
도 4는 본 발명의 다른 일실시예에 따른 엘씨디 소스 드라이버를 나타내는 도면이다. 도 4에 도시된 본 발명의 다른 일실시예에 따른 엘씨디 소스 드라이버도 도 3에 도시된 본 발명의 다른 일실시예에 따른 엘씨디 소스 드라이버와 거의 동일하다. 다만, 도 3의 샘플/홀드부(315)에서의 스위치(315a) 대신에, 도 4의 샘플/홀드부(415)에서는 제2 극성 제어 신호에 응답하는 버퍼(415a)로 구현된 점에 차이가 있을 뿐이다. 도 4의 나머지 구성 요소에 대한 구성 및 작용은 도 3과 동일하므로, 본 명세서에서는 이에 대한 자세한 기술은 생략된다.
도 5는 또 다른 일실시예에 따른 엘씨디 소스 드라이버로서, R·G·B 의 색상으로 구동하는 엘씨디 소스 드라이버의 실시예이다. 도 5의 실시예도 도 3의 실시예와 거의 동일하다. 다만, 선택부(501)가 R·G·B 각각에 대한 고전위 기준 전압(HVREF) 및 저전위 기준 전압(HVREF)을 입력하여, 하나의 선택 전위 기준 전압을 발생하는 6:1 멀티플렉서로 구현된다는 점에서 차이가 있을 뿐이다. 이와 같은 6:1 멀티플렉서는 제1 및 제2의 3:1 멀티플렉서(501a, 501b)와 2:1 멀티플렉서(501c)로 구현된다는 점에서 도 3의 실시예와 차이가 있다. 제1 및 제2의 3:1 멀티플렉서(501a, 501b)는 R·G·B 각각에 대한 고전위 기준 전압 셋트(HVREF_R, HVREF_G, HVREF_B) 및 저전위 기준 전압 셋트(LVREF_R, LVREF_G, LVREF_B)를 입력하고, 색상 선택 신호(XCOL)에 응답하여, 하나의 색상에 대한 고전위 기준 전압(HVREF) 및 저전위 기준 전압(LVREF)을 선택하여 2:1 멀티플렉서(501c)로 제공한다. 그리고, 2:1 멀티플렉서(501c)는, 도 3의 먹서부(301)와 마찬가지로, 고전위기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 수신한다. 그리고, 2:1 멀티플렉서(501c)는, 제1 극성 제어 신호(POL1)에 응답하여, 수신되는 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF) 중의 하나를 선택 기준 전압 셋트(SVREF)로 출력한다. 도 5의 나머지 구성 요소에 대한 구성 및 작용은 도 3과 동일하므로, 본 명세서에서는 이에 대한 자세한 기술은 생략된다.
본 발명의 기술적 사상에 따른 효과는, 도 3 또는 도 4에 도시된 실시예보다는 도 5에 도시된 실시예에서 더욱 크다. 즉, R·G·B의 3가지 색상을 가지는 종래의 엘씨디 소스 드라이버의 경우에, 고전위 기준 전압(HVREF)와 저전위 기준 전압(LVREF)의 전송을 위한 6*28개의 버스 라인이 약 400개의 채널 구동부 전체에 입력된다. 반면에, 본 발명의 엘씨디 소스 드라이버에 의하면, 1개의 28개의 버스 라인만이 약 400개의 채널 구동부에 입력된다. 따라서, 도 5에 도시된 실시예에 따른 엘씨디 소스 드라이버에 의하면, 버스 라인을 위한 레이아웃 면적이 현저히 감소한다.
도 6은 도 5에 도시된 엘씨디 소스 드라이버의 변형예이다. 도 6의 실시예는도 5의 실시예와 거의 동일하다. 다만, 6:1 멀티플렉서로 구현되는 먹서부(601)가 3개의 2:1 멀티플렉서(601a, 601b, 601c)와 1개의 3:1 멀티플렉서(601d)로 구현된다는 점에서 도 5의 실시예와, 차이가 있을 뿐이다. 즉, 3개의 2:1 멀티플렉서(601a, 601b, 601c)는 각각 R·G·B에 대한 고전위 기준 전압 셋트(HVREF) 및 저전위 기준 전압 셋트(LVREF)를 입력하며, 제1 극성 제어신호(POL1)에 응답하여, 하나를 3:1 멀티플렉서(601d)로 제공한다. 그리고, 3:1 멀티플렉서(601d)는, 2:1 멀티플렉서(601a, 601b, 601c)로부터 제공되는 R·G·B 대한 전위 기준 전압을 입력하며, 색상 선택 신호(XCOL)에 응답하여, 하나의 색상에 대한 전위 기준 전압을 선택하여 선택 기준 전압 셋트(SVREF)로 출력한다. 도 6의 나머지 구성 요소에 대한 구성 및 작용은 도 5와 동일하므로, 본 명세서에서는 이에 대한 자세한 기술은 생략된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 엘씨디 소스 드라이버에 의하면, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 전송하기 위한 버스 라인은 채널 구동부 각각이 아닌, 먹서부에만 입력된다. 따라서, 본 발명의 엘씨디 소스 드라이버에서는, 고전위 기준 전압 셋트(HVREF)와 저전위 기준 전압 셋트(LVREF)를 전송하기 위한 버스를 위한 레이아웃 면적은 현저히 감소된다. 특히, R·G·B의 3가지 색상을 가지는 엘씨디 소스 드라이버의 경우에, 레이아웃 면적은 더욱 감소된다.

Claims (6)

  1. 엘씨디 픽셀 어레이의 각 채널에 아날로그 비디오 신호를 제공하는 엘씨디 소스 드라이버에 있어서,
    소정의 제1 극성 선택 신호에 의하여, 다수개의 버스 라인 셋트를 통하여 적어도 하나의 고전위 기준 전압 셋트와 적어도 하나의 저전위 기준 전압 셋트 중의 어느 하나의 셋트을 선택하여, 선택 기준 전압 셋트로 출력하는 선택부; 및
    소정의 디지털 비디오 신호 셋트를 수신하며, 수신되는 디지털 비디오 신호 셋트를 아날로그 비디오 신호로 변환하여, 상기 엘씨디 픽셀 어레이의 각 채널에 공급하는 다수개의 채널 구동부들을 구비하며,
    상기 채널 구동부들 각각은
    상기 디지털 비디오 신호 셋트를 수신하며, 소정의 채널 선택 신호에 의하여 설정되는 소정 구간에 수신되는 상기 디지털 비디오 신호 셋트를 래치하는 래치;
    상기 래치부에 의하여 래치된 상기 디지털 비디오 신호 셋트에 대응하는 하나의 기준 전압을 상기 선택 기준 전압 셋트 중에서 선택하여, 아날로그 기준 전압으로 출력하는 D/A 변환부; 및
    궁극적으로 상기 D/A 변환부로부터 제공되는 상기 아날로그 기준 전압을 버퍼링하고, 소정의 버퍼 드라이빙 신호에 응답하여 상기 아날로그 비디오 신호로서 출력하는 버퍼부를 구비하는 것을 특징으로 하는 엘씨디 소스 드라이버.
  2. 제1 항에 있어서,
    소정의 제2 극성 선택 신호에 응답하여, 상기 D/A 변환부에 의하여 변환되는 상기 아날로그 기준 전압을 샘플링하여 저장하며, 저장된 상기 아날로그 기준 저압을 상기 버퍼부로 제공하는 샘플/홀드부를 더 구비하는 것을 특징으로 엘씨디 소스 드라이버.
  3. 제2 항에 있어서, 상기 샘플/홀드부는
    상기 제2 극성 선택 신호에 응답하여, 상기 D/A 변환부로부터 제공되는 상기 아날로그 기준 전압을 샘플링하는 스위치; 및
    샘플링된 상기 아날로그 기준 전압을 저장하는 커패시터를 구비하는 것을 특징으로 하는 엘씨디 소스 드라이버.
  4. 제2 항에 있어서, 상기 샘플/홀드부는
    상기 제2 극성 선택 신호에 응답하여, 상기 D/A 변환부로부터 제공되는 상기 아날로그 기준 전압을 샘플링하고, 버퍼링하는 샘플 버퍼; 및
    샘플링된 상기 아날로그 기준 전압을 저장하는 커패시터를 구비하는 것을 특징으로 하는 엘씨디 소스 드라이버.
  5. 제1 내지 제4 항 중의 어느 하나의 항에 있어서, 상기 선택부는
    소정의 색상 선택 신호에 응답하여, R·G·B 의 고전위 기준 전압 셋트들 중의 어느 하나에 대한 고전위 기준 전압 셋트를 선택하여 출력하는 제1 멀티플렉서;
    상기 색상 선택 신호에 응답하여, R·G·B 의 저전위 기준 전압 셋트들 중의 어느 하나에 대한 저전위 기준 전압 셋트를 선택하여 출력하는 제2 멀티플렉서; 및
    상기 제1 극성 제어 신호에 응답하여, 상기 제1 멀티플렉서로부터 출력되는 고전위 기준 전압 셋트와 상기 제2 멀티플렉서로부터 출력되는 저전위 기준 전압 셋트 중의 어느 하나를 상기 선택 기준 전압 셋트로 출력하는 제3 멀티플렉서를 구비하는 것을 특징으로 하는 엘씨디 소스 드라이버.
  6. 제1 내지 제4 항 중의 어느 하나의 항에 있어서, 상기 선택부는
    상기 제1 극성 제어 신호에 응답하여, R의 고전위 기준 전압 셋트와 R의 저전위 기준 전압 셋트들 중의 어느 하나를 선택하여 출력하는 제1 멀티플렉서;
    상기 제1 극성 제어 신호에 응답하여, G의 고전위 기준 전압 셋트와 G의 저전위 기준 전압 셋트들 중의 어느 하나를 선택하여 출력하는 제2 멀티플렉서;
    상기 제1 극성 제어 신호에 응답하여, B의 고전위 기준 전압 셋트와 B의 저전위 기준 전압 셋트들 중의 어느 하나를 선택하여 출력하는 제3 멀티플렉서; 및
    소정의 색상 선택 신호에 응답하여, 상기 제1, 제2 및 제3 멀티플렉서로부터 출력되는 기준 전압 셋트들 중의 어느 하나를 상기 선택 기준 전압 셋트로 출력하는 제4 멀티플렉서를 구비하는 것을 특징으로 하는 엘씨디 소스 드라이버.
KR10-2001-0050030A 2001-08-20 2001-08-20 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버 KR100396427B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050030A KR100396427B1 (ko) 2001-08-20 2001-08-20 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050030A KR100396427B1 (ko) 2001-08-20 2001-08-20 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버

Publications (2)

Publication Number Publication Date
KR20030016110A KR20030016110A (ko) 2003-02-26
KR100396427B1 true KR100396427B1 (ko) 2003-09-02

Family

ID=27719839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0050030A KR100396427B1 (ko) 2001-08-20 2001-08-20 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버

Country Status (1)

Country Link
KR (1) KR100396427B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797751B1 (ko) 2006-08-04 2008-01-23 리디스 테크놀로지 인코포레이티드 능동 매트릭스 유기 전계 발광 표시 장치의 구동회로
KR100863638B1 (ko) 2005-02-25 2008-10-15 인터실 아메리카스 인코포레이티드 중간 전압에 대해 대칭인 출력 전압의 생성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101814799B1 (ko) 2011-02-07 2018-01-04 매그나칩 반도체 유한회사 소스 드라이버, 콘트롤러 및 소스 드라이버 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000000788A (ko) * 1998-06-03 2000-01-15 김영환 Tft－lcd 구동 회로
JP2000137207A (ja) * 1998-11-04 2000-05-16 Oki Electric Ind Co Ltd 液晶表示器駆動回路
KR20000055940A (ko) * 1999-02-11 2000-09-15 김영환 엘씨디 소스 드라이버
KR20030002897A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 액정표시소자의 소오스 드라이버

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000000788A (ko) * 1998-06-03 2000-01-15 김영환 Tft－lcd 구동 회로
JP2000137207A (ja) * 1998-11-04 2000-05-16 Oki Electric Ind Co Ltd 液晶表示器駆動回路
KR20000055940A (ko) * 1999-02-11 2000-09-15 김영환 엘씨디 소스 드라이버
KR20030002897A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 액정표시소자의 소오스 드라이버

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863638B1 (ko) 2005-02-25 2008-10-15 인터실 아메리카스 인코포레이티드 중간 전압에 대해 대칭인 출력 전압의 생성 방법
KR100797751B1 (ko) 2006-08-04 2008-01-23 리디스 테크놀로지 인코포레이티드 능동 매트릭스 유기 전계 발광 표시 장치의 구동회로

Also Published As

Publication number Publication date
KR20030016110A (ko) 2003-02-26

Similar Documents

Publication Publication Date Title
US6801178B2 (en) Liquid crystal driving device for controlling a liquid crystal panel and liquid crystal display apparatus
KR100379818B1 (ko) 영상 데이터 전송시 전력 및 전자기 간섭을 감소시키는 제어회로
US7808493B2 (en) Displaying apparatus using data line driving circuit and data line driving method
US6097362A (en) Driver for liquid crystal display
US7800573B2 (en) Display panel driving circuit capable of minimizing circuit area by changing internal memory scheme in display panel and method using the same
US7180438B2 (en) Source driving device and timing control method thereof
KR100598738B1 (ko) 액정표시장치와 그의 구동방법
US7961167B2 (en) Display device having first and second vertical drive circuits
JP4779853B2 (ja) ディジタル−アナログ変換器および映像表示装置
US5617111A (en) Circuit for driving liquid crystal device
US4772881A (en) Pixel mapping apparatus for color graphics display
KR100428651B1 (ko) 액정표시소자의 소오스 드라이버 및 액정표시소자 구동방법
JP2004272184A (ja) データ駆動回路を通してデータを駆動する方法及びデータ駆動回路
US6535192B1 (en) Data driving circuit for liquid crystal display
WO2008042545A2 (en) Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays
US20060050837A1 (en) Source driver with multi-channel shift register
US5784041A (en) Driving circuit for display device
KR100611508B1 (ko) 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로
US7616183B2 (en) Source driving circuit of display device and source driving method thereof
US5367314A (en) Drive circuit for a display apparatus
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
KR100396427B1 (ko) 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버
JPH10133634A (ja) 液晶表示素子の駆動装置
KR20030051054A (ko) 액정디스플레이장치
JP3007745B2 (ja) 表示装置の駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070820

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee