TWI313903B - Testing method detecting localized failure on a semiconductor wafer - Google Patents
Testing method detecting localized failure on a semiconductor wafer Download PDFInfo
- Publication number
- TWI313903B TWI313903B TW095118648A TW95118648A TWI313903B TW I313903 B TWI313903 B TW I313903B TW 095118648 A TW095118648 A TW 095118648A TW 95118648 A TW95118648 A TW 95118648A TW I313903 B TWI313903 B TW I313903B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- value
- filtered
- test
- map
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
I3139(^938pifdoc 九、發明說明: 【發明所屬之技術領域】 本發明之實施例大體關於一種測試晶圓上之半導晶片 的方法及系統。更明確地說,本發明之實施例關於一種識 別晶圓上之半導晶片之局部故障的測試方法及系統。 【先前技術】 所有半導裝置之功能中心是形成於半導相容材料之晶 粒上的積體電路。此晶粒常常被稱作半導“晶片”。半導 晶片商業地製造於大量材料晶圓上。晶圓通常由矽材料之 拋光薄片形成,但可使用其他材料。 製造半導晶片之商務具有高度競爭性,且製造良率(意 即,製造於一晶圓上之全批量半導晶片中實際製造出之半 導晶片的百分比)為一重要的商務考慮事項。幾個良率百 分點之上下通常為利潤與虧損之間之差額。因此,半導晶 片之設計、製造及測試中之每一態樣最終聚焦於增大製造 良率。 增大更複雜之半導晶片的良率並非易事。當代之半導 晶片是使用一連串十分複雜之不同製程製造於晶圓上。此 複雜之序列包含很多種個別製程,其範圍涵蓋諸如光微 影、蝕刻、擴散、離子植入、材料沉積等之各種技術。此 等製程中之很多在晶圓上形成非常小的元件及區域。此等 元件及區域具有極小的製造公差。實際上,由於自過去幾 十年來當代之半導晶片之整合密度已增大了,所以與組成 之製造製程相關之各個界限亦愈加受到限制。 給定製造誤差之極大複雜性及對應可能性後,就不會 牙於在半導晶片之製造期間之各種階段處進行仔細剩^ ”·‘。當在一晶圓上製造時(意即,在自晶圓切割個別半導 I只前)’此等測試中之許多執行於大群組半導晶片上。此 试通常被稱作“晶圓級”測試。 旦已自晶圓切割個別半導晶片且個別半導晶片已經 商 f β形成完成之半導裝置,則進行額外測試。半導裝置 及對應之“封裝級”測試通常由專業之第三方公司進 封。意即,半導晶片製造商可並不涉及半導晶片之封裝及 ^關厶対裝級測試。理想地’由製造商發送至一封裝供應 才目 半導晶片為一“已知良好,,之晶片。因此,晶圓 试是最終生產一完成之半導裝置之製造序列的一重要 仔 除了瞭解何等半導晶片為“已知良好”之外,製造商 ,項亦暸解經歷製造製程之晶圓的良率量度及趨勢。第一 必半势晶片具有不大於70至80%的良率相當常見。藉由 ^钿地測試、分析且精調製造製程’製造商可將良率增大 99% 參高於 製造商在追求改良良率過程中所使用之一重要量度及 分析工具是所謂的“晶圓圖” (wafer map)。晶圓圖根據 執行於半導晶片上之一或多個電測試識別故障晶片(FC) 與良好晶片(Gc)。更明確地說,晶圓圖在晶圓上之晶片 的製造排列(意即,相互之空間鄰近)之環境中識別劣質 晶片與良好晶片。圖5、圖11及圖12為此揭露内容中稍 i938pif.doc 後討論的例示性晶圓圖。 製造效率對按批量或“批”處理多個晶圓(通常,25 個晶圓)之系統產生影響。晶圓級測試習知地以逐抵之方 式執行’以便偵測且評估導效良率增大或減小的製造势矛„ 變化。當一批中之一個別晶圓被判定為有缺陷(例如, 展示一不合格之低良率)時,可自製造製程將其移除且對 其進行詳細的故障分析。此詳細的故障分析為一昂貴且耗 時的過程,但其亦為改良良率之一主要步驟。因此,'掣= 商尋求以可能之最有效方式將有限之品f控制資源應用^ 故障分析之任務,以便獲得最具資訊性的故障分析。 因此,界定-製造批中之晶圓之故障標準的問題 一非常重要的考慮事項。另外,制生# I 成 晶圓級測試及晶圓故障分析所導致L貞4取且瞭解 率之工作量很關鍵。過去的能力對改良良 -臨限值或“目標良率”。==中,每:晶圓確立 率的彼等晶圓被認為是有缺r 良率之貫際良 析。展卜處钱高於目^至進行故障分 是合格的且被發送出以便行封裝。Ί彼等晶81破認為 此種分離賴晶圓與合格晶圓 單 證明以愈加不能令人滿意。另外,^刀間早之方法已經 不提供除基於逐批之外的往何資訊=晶圓級測試實賤並 別亦經證明以愈加不能令人滿音1 ’此資訊詳盡性級 【發明内容】 思 本發明之實施例提供〜種為一制u 裡在衣造桃内識別且分離缺 I3139Q38p,doc 陷晶圓與合格晶圓之較智慧的方法。本發明之實施例所使 用的故障分析臨限值不再僅受限於一簡單的合格/故障目 標良率。相反’本發明之實施例能夠識別且說明晶圓上之 局部故障。另外,本發明之實施例適用於提供基於逐個晶 圓之資訊而並非逐批之資訊’進而能夠高度即時地存取一 批内之缺陷及/或合格晶圓。 囚此,在一實施例中 II — U.im -71 | 1百不0 PU 竿父 0 在另一實施例中,本發明提供一種適用於判定一 '右 PA 々 士 d ,知· m A Μ _ 包括半導晶片之晶圓的方法,方法包括:產生一指示故障 半導B曰片的晶圓圖、自晶圓圖產生一指示經過濾之故障半 導晶片的過濾晶圓圖、自過濾晶圓圖計算一缺陷指標值, 以及將缺陷指標值與一上臨界極限值相比較。 在另·一膏力你1 Φ,太名心SS祖乂U ^ ^ .. 曰 ,… Ή'、,/、 Τ王a /TJ >ττ Ή疋一晶圓 疋否有缺陷之方法’包括:界定晶圓上之經過淚之故障半 ^曰片的-或多個空間相關群組、相對於經過濾之故障半 =曰曰片的-或多㈣間相關群組計算缺陷指標值,以 缺陷指標值與一臨界上限值相比較。 、 ,又-實施例中’本發明提供—種測試 :晶圓測試器,其適用於對形成於—晶圓上 $勃 仃—電測試且產生對應測試資料、 =曰曰片執 iiC為一資料庫中的資料標案,其中控 晶 故障半導晶片的過濾晶圓圖B:: J=示經過濾之 晶 的—或多個空間相關群組、相對於經=之忿ti i3i3mifd〇c 一双夕個空間相關群 標值與—臨界上限值相比^缺值,以及將缺陷指 半導中’本發明提供-種適用於判定-包括 片之日日囫疋否有缺陷的測試方法, 士之經,之故障半導晶片的一空間相關 ;慮=故卜半導晶片的空間相關群組對應於晶圓上之一局部 故障,以及相對於經過漁之故障半導a ° *管土……έ 曰片的空間相關群組 ^缺&“值’且-旦狀缺陷指標值超出臨界上限 值,則判定晶圓有缺陷。 【實施方式】 下文參看附圖描述與本發明之若干實施例相關聯之選 定特徵及優點。然而,本發明可實施於多種實施例中。可 在並不超出附化申睛專利範圍所界定之本發明之實際範田壽 的情況下修改下列實施例中之元件及/或步驟之性質、構造 及組合。 詳言之,下文相對於圖1A及圖1B所示之流程圖描述 一種根據本發明之—實施例的例示性測試方法。在此實施 例之描述中’某些功能與方法之相互關係被稱作‘‘步 驟”。此用以解釋—例示性測试方法之使用的逐步方法不 應給定為一過度文字式的解釋。步驟僅為說明性參考^在 實際實施中,例示性步驟可經組合或進一步劃分、重新排 列為很多不同順序及/或與習知製程相組合。 如先前技術段落中所提及,與一以逐批之方式進行之 習知晶圓级測試的背景相抵而研發本發明之實施例。意 I3139Q38Pifd〇c
即,習知地,以逐個晶圓之方式對一晶圓批中之每一晶圓 上之半導晶片進行成套(例如,—或多個)電測試。僅當 已測試一批中之所有晶圓後,一測試系統操作者或一外部 資料接受者(人類或機器)才可使用“批資料,,。在很多 狀況下,批"貝料僅為發現為有缺陷之晶圓的指示且可能為 藉由識別號識別缺陷晶圓的清單。習知地,僅根據一簡單 之目標良率臨限值進行此類缺陷晶圓相對合格晶圓的判 定。此級麟所提供之資訊為m尤其t其僅基於一 批資料提供時1應於此類資訊,—製造技術貢通常自製 造批找出缺陷晶圓且將其發送至用輯障分析之品質於 制。 、二 炉進m/ 略了—里爾,_ 晶圓的更合理蚊。此標準區分晶圓上之 “局部故障”(例如,故障半導晶片 = 識別對於製造商提供良率之工作量很重要。 2上=立根曰本Γ之故障模式的“分散故障,,(例如, 曰曰α之文障曰曰片具有很少或者並無 =:==rr式之清晰跡象= -原已3粒子污染、晶圓刮痕、遮罩圖 ^作業生錢^別,/]此等故障模式中的很多可藉由加 产录王座深(fabrication line )宜日戸弓七—名/ 設備的短期檢測或調整)而矯正。订㈣’製造 現將相對於圖Μ制把所示之流簡描述本發明之 10 I3139Q38p,doc 實施例。此流程圖說明-適用於測試—晶圓批的例示 十方法’其避免與習知測試方法相關聯的缺點。詳古之, 此例示性方法識_別晶®上之•轉且亦提供&基於 逐個晶圓之測試資料之較即時的存取。在全部描述中,使 用括號(步驟XX)指示例示性方法步驟。 參看圖1A’藉由選擇一待_之裝置類型(步驟 開始所說明的方法。裝置類财對應於—❹個呈體半導 晶片設計。可使用通常所應用之製造設備製造很多不同類 型及/或型式的半導晶片。選擇裝置類型(步驟31)之+ 驟可引起自動化測試設備自與選定|置_相關聯的絲 測試擷取記憶體。此後,自動化測試控制器可根據所指示 之成套測試開啟及/或組態測試設備。或者,選擇裝置類型 上步驟31 )之步驟可向-負責測試晶圓測試器上之主晶 =試,術員產生指令提利—界定相。此描述中使用 ^门圓”識別—待職之晶圓或自其得到測試資料 的曰曰圓,且僅潛在地區分一批中之其他晶圓。 、 (步待測試之裝置類型後,界定—“空間過濾、器” 過。根據半導晶片在主晶圓上之相對位置,空間 何圖案或與半導晶片相關之數學_。空間 使用St後多不同形式,但如所說明之實例中, 由於個別半遭(例如’列與行)矩陣形成的空間過濾器。 所界定之—^片兩常製造於藉由—佈局矩陣上之列與行 便。 ⑽81上的各個區域中’所以選擇二維矩陣較方 11 13139鼠 fdoc 當二維矩陣充當一空間過濾器時,其可表達為包括 “η”列與“m”行。因此,空間過濾器之“尺寸”可表達 為所組成之列與行相乘。舉例而言,圖2所說明之例示性 空間過濾器(SF)包括3列與3行且具有一對應尺寸9。 另外,可對矩陣中之每一“單元”(意即,每一列與行的 唯一交叉部分,或者圖2中之C1至C9)指派一權重係數。 與空間相關之權重係數共同界定空間過濾器之“權重”。 因此,在一實施例中,界定空間過濾器(步驟33)之 步驟包括界定其尺寸及權重。如將在下文之一些額外細節 中所述,藉由權重及尺寸適當界定之一空間過濾器可充當 一權重過濾器(例如,在一實施例中為一低通空間過濾 器)。不管如何界定,空間過濾器之權重及尺寸將根據待測 試之裝置的類型及晶圓識別之故障模式而變化。詳言之, 待藉由例示性方法識別之局部故障的尺寸(最小及/或最 大)將藉由空間過濾器之界定而判定。 考慮到裝置類型及待識別之故障模式,可根據自運行 於類似半導晶片上之過去的測試得到之經驗資料界定適當 尺寸及權重的空間過濾器。空間過濾器之尺寸以及空間過 濾器中之每一組成單元之權重係數的選擇將界定相對於潛 在局部故障之測試方法的靈敏度及焦點。 一旦已界定空間過濾器,則例示性方法選擇一目標缺 陷指標值(DI)的一上臨界極限值(UCL)。缺陷指標值 為 隨後由自·-晶圓之電/功能测試之測試得到之貢料所 計算(參見步驟47)之值。上臨界極限值(UCL)為相對 12 I if.doc 於主晶圓進行缺陷/合格判定的一靈敏度設定。主晶圓之高 出確立之上臨界極限值(UCL)的一經計算的缺陷指標值 (DI)可導致主晶圓被發送至故障分析。晶圓之上臨^極 限值(UCL)通常隨形成於晶圓上之半導裝置之連續產生 而上升。意即,預期之較高良率將導致一上升的上臨界極 限值(UCL)。 界定空間過濾器及上臨界極限值後,選擇一用於測試 的主晶圓(步驟35)。使用與主晶圓相關聯之二進位數或 識別標籤自一晶圓批自動地進行此選擇。此選擇後,測試 主晶圓(步驟37)。 可使用一或多個電及/或功能測試來測試主晶圓。舉例 而吕,可執行諸如開路/短路測試之DC測試。另外或其他, 可執行諸如具體功能性之行進式測試(march testing)及/ 或核對器板(checker board)測試之AC測試。在一套電 測減期間’有可能個別半導晶片通過一個測試,卻未通過 另一測試。相對於晶圓上之每一半導晶片而言,在一晶圓 • i進行之每一電測試結果可儲存於記憶體(例如,-資料 中°由於-批中之多個晶圓被移動至另—測試台且由 「^ ® 1 it行測試前通常在_晶圓測試器上進行 • 測武’所以儲存測試結果很重要。因此,對於一批中之每 ° ; 行於主晶 圓上之一套測試中的每一測 二、而5 ’>則试貝料必須可藉由晶圓id號、二進位數等進 行擷取。 ®此,測試資料可記錄於與主晶圓相關聯之一或多個
13 I3139^8pifdoc 資料檔案中(步驟39)。術語“資料檔案” 一般用以指示 個別可存取之資料檔案及/或易受到有效界定、保存、分析 (手動或機器)及擷取影響之資料結構的任何合理數。可 根據測試標準使用測試資料,以便基於逐個測試或者基於 累積之測試界定良好晶片及故障晶片。一旦已在一資料檔 案中有效地擷取測試資料,可產生一晶圓圖(步驟41)。 術語“晶圓圖”不僅意謂主晶圓上之半導晶片之間之 一些空間相關品質的圖形表示,而且意謂與表示相關聯之 資料。因此,晶圓圖可為易受傳送至人類測試系統操作者 或品質控制管理者之視覺影響的一圖形資料檔案。或者, 晶圓圖可僅包括一儲存於確立主晶圓上之半導晶片之間之 一些空間品質之一資料檔案中的資料集。此資料檔案可僅 藉由計算邏輯存取而並非藉由人類操作者存取。在此上下 文中,習語“產生一晶圓圖”應廣泛理解為界定表達一晶 圓上之半導晶片之間之一些空間相關品質之一序列資料集 中的任何步驟。此品質無需視覺地傳送至人類操作者以使 資料集屬於術語“晶圓圖”之範疇。同樣地,習語“將一 空間過濾器應用至晶圓圖”意指將包含於一空間過濾器中 之權重係數數學地應用至一潛於晶圓圖下之資料的至少一 過程,因為據信權重係數無法合理地應用至此術語僅限於 圖形表示的一晶圓圖。 圖3中說明一例示性晶圓圖(WM)的一部分。晶圓 圖被表達為一包括於所說明之部分列R1至R6以及行Col 1至Col 5中的矩形、二維佈局矩陣60。個別半導晶片形 14 8pif.doc 成於佈局矩陣60所界定之各個單元(C11至C65)中。佈 局矩陣60亦界定主晶圓上之某些“虛擬晶片”(例如,形 成於晶圓邊緣部分中之佔據單元Cll、C12、C21、C31之 部分非操作性晶片部分)。虛擬晶片指定是必要的,因為晶 圓是圓形,而對應的佈局矩陣是矩形。參看圖3,在佈局 矩陣60内,測試資料值“Γ指示良好晶片且測試資料值 “0”指示故障晶片(陰影)。為了說明中易於識別,故障 晶片亦為陰影。 如上文所建議,基於大量測試或具體測試可產生一晶 圓圖(步驟41 )。如常見之基於大量測試所表達,一良好 晶片指不意5胃一晶片已通過了所應用之成套電測試中的所 有測試。一故障晶片指示意謂一晶片並未通過一或多個測 試。然而,可僅相對於單一測試或少於整套測試之任何多 個相關測試在一晶圓圖上進行良好晶片及劣質晶片指示。 根據一或多個前述或類似標準產生一晶圓圖後,產生 一過濾晶圓圖(FWM)(步驟43)。圖4說明一自(例如) 圖3所示之晶圓圖得到的例示性過濾晶圓圖。 藉由將一界定之空間過濾器應用至一晶圓圖而得到過 濾晶圓圖。在一實施例中,藉由將一空間過濾器矩陣中之 一對一權重係數與一對應佈局矩陣中所識別之半導晶片的 相關聯測試資料值相乘以產生權重乘積值而完成將一空間 過遽器應用至一晶圓圖。意即,在本發明之一實施例中, 根據佈局矩陣60在一晶圓上排列半導晶片。佈局矩陣60 可具有精確對應於一晶圓上之半導晶片之空間關係的任何 15 13 1 390)3 8pif.doc 合理界定(例如,幾何形狀或數學關係)。可鑒於佈局矩陣 60界定具有一預定尺寸及權重之所應用的空間過濾器,以 使得可易於以佈局矩陣60上之一晶片對一晶片之方式應 用空間過濾器。 在一實例中,假定一具有9個單元之3x3空間過濾 器,每一單元具有一指派之整數權重係數(1.0)。接著, 自佈局矩陣60中之第一單元(例如,單元C11)開始,依 次將空間過濾器應用至(居中置於)佈局矩陣中之每一單 元。在空間過濾器之每一應用期間,空間過濾器將覆蓋於 鄰近主單元之若干單元(或空間過濾器之尺寸不同之若干 鄰近單元)上。此等所擷取之單元將其各自之測試資料值 賦予一適用於判定主單元之一“過濾值(P)”的方程式。 回憶到每一所擷取之單元之測試資料值對應於其測試結 果。在所說明的實例中,“Γ及“0”之簡單指示用作指 示良好及故障半導晶片的例示性測試資料值。 在將例示性空間矩陣應用至圖3之佈局矩陣中之單元 C43的情況下,擷取單元C32、C33、C34、C42、C43、 C44、C52、C53及C54。接著,將自空間過濾器之一權重 係數分別與由佈局矩陣在晶圓上所識別之半導晶片的相關 聯測試資料值相乘,以產生對應的權重乘積值,並作為單 元C43之過濾值(P)之計算的部分。 各種方程式可用以計算佈局矩陣中之每一主單元的過 濾值(P)。一般熟習此技藝者應認識到,考慮到所使用之 空間過濾器,若干已知方程式可經修改以適當地界定與半 16 I3139^8pifdoc 導晶片相關聯之測試資料值 中,可使訂財程式計算顯錢。在—實施例 nxm Σ>·χ%· P = s_ m乂 η , tb , «*μ 之每二單元二Ϊ由空矩陣所揭取之佈局 取之早兀之半導晶片相平τ之所裸 中之對應單元的權二丄),且“W”為指派至空間矩陣 例示:===所示之佈局矩陣中之單元⑽之 之每一權慮^述貫例’且假定空間過濾器中 =權重係數“w”具有—整數值 濾值經計算為ρ__π„从t 平凡之過 (P 人進—步假定—參考過濾值 將單ekc43:::經過濾之良好’故障臨限值)為0.5,則 曰^,^為圖4所示之過濾晶圓圖中的“過濾故障 ^之所;^1_於界定與圖4所示之部分佈局矩陣相關 斤有非虛擬半導晶片之良好或故障值之計算的實例。 由於所假定之單-位元之二進位測試資料值僅可指示 兩個結果狀態,所以作為參考過濾值(Μ之前述選擇的 〇.5在正處理之實例的上下文中具有邏輯性。然而,繁於 替代之峨諸界定及/朗要·'效應、,#然,村能有苴 他參考過濾值(Pref)。 ’、 在岫述實例中,當將空間過濾器應用至單元C22時, 17 I3139Q3 8pif.doc 其將覆蓋若干虛擬晶片(例如,Cll、Cl2、C21及C31) =相_樣巾,為了計算單元⑶Μ較,可假定此 4虛擬晶片具有對應於“良好晶片,,的資料值。 圖5 Α及圖5 Β比較性地說明使用—類似於上文描述之 ==測試方法自-晶圓圖7〇產生m圓圖71。藉 =曰曰圓圖70中賴狀明缝好分散之多個故障晶片 (FC)通過一適當權重的空間過濾器,出現—
過渡晶圓圖71,其中可在主晶圓上識別經過濾之故障^片 —(=C)的若干叢集。經過濾之故障晶片的料叢集= 不與主晶圓之處理相關的一或多個局部故障。應、曰二 圖7〇之故障晶片(FC)之空間過渡器的權^庫非= =於典型之低通過濾效應,因為可將故障晶片之集、 Z異點及離群值去除為在空間重要性之統計上 、再次參看圖1A之流程圖,在(步驟43)中 濾圖後’對過濾'圖中之過濾故障晶片執行分組 過
如先前所討論之術語“應用”,此上下文中^^‘)。 短可為在測試系統操作者介入或並不介入的情;分 之-與視覺映射相社操作及/或一與㈣處理:進行 作。當前實例中之分組產生尺寸所界^的分組值之操 可使用其他分組技術。 &而, 、、圖6進一步說明圖5Β之經過濾之故障晶片且 過濾之故障晶片的四(4)個不同群組。此等群組中::經 者具有-尺寸,群組G1及G4僅含有單一隔離晶’ a,群纽 18 13139氣施 G3含有5個晶片且群組含有133個晶片。 現參看圖1B ’在(步驟45)中分組經過濾之故障晶 片後,计异主晶圓之缺陷指標值(DI)。此處可再次使用 任何合理之分組權重方程式判定主晶圓之缺陷指標值。由 於局部故障被認為較之很多分散故障對品質控制過程更具 ,訊性’所以用以計算晶圓缺陷指標值之方程式(意即, 最終用以區分缺陷晶圓及合格晶圓的表達式)應適當地強 • 5周晶圓上之經過濾之故障晶片之大分組的重要性。因此, 在經過濾之故障晶片均一地散布於一晶圓上的情況下,對 應的缺陷指標值將相對較低。然而,經過濾之故障晶片的 咼度局部分組將導致一相對較高的缺陷指標值。 舉例而言’下列方程式可用以計算一缺陷指標值 (DI): D/ =心12 + J22 + …二4众2 ψ~~ , ^其中,“Τ”為主晶圓上之半導晶片的總數,“Α1” 專於第一群組的尺寸(例如,Gl = l ),“Α2”等於第二群 組的寸(例如,G2=133),……,“Ak”等於最後一群組 的尺寸(例如,G4二1)。將此例示性方程式應用至圖6所 - 示之經過濾之故障晶片的分組,獲得主晶圓之缺陷指標值 20.6。 再次參看圖1B,將所計算之缺陷指標值(DI)與先前 域疋之上臨界極限值(UCL)相比較(步驟49)。若一主 19 I3i3mifd〇c 所計算之缺陷指標值(DI)大於預定之上臨界極限 、―CL)’則將主晶圓發送至故障分析(步驟51)。否則, ,,圖1A及圖所示之流程圖所概述之例示性方法的測 试系統判定主晶圓是否為-批中之最後-個晶圓(步驟 53) ’且若是,則終止方法。否則,選擇下一個晶圓(步驟 55)且方法返回至(步驟37)以測試下一個晶圓。 ,报明顯’對於將合格晶圓與具有不合格之局部故障的 缺陷晶圓相分離的過程而言,預定一適當上臨界極限值 (UCL)之步驟非常重要。圖7及圖8進一步說明選擇— 適合上臨界極限值(UCL)的〆例示性方法。使用半導晶 片製造商易於得到之經驗資料對例示性方法很重要。 可將經驗資料吸收為一諸如圖7所示之一者的直方 圖。離散缺陷指標值(DI)相對於其之發生頻率(F)而 繪製於直方圖上。接著,·^自直方圖資料計算習知的p (beta)概率(pb)分布,且町將其繪製為缺陷指標值(以) 之一函數。參見圖8。使用下列方程式,α ( alpha)及β 值可用以建構β概率分布,其中X為直方圖資料之標 準平均值且“σ”為其標準偏差: β Χχ(\- χ)2^^σΐΛχ_~ι) ,以及 2 σ X乂 β
ο 20 I3139Q3, '8pif.doc 預期、ΐ 於製造條件、生產良率(Production yield) 以便判定—適當上臨界極限值(UCL)~之P概率分布’ 測試一晶圓批中之晶圓的前述 如一或多個微處理器所㈣夕白包儿/生万法叮只施於諸 試設備上或實雜於Γ自動化測忒台之習知可用測 總體說明^適用於的測試系統或儀器上。圖9 的例示性測心據本發明之實施例之一測試方法 « 19 ® ",J ""1 ^ Β" 為適用於對-主晶圓執彳及’晶圓測試器19可 熟習此技藝者已知設計何裝置或彡統。一般 器。常常使用多個不同晶的許多曰不同晶圓測試 =]試。因此’-般的控制匯流排連接21;:®私—整套 控制器3與晶圓測試哭 連接21扎不一測試系統 路徑。 °。 <間之硬連線、無線或網路連接 可將晶圓測試器19所得到 片的測試資料儲存於— ^主日日圇上之每一半導晶 庫1可採取很多不同的習:开^^的控制器3中。資料 括-些形式之備用及/或:但通常包含硬體,其包 可用以實施資料庫j之 '§己憶體。習知資料庫軟體 料及與測試資料相關聯 ' =特徵。除了儲存測試資 存測試設備控制程式化、、=、之外,資料庫1亦可儲 資料及相闕資料結構等。。”歧操作指令及/或歷史測試 21 I313mpifdoc -習广微處理器或微控制器,諸如連同 .5紐運行且執行一習知作業系統(諸 一」^d〇WS或Llnux)的Pentium®微處理器。實際上, 卜。列中’ K系統20可實施於一習知個人電腦(PC) 如二,3亦可連接至測試系統20内之-監視器17(例 鍵盤(失不為或CRT)及/或其他習知之諸如滑鼠或 哭 」,周邊裝置。經由這些周邊裝置及/或監視 」—、顧系統操作者可與測試线20建立介面。 1由使用運行於測試系統2G上之—作業系統可在軟 二一"叫^多個計算及控制功能,可實施諸如^文所述之 的—晶圓測試方法。意即,舉例而言,控 二了猎由—整體作業系統呼叫多個軟體模 以貫施測财法的多個功能。 ' 、圖9所說明之測試系統2 〇展示為具有可由 方法之控難3 叫的五⑸侧雜軟^ 於 體模組包含—晶_產生器7-過濾圖產/mf 圖產^器U、—缺陷指標值(DI)產生器13 一刀^ t匕較器功能15。圖9中藉由-功能連接22指示控制哭3 ”,等軟體模組中之每—者之間的可啤叫關係。ϋ, 功能連接22將以硬體(例如,連接控制器3 =庙 1之記憶體的相關資料/位址/控制訊號線)及/或於/與於 性,描述為實施圖1Α及圖出所說明人之:示: 本範ilb!程中,例示性軟體模組不應給予相對於 可之-過度文字式的構造。~般熟習此技藝者 22 f-doc 13139Q4, =到,軟體總是易受到通用實施 集δ及類型之軟體模組表達«可以很多不同 及資料調處功能及操作。因此 ^且合)报多不同控制 適用於本發明之-或多個實施例之右^性描述意欲傳送 其並不強制經受很多不同實施有放貫施的功能選項。 人為區別。 /之功能區塊之間的/呰 參看圖1A、圖1Β及圖9,—曰 •ί呆作,則測^^ . σ化測5式系統2〇之 :制式糸統操作者可選擇一 使用相同或類似之圖形使用者介 如=為測_統20之—部二滑鼠二邊 /置X界疋一適當空間過濾器及— =):=擇測試方法目標及標;後 哭19 ^本日^匕曰曰圓運輸工具的操作。接著,晶圓測試 ;執灯主曰曰圓之一或多個電測試(步驟 2料至控制器3。此測試資料用以產生資料庫二:」 對應資料檔案(步驟39)。 資料槽_存於資料庫丨中後,控彻 產生器7。此上下文中之術語 段軟體之執行二= 可鱼镝& 一 '例中,如此產生之晶圓圖 與適用於顯讀監視器17以向測試Μ操作者提Ξ 23 13139½ pif.doc 視覺反饋的一圖形檔案相關聯。 一旦已產生-晶圓圖,則控制器3可呼叫過濾圖產生 器9。咬十夺’過濾、圖產生器9自與先前產生之晶圓圖相 關聯之4多個貢料檐案產生-過濾圖(步驟43)。一旦 已產生’則控彻3可呼叫分組圖產生哭 U。呼叫時,分組圖產生器u使用來自與先前產生之過滤 晶圓圖相關聯之-或多個資料樓案之資料來分組過遽射 所識別之經過濾之故障晶片的叢集(步驟45)。 -旦已分組經過遽之故障晶片,則控制器3可呼叫缺 陷指標值(DO產生器13"f叫時,缺陷指標值產生器 13使用自分組之經過濾之故障晶片得到之資料計算主晶 圓之缺陷指標值(DI)(步驟47)。接著,當控制器3呼叫 DI比較器15時,將所計算之缺陷指標值(m)與一確立 之上臨界極限值相比較(步驟49)。基於此比較結果,可 藉由控制器3之操作將主晶圓識別為待發送至故障分析之 p缺::日日1](步驟51)或—合格晶圓。舉例而言,可經由 • ▲視器17將故障分析指示傳送至測試系統操作者。 ,主B曰圓完成測試方法後,控制器3可對主晶圓是否 ^測試批中之最後一個晶圓作出判定(步驟53),且若不 . 疋’則測試下一個晶圓(步驟55 )。 _ 已在測δ式方法内之各點處功能性地介入之測試系統操 =上下文中描述了前述例示性操作。然而,此人類操 乍者’丨入並非為必需的,且在一些實例中可能為不明智 的口此,可使用習知技術使前述例示性測試方法及其例 24 pif.doc 示性測試系統實施自動化,以便 移除人類操作者。 ’則忒方法之所有或部分 不管如何實施,本發明之實 改良的測試結果。考慮圖10及圖^ 0供習知技術之顯著 等圖式中之每-者展示其上形成有相較實例。此 圓的實際晶圓圖。藉由暗色矩^ 片之兩個晶
半導晶片(FC)。® H)所示之第^母—晶圓圖上之故障 率,而圖li所示之第二晶圓===-的良 第一 及曰 =為分別展示對應於圖10及圖11所示之 弟-及第1日圓圖之經過濾之故障晶片(FFc)的第一及
第二過處晶15圖。-具有整數權重單元之3χ3空間過滤哭 (SP)用以產生過濾、晶圓圖。界定晶圓測試之上臨界極限 值(UCL) A 0.5。使用上文提出之例示性方程式計算過遽 值(P)及缺陷指標值(DI)’第—晶圓具有經計算之缺陷 指標值(DIX),5!且第二晶圓具有經計算之缺陷指標值(di) 0.08因此具有95.57%之良率的第一晶圓被認為是有缺 陷的且發迗至故障分析,而具有94 79%之良率的第二晶圓 被認為是^格的。另外,圖12所示之第一過濾圖指示導致 此分類之單一局部故障的位置。此額外資訊可證明為對進 行故f分=之品質控制人員具有高價值。 則述貫例經提供以教示在若干實施例之情形中進行且 使用本發明。本發明之實際範#並不限制於僅此等實例, 而是由下列申請專利範圍界定。 25 f.doc 【圖式簡單說明】 下文將參看附隨圖式描述本發明之例示性實施例,圖 式中之相同參考數字指相同或類似元件。在圖式中: Η 及圖1Β為说明根據本發明之一實施例之一例示 性測試方法的相關流程圖部分。 圖2說明由二維nxm矩陣所形成的例示性空間過濾 器。 ^ 圖3说明在一覆蓋佈局矩陣内識別故障晶片與良好晶 • 片之一例示性晶圓圖(WM)的—部分。 圖4說明自圖3之晶圓圖(WM)得到之一例示性過 慮晶圓圖(F )的一部分。 圖5A為一例示性晶圓圖,且圖56為一自圖5a之晶 圓圖得到的一相關過濾晶圓圖。 圖6犮明自一過濾晶圓圖界定經過濾之故障晶片之分 組的例示性過程。 圖7為-例示性直方圖’諸如可用卩界定本發明之實 φ ⑯例内可使用之一缺陷指標值之-上臨界極限值的類型。 圖8為-自圖7所示之直方圖資料得到的例示性ρ概 率分布,且類似於可用以界定本發明之實施例内可使用之 一缺陷指標值之一上臨界極限值的直方圖。 . ® 9為說明—剌於執行_本發日月之4施例之- ._式方法的例示性測試系統中之選定硬體及軟體組件的示 意圖。 圖10及圖11為具有類似本道 -t ^ 只W牛導晶片之不同良率的例不 26 丨938pif.doc 性晶圓圖。 圖12及圖13為分別自圖10及圖11之晶圓圖得到的 過滤晶圓圖。 【主要元件符號說明】 I :資料庫 3 :控制器 5:資料暫存器 7 :晶圓圖產生器 9 :過遽圖產生器 II :分組圖產生器 13 :缺陷指標值產生器 15 :缺陷指標值比較器 17 :監視器 19 :晶圓測試器 20 :測試系統 21 :控制匯流排連接 22 :功能連接 31〜55 :步驟 60 :佈局矩陣 70 .晶圓圖 71 :過濾晶圓圖 FC :故障晶片 FFC :經過濾之故障晶片 FWM :過濾晶圓圖 27 if.doc G1 :群組 G2 :群組 G3 :群組 G4 :群組 GC :良好晶片 SF :空間過濾器 .晶圓圖
Claims (1)
13139歡- 疫iL本I 為第95118648號中文專利範圍無劃線^^~修正日期:98年2月24日 十、申請專利範圍: 1.一種適用於測試晶圓的方法,所述晶圓包括半導晶 片,所述適用於測試晶圓的方法包括: 產生指示故障半導晶片之第一位置的晶圓圖; 自所述晶圓圖產生指示經過濾之所述故障丰導 第二位置的過濾晶圓圖; s 自所述過濾晶圓圖計算缺陷指標值;以及 > 將所述缺陷指標值與上臨界極限值相比較。 2. 如申請專利範圍第1項所述之適用於測試晶圓的方 法,更包括: 基於所述缺陷指標值與所述上臨界極限值之間之比 較,判定所述晶圓是否有缺陷;以及 一旦判定所述晶圓有缺陷,則對所述晶圓進行故障分 析。 3. 如申請專利範圍第丨項所述之適用於測試晶圓的方 法,其中產生所述晶圓圖包括: ►對所述半導晶片執行電測試以產生測試資料;以及 基於所述測試資料,判定所述半導晶片中之每一者是 否為所述故障半導晶片。 4. 如申請專利範圍第3項所述之適用於測試晶圓的方 法',其中產生所述晶圓圖更包括: 自所述測試資料形成資料檔案;以及 自所述資料檔案形成所述晶圓圖。 5. 如申喷專利範圍第4項所述之適用於測試晶圓的方 29 j313909^8pif.d〇c 法,其中產生所述晶圓圖更包括: 產生適用於在監視器上視覺顯示的圖形檔案。 6.如申請專利範圍第1項所述之適用於^試晶圓的方 法,其中產生所述過濾晶圓圖包括: 將經界定尺寸之空間過遽器應用至所述晶圓圖以產生 所述過濾晶圓圖。 7·如申請專利範圍第6項所述之適用於測試晶圓的方 法’其中所述空間過濾、包括“nxm”矩陣的單元,—一 者具有權重係數。 # 8. 如申請專利範圍第7項所述之適用於測試晶圓的方 法,其中所述晶圓圖界定與所述晶圓上之所述半導晶片之 排列相關聯的佈局矩陣;以及 其中產生所述過濾晶圓圖包括以所述佈局矩陣上之逐 個所述半導晶>}之方式將所述㈣過濾、器應龜與藉由應 用所述空間碱器而在所述佈局矩陣中識別 片相關聯的各個測試資料值。 牛導曰曰 9. 如申請專利範圍第8項所述之適用於測試晶圓的方 法,其中將所述空間過濾器應用至一個所述半導晶片包括: 計算過濾值; 將計算之所述過濾值與參考過濾值相比較;以及 ,曰基,比較所述過濾值與參考過濾值,判定一個所述半 導晶片是否為經過濾之所述故障半導晶片。 10. 如申請專利範圍第9項所述:適用於測試晶圓的 方法’其中計算所述過濾值包括: 30 Ι313·_ >對於藉由應用所述空間過濾器而識別之每一鄰近所述 半導晶片而言,將對應測試資料值與來自所述空間過濾器 之對應權重係數相乘以界定權重乘積值; 將所有所述權重乘積值求和;以及 將經求和之所述權重乘積值除以所述空間過濾器之尺 寸。 u·如申請專利範圍第ίο項所述之適用於測試晶圓的 方法’其中每一所述權重係數具有整數值,每一所述測試 貢料值具有單一位元之二進位資料值,且所述參考過濾值 為 0.5。 12. 如申請專利範圍第6項所述之適用於測試晶圓的 方法,其中產生所述過濾晶圓圖更包括: 自所述過濾晶圓圖產生適用於在監視器上視覺顯示的 圖形檔案。 13. 如申請專利範圍第1項所述之適用於測試晶圓的 方法’其中自所述過濾晶圓圖計算所述缺陷指標值包括: 界定與所述過濾故障半導晶片相關的一或多個群組 值;以及 相對於一或多個所述群組值計算所述缺陷指標值。 14. 如申請專利範圍第13項所述之適用於测試晶圓的 方法,其中相對於一或多個所述群組值計算所述缺陷指標 值包括: 將一或多個所述群組值之平方求和、取平方之總和的 平方根以及將所述平方根除以所述晶圓上之所述半導晶片 I3i3m if.doc 的總數。 15·如申請專利範圍第1項所述之適用於測試晶圓的 方法’其中相對於自測試與所述晶圓上之所述半導晶片類 似之半導晶片所得到之經驗資料界定所述上臨界極限值。 16.如申請專利範圍第15項所述之適用於測試晶圓的 方法’其中相對於統計模型或所述經驗資料之表達式界定 所述上臨界極限值。
17.—種適用於判定晶圓是否有缺陷之方法,包括: 產生指示故障半導晶片之第一位置的晶圓圖; 相對於取自該晶圓圖之過滤晶圓圖與指示經過濾、之所 述,障半導日日日片之第二位置’界定所述晶圓上之經過滤之 故障半導晶片的一或多個空間相關群組; “ 相對於經過濾之所述故障半導晶片的一或多個所述空 間相關群組計算缺陷指標值;以及 將所述缺陷指標值與臨界上限值相比較。
18·如申請專利範圍第17項所述之翻於判定晶圓是 其中界賴過渡之所述故障半導晶片的 $夕個所述二間相關群組包括: 生該圓上之所述故障半導晶片的測試資料產 圖。將空間過滤器應用至所述晶圓圖以得到該過遽晶圓 19.如申請專利範圍第18項所述之適用於判定晶圓是 32
Ι313·_ 將所述適用於判定晶圓是否有缺陷 之方去依二應用至晶圓批中之每_晶圓;且更包括: 每一二及所述過濾晶圓圖產生各個圖形檔案, a vH用於在所述晶Ϊ批之測試期間實質上 即時地且以逐個㈣之方式在監視器场示。 質上 否右利範圍第17項所述之適用於判定晶圓是 否有缺陷之方法,更包括: -旦基於所賴陷雜值與所述上臨界極限值之 比較判定所述晶圓有缺陷,贿所述晶圓進行故障分析。 不古2卞申專利範圍第18項所述之適用於判定晶圓是 否有缺fe之方法,其中產生所述晶圓圖包括: 對半導晶片執行電測試以產生所述測試資料; 自所述測試資料形成資料檔案; 自所述資料檔案形成所述晶圓圖;以及 基於所述測試資料,判定所述半導晶片中之每一 否為所述故障半導晶片。 疋 22.如申請專利範圍第18項所述之適用於判定晶 否有缺陷之方法’其中所述空間過遽器包括“_” 的單元’每一者具有權重係數。 23.如申請專利範圍第22項所述之適用於判定晶圓是 否有缺陷之方法,其中所述晶圓圖界定與所述晶圓上之^ 導晶片之排列相關聯的佈局矩陣;以及 其中產生所述過濾晶圓圖包括以所述佈局矩陣上之逐 個所述半導晶片之方式將所述空間過濾器應用至與鄰近一 33 Ι31·_ 個所述半導晶片之半導晶片相關聯的各個測試資料值。 24. 如申请專利枕圍第23項所述之適用於判定晶圓是 否有缺陷之方法’其中將所述空間過濾器應用至一個所述 半導晶片包括: 計算過濾值; 將所述過濾值與參考過濾值相比較;以及 基於比較所述過濾值與所述參考過遽值,判定一個所 > 述半導晶片是否為經過濾之所述故障半導晶片。 25. 如申請專利範圍第24項所述之適用於判定晶圓是 否有缺陷之方法,其中計算所述過濾值包括: 對於藉由應用所述空間過濾器而識別之每一鄰近所述 半導晶片而言,將對應測試資料值與來自所述空間過濾器 之對應權重係數相乘以界定權重乘積值; 將所有所述權重乘積值求和;以及 將經求和之所述權重乘積值除以所述空間過濾器之尺 寸。 > 26.如申請專利範圍第25項所述之適用於判定晶圓是 否有缺陷之方法,其中每一所述權重係數具有整數值,每 測式資料值具有單一位元之二進位資料值’且所述參考 過濾值為0.5。 27·如申請專利範圍第17項所述之適用於判定晶圓是 否有缺陷之方法,其中相對於自測試與所述晶圓上之所述 半導晶片類似之半導晶片所得到之經驗資料界定所述上臨 界極限值。 34 13139^ 8pif.doc
否有第27項所述之適_定晶圓是 表=:上:::::統計模型或所述經驗資料: 29.—種測試系統,包括: 晶圓測試器,適祕對形成於晶圓 電測試且產生對應職歸; 〈牛導日日片執行 控制器,適用於將所述測試資料儲存為資料庫中的 料檔案; 資 其中所述控制器連同所述資料庫操 個軟體模組,所述體模組適用於: 也轨订次夕 產生指示故障半導晶片之第一位置的晶圓圖; 、產生指不經過濾、之所述故障半導晶片之第二位置的 滤晶圓圖; ° 界定經過滤之所述故障半導晶片的一或多個空間相 群組; 關
相對於經過濾之所述故障半導晶片的一或多個所述空 間相關群組計算缺陷指標值;以及 將所述缺陷指標值與臨界上限值相比較。 3。0.如申請專利範圍第29項所述之測試系統,更包括 監視器,藉由所述控制器控制且適用於實質上即時地顯示 所述晶圓圖及所述過濾、晶圓圖的圖形型式。 31.如申請專利範圍第30項所述之測試系統,其中所 述監視器更適用於基於所述缺陷指標與所述臨界上限值之 間之比較而顯示所述晶圓有缺陷的指示。 35 13139偏。ifdoc 32. 如申請專利範圍第29項所述之測試系統,其中所 述晶圓測試器包括多個晶圓測試器,每一者適用於對所述 晶圓執行不同電測試。 33. 如申請專利範圍第29項所述之測試系統,其中一 或多個所述軟體模組儲存於所述資料庫中且可藉由運行於 所述控制器上之作業系統呼叫。 34. 如申請專利範圍第29項所述之測試系統,其中在 並無測試系統操作者介入之情況下,所述控制器實施包括 _ 實施一或多個所述軟體常用程式的自動化測試常用程式。
36 I313mpifdoc 七、指定代表圖: (一) 本案指定代表圖為: (二) 本代表圖之元件符受 FC :故障晶片 GC :良好晶片 :圖(10)。 1簡單說明: 八、本案若有化學式時,請揭示最能顯示發明特徵 的化學式: Μ
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050073497A KR100909474B1 (ko) | 2005-08-10 | 2005-08-10 | 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들 |
US11/373,339 US7514949B2 (en) | 2005-08-10 | 2006-03-13 | Testing method detecting localized failure on a semiconductor wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200707614A TW200707614A (en) | 2007-02-16 |
TWI313903B true TWI313903B (en) | 2009-08-21 |
Family
ID=37721997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095118648A TWI313903B (en) | 2005-08-10 | 2006-05-25 | Testing method detecting localized failure on a semiconductor wafer |
Country Status (4)
Country | Link |
---|---|
US (1) | US7514949B2 (zh) |
KR (1) | KR100909474B1 (zh) |
CN (1) | CN100423223C (zh) |
TW (1) | TWI313903B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI797271B (zh) * | 2018-03-10 | 2023-04-01 | 美商克萊譚克公司 | 用於處理半導體裝置之系統及方法 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MXPA06013286A (es) * | 2004-05-21 | 2007-07-19 | Pressco Tech Inc | Interfaz de configuracion de usuario de re-inspeccion grafica. |
US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US8041103B2 (en) | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
US7877722B2 (en) * | 2006-12-19 | 2011-01-25 | Kla-Tencor Corp. | Systems and methods for creating inspection recipes |
US8194968B2 (en) | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
US8213704B2 (en) * | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
US20090005135A1 (en) * | 2007-06-29 | 2009-01-01 | Nokia Corporation | Electronic device slide mechanism |
US7796804B2 (en) | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
US7711514B2 (en) * | 2007-08-10 | 2010-05-04 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan |
TWI469235B (zh) | 2007-08-20 | 2015-01-11 | Kla Tencor Corp | 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法 |
US8139844B2 (en) * | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
WO2010014609A2 (en) | 2008-07-28 | 2010-02-04 | Kla-Tencor Corporation | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
US8204297B1 (en) | 2009-02-27 | 2012-06-19 | Kla-Tencor Corp. | Methods and systems for classifying defects detected on a reticle |
US8112241B2 (en) | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
US9031810B2 (en) * | 2011-01-11 | 2015-05-12 | Haiguang Chen | Methods and systems of object based metrology for advanced wafer surface nanotopography |
US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
FR2976096B1 (fr) * | 2011-06-06 | 2013-06-21 | Qualtera | Système d'analyse de données de test de semi-conducteurs |
KR101808819B1 (ko) * | 2011-08-16 | 2017-12-13 | 삼성전자주식회사 | 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법 |
US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
US9070651B2 (en) | 2011-12-02 | 2015-06-30 | International Business Machines Corporation | Non-linear kerf monitor and design structure thereof |
US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
WO2014149197A1 (en) | 2013-02-01 | 2014-09-25 | Kla-Tencor Corporation | Detecting defects on a wafer using defect-specific and multi-channel information |
US10141413B2 (en) | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
US9064823B2 (en) | 2013-03-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for qualifying a semiconductor wafer for subsequent processing |
US20140303912A1 (en) * | 2013-04-07 | 2014-10-09 | Kla-Tencor Corporation | System and method for the automatic determination of critical parametric electrical test parameters for inline yield monitoring |
US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
CN103745934B (zh) * | 2013-12-30 | 2016-08-24 | 格科微电子(上海)有限公司 | 晶圆级封装方法 |
CN104785515B (zh) * | 2015-04-27 | 2017-10-13 | 沈逍江 | 两段式绞龙间接热脱附装置 |
CN105117264A (zh) * | 2015-09-17 | 2015-12-02 | 中国电子科技集团公司第五十八研究所 | 一种bin文件转换为atp文件的方法 |
US10330727B2 (en) * | 2016-09-15 | 2019-06-25 | Samsung Electronics Co., Ltd. | Importance sampling method for multiple failure regions |
US10365617B2 (en) | 2016-12-12 | 2019-07-30 | Dmo Systems Limited | Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow |
US10393802B2 (en) * | 2017-06-14 | 2019-08-27 | Nuvoton Technology Corporation | System and method for adaptive testing of semiconductor product |
TWI757973B (zh) | 2019-12-06 | 2022-03-11 | 美商伊路米納有限公司 | 使用圖形檔案控制電子元件的方法和裝置以及相關的電腦程式產品和圖形檔案組 |
US11293970B2 (en) * | 2020-01-12 | 2022-04-05 | Kla Corporation | Advanced in-line part average testing |
CN111257715B (zh) * | 2020-02-19 | 2022-06-24 | 上海韦尔半导体股份有限公司 | 一种晶圆测试方法及装置 |
KR102427207B1 (ko) | 2020-10-14 | 2022-08-01 | (주)아프로시스 | Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 |
CN114461457A (zh) * | 2020-11-10 | 2022-05-10 | 长鑫存储技术有限公司 | 晶圆测试机台的侦测方法及侦测装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5256578A (en) * | 1991-12-23 | 1993-10-26 | Motorola, Inc. | Integral semiconductor wafer map recording |
US5240866A (en) * | 1992-02-03 | 1993-08-31 | At&T Bell Laboratories | Method for characterizing failed circuits on semiconductor wafers |
GB9219115D0 (en) | 1992-09-09 | 1992-10-21 | Schering Agrochemicals Ltd | Herbicides |
KR100192216B1 (ko) * | 1996-02-29 | 1999-06-15 | 황인길 | 웨이퍼 맵 변환방법 |
IE960908A1 (en) | 1996-04-18 | 1997-10-22 | Motorola Inc | Method for high-speed testing a semiconductor device |
US6097887A (en) * | 1997-10-27 | 2000-08-01 | Kla-Tencor Corporation | Software system and method for graphically building customized recipe flowcharts |
US6476913B1 (en) * | 1998-11-30 | 2002-11-05 | Hitachi, Ltd. | Inspection method, apparatus and system for circuit pattern |
US6252412B1 (en) * | 1999-01-08 | 2001-06-26 | Schlumberger Technologies, Inc. | Method of detecting defects in patterned substrates |
US6539106B1 (en) * | 1999-01-08 | 2003-03-25 | Applied Materials, Inc. | Feature-based defect detection |
JP2000243794A (ja) * | 1999-02-24 | 2000-09-08 | Toshiba Corp | 半導体ウエハの解析方法 |
JP3556509B2 (ja) * | 1999-03-16 | 2004-08-18 | 株式会社東芝 | 欠陥解析システムおよびその方法 |
US6763130B1 (en) | 1999-07-21 | 2004-07-13 | Applied Materials, Inc. | Real time defect source identification |
JP3749107B2 (ja) * | 1999-11-05 | 2006-02-22 | ファブソリューション株式会社 | 半導体デバイス検査装置 |
US6493645B1 (en) * | 2000-01-11 | 2002-12-10 | Infineon Technologies North America Corp | Method for detecting and classifying scratches occurring during wafer semiconductor processing |
JP2001230289A (ja) | 2000-02-15 | 2001-08-24 | Hitachi Ltd | 欠陥解析方法および欠陥解析システム |
KR100389135B1 (ko) | 2001-02-20 | 2003-06-25 | 삼성전자주식회사 | 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법 |
JP4230674B2 (ja) * | 2001-03-01 | 2009-02-25 | 株式会社日立製作所 | 欠陥検査装置およびその方法 |
WO2002075341A1 (en) | 2001-03-19 | 2002-09-26 | Hitachi, Ltd. | Semiconductor device and its test method |
JP3904419B2 (ja) * | 2001-09-13 | 2007-04-11 | 株式会社日立製作所 | 検査装置および検査システム |
TW591237B (en) | 2002-07-31 | 2004-06-11 | Advanced Semiconductor Eng | Semiconductor wafer and testing method for the same |
KR100583529B1 (ko) | 2003-10-01 | 2006-05-26 | 동부일렉트로닉스 주식회사 | 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법 |
JP3742087B2 (ja) * | 2003-11-07 | 2006-02-01 | 株式会社東芝 | 不良検出システム、不良検出方法及び不良検出プログラム |
US7018855B2 (en) * | 2003-12-24 | 2006-03-28 | Lam Research Corporation | Process controls for improved wafer uniformity using integrated or standalone metrology |
US7346883B2 (en) * | 2004-07-09 | 2008-03-18 | Kla-Tencor Technologies Corporation | System and method for integrated data transfer, archiving and purging of semiconductor wafer data |
-
2005
- 2005-08-10 KR KR1020050073497A patent/KR100909474B1/ko active IP Right Grant
-
2006
- 2006-03-13 US US11/373,339 patent/US7514949B2/en active Active
- 2006-05-25 TW TW095118648A patent/TWI313903B/zh active
- 2006-08-10 CN CNB2006101087370A patent/CN100423223C/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI797271B (zh) * | 2018-03-10 | 2023-04-01 | 美商克萊譚克公司 | 用於處理半導體裝置之系統及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100423223C (zh) | 2008-10-01 |
CN1913118A (zh) | 2007-02-14 |
US20070035322A1 (en) | 2007-02-15 |
US7514949B2 (en) | 2009-04-07 |
TW200707614A (en) | 2007-02-16 |
KR100909474B1 (ko) | 2009-07-28 |
KR20070018638A (ko) | 2007-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI313903B (en) | Testing method detecting localized failure on a semiconductor wafer | |
JP5425779B2 (ja) | 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法 | |
US6473665B2 (en) | Defect analysis method and process control method | |
TW543081B (en) | Detection method on defective clustering portion in manufacturing of semiconductor device, detection device on bad defect clustering portion, and executable computer program using the same | |
US8161428B2 (en) | Method of predicting reliability of semiconductor device, reliability prediction system using the same and storage medium storing program causing computer to execute the same | |
US9347862B2 (en) | Setting up a wafer inspection process using programmed defects | |
US20030014205A1 (en) | Methods and apparatus for semiconductor testing | |
US20100036637A1 (en) | Methods and apparatus for hybrid outlier detection | |
US6338001B1 (en) | In line yield prediction using ADC determined kill ratios die health statistics and die stacking | |
US6701204B1 (en) | System and method for finding defective tools in a semiconductor fabrication facility | |
US7991497B2 (en) | Method and system for defect detection in manufacturing integrated circuits | |
TW201514513A (zh) | 晶圓的可適性電性測試 | |
KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
US10101386B2 (en) | Real time semiconductor process excursion monitor | |
Segal et al. | Using electrical bitmap results from embedded memory to enhance yield | |
US20210181253A1 (en) | Fail Density-Based Clustering for Yield Loss Detection | |
US6487511B1 (en) | Method and apparatus for measuring cumulative defects | |
JP4080087B2 (ja) | 分析方法,分析システム及び分析装置 | |
JP2007049126A (ja) | 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム | |
JPH07221156A (ja) | 半導体の不良解析システムおよび半導体検査装置 | |
TW200411801A (en) | Method for analyzing defect inspection parameters | |
Bruls | Reliability aspects of defect analysis | |
US20020156550A1 (en) | Robust windowing method using the poisson yield model for determining the systematic and random yield of failing circuits on semiconductor wafers | |
Nag et al. | Simulation of yield/cost learning curves with Y4 | |
US11087451B2 (en) | Generating multi-focal defect maps using optical tools |