KR101808819B1 - 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법 - Google Patents
테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법 Download PDFInfo
- Publication number
- KR101808819B1 KR101808819B1 KR1020110081361A KR20110081361A KR101808819B1 KR 101808819 B1 KR101808819 B1 KR 101808819B1 KR 1020110081361 A KR1020110081361 A KR 1020110081361A KR 20110081361 A KR20110081361 A KR 20110081361A KR 101808819 B1 KR101808819 B1 KR 101808819B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- similarity
- test map
- coordinates
- pairs
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명에 따른 테스트 맵 분류 방법은, 테스트 데이터를 웨이퍼 식별자, 좌표 및 소정의 불량 항목 발생 여부를 갖는 테스트 맵으로 변경하는 단계, 상기 테스트 맵에서 웨이퍼 쌍들의 유사도들을 계산하는 단계, 상기 계산된 유사도들 중에서 소정의 웨이퍼를 기준으로 적어도 하나의 유사도를 남기고 나머지 유사도들을 리셋시키는 유사도 필터링을 수행하는 단계, 상기 필터링된 유사도들을 기준 값과 비교함으로써 유사한 웨이퍼들이 존재하는 지를 판별하는 단계, 및 상기 유사한 웨이퍼들이 존재할 때, 상기 웨이퍼 쌍들의 유사 관계를 이용하여 공간 패턴을 분류하는 단계를 포함한다.
Description
본 발명은 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법에 관한 것이다.
반도체 기술이 고도화됨에 따라 소자 설계 기술 및 단위 공정 기술의 개발에 더불어 공정 관리의 중요성이 대두되고 있다. 특히, 반도체 생산의 수율을 향상시키기 위해서는 공정 기술의 혁신을 통한 불량의 최소화 작업이 필수불가결의 요소가 된다. 이에 따라, 최적화된 공정 기술의 개발 및 생산 공정 중에 웨이퍼 상에 산재하여 발생되는 다양한 결함들을 검출하고, 이를 분석하여 제조 장비의 최적 공정 설정을 위한 자료로서 사용하는 일련의 과정이 요구된다.
한편, 반도체 제조 공정은 크게 전 공정, 후 공정 및 테스트 공정으로 구분되는데, 전 공정은 제조 공정(fabrication process)이라고도 불리며, 단결정 실리콘 재질의 웨이퍼에 집적회로의 패턴을 형성시키는 공정이다. 후 공정은 어셈블리(assembly) 공정이라고도 불리며, 웨이퍼를 각각의 칩들로 분리시키고 외부 장치와 전기적 신호의 연결이 가능하도록 칩에 도전성의 리드(lead)나 볼(ball)을 접속시키고, 칩을 외부 환경으로부터 보호하기 위한 에폭시 수지와 같은 수지로 몰딩(molding)시킴으로써 집적회로 패키지를 형성하는 공정이다.
테스트 공정은 상기 집적회로 패키지가 정상적으로 동작하는지 여부를 테스트하여 양품과 불량품을 선별하는 공정이다. 그리고, 어셈블리 공정을 진행하기 전에 웨이퍼를 구성하는 각 칩의 전기적 특성을 검사하는 EDS(electrical die sorting) 공정이 진행된다. EDS 공정은 웨이퍼를 구성하는 칩들 중에서 불량 칩을 판별하여 재생(repair) 가능한 칩은 재생시키고 재생 불가능한 칩은 제거시킴으로써 후속의 어셈블리 공정 및 테스트 공정에서 소요되는 시간 및 원가를 절감시키는 역할을 한다.
한편, 전 공정인 제조 공정이 완료되면 소정의 검사 장비를 이용하여 웨이퍼 전면에 대하여 결함 존재 유무 및 발생된 결함에 대한 분류 등의 결함 분석 과정을 거치게 된다.
본 발명의 목적은 자동으로 테스트 맵을 정확하게 분류하는 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법을 제공하는데 있다.
본 발명의 목적은 패턴의 개수, 노드의 개수, 혹은 학습에 사용되는 테스트 맵 데이터 집합에 따라 분류 결과가 영향을 받지 않으며, 절대적인 기준에 의해 테스트 맵을 분류하는 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법을 제공한다.
본 발명의 실시 예에 따른 테스트 맵 분류 방법은, 테스트 데이터를 웨이퍼 식별자, 좌표 및 소정의 불량 항목 발생 여부를 갖는 테스트 맵으로 변경하는 단계, 상기 테스트 맵에서 웨이퍼 쌍들의 유사도들을 계산하는 단계, 상기 계산된 유사도들 중에서 소정의 웨이퍼를 기준으로 적어도 하나의 유사도를 남기고 나머지 유사도들을 리셋시키는 유사도 필터링을 수행하는 단계, 상기 필터링된 유사도들을 기준 값과 비교함으로써 유사한 웨이퍼들이 존재하는 지를 판별하는 단계, 및 상기 유사한 웨이퍼들이 존재할 때, 상기 웨이퍼 쌍들의 유사 관계를 이용하여 공간 패턴을 분류하는 단계를 포함한다.
실시 예에 있어서, 상기 유사도들을 계산하는 단계는, 상기 웨이퍼 쌍들의 소정의 좌표들에 대응하는 유사도 지수들을 이용하여 상기 유사도들을 계산하는 단계를 포함하고, 상기 유사도 지수들은 상기 소정의 좌표들에 대응하는 칩들의 불량 혹은 양호 여부에 따라 지시되는 값들이다.
실시 예에 있어서, 상기 소정의 좌표들은 모든 좌표들이다.
실시 예에 있어서, 상기 소정의 좌표들은 일부 좌표들이다.
실시 예에 있어서, 상기 테스트 맵은 상기 웨이퍼 식별자에 따라 분류되는 제 1 웨이퍼 테스트 맵 및 제 2 웨이퍼 테스트 맵을 포함하고, 상기 유사도 지수들은, 상기 제 1 웨이퍼 테스트 맵과 상기 제 2 웨이퍼 테스트 맵에서 어느 하나의 좌표에 대응하는 칩들이 모두 양호일 때 지시되는 제 1 유사도 지수, 상기 제 1 웨이퍼 테스트 맵과 상기 제 2 웨이퍼 테스트 맵에서 어느 하나의 좌표에 대응하는 칩들 중 어느 하나는 양호이고 다른 하나는 불량일 때 지시되는 제 2 유사도 지수, 및 상기 제 1 웨이퍼 테스트 맵과 상기 제 2 웨이퍼 테스트 맵에서 어느 하나의 좌표에 대응하는 칩들이 모두 불량일 때 지시되는 제 3 유사도 지수를 포함한다.
실시 예에 있어서, 상기 제 3 유사도 지수는 상기 제 1 유사도 지수보다 크고, 상기 제 1 유사도 지수는 상기 제 2 유사도 지수보다 크다.
실시 예에 있어서, 상기 유사도들 각각은 대응하는 웨이퍼 쌍의 유사도 지수들의 합이다.
실시 예에 있어서, 상기 유사도들 각각은 대응하는 웨이퍼 쌍의 유사도 지수들의 평균이다.
실시 예에 있어서, 상기 유사도 필터링을 수행하는 단계는, 동일한 유사도를 갖는 웨이퍼 쌍들 중에서 적어도 하나를 선택할 때, 사전에 결정된 기준에 따라 웨이퍼 쌍의 유사도를 선택하는 단계를 더 포함한다.
실시 예에 있어서, 상기 유사한 웨이퍼들이 존재하는 지를 판별하는 단계에서, 상기 기준 값은 상기 웨이퍼 쌍들의 불량률의 평균값들에 의존한다.
실시 예에 있어서, 상기 기준 값은 상기 웨이퍼 쌍들의 불량률의 차이값에 의존한다.
실시 예에 있어서, 상기 유사한 웨이퍼들이 존재하는 지를 판별하는 단계는, 상기 기준 값과 상기 불량률의 평균값들과 관계 및 상기 기준 값과 상기 불량률의 차이값들과 관계에 의해 형성된 기준면이 존재하고, 상기 기준면 혹은 상기 기준면의 상부에 존재하는 웨이퍼 쌍은 유사하다고 판별하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 제조 공정 조건 설정 방법은, 적어도 하나의 공정 조건에 의해 제작된 웨이퍼들을 테스트하는 단계, 유사도를 이용하여 상기 테스트된 웨이퍼들의 웨이퍼 테스트 맵들을 분류하는 단계. 및 상기 분류된 웨이퍼 테스트 맵들을 이용하여 상기 적어도 하나의 공정상 불량 발생 원인을 탐색하여 공정 조건을 재설정하는 단계를 포함하고, 상기 유사도는 웨이퍼 쌍의 소정의 좌표들에 대응하는 칩들 각각의 불량 혹은 양호 여부에 따라 지시된 유사도 지수들을 이용함으로써 계산된다.
실시 예에 있어서, 상기 웨이퍼 테스트 맵들을 분류하는 단계는, 상기 웨이퍼들에서 모든 웨이퍼 쌍들의 유사도들을 계산하는 단계, 상기 계산된 유사도들을 소정의 웨이퍼를 기준으로 적어도 하나의 유사도를 남기고 나머지 유사도들은 리셋시키는 유사도 필터링을 수행하는 단계, 상기 필터링된 유사도들과 기준 값을 비교함으로써 유사한 웨이퍼들이 존재하는지를 판별하는 단계, 및 상기 유사한 웨이퍼들이 존재할 때, 상기 웨이퍼 쌍들의 유사 관계를 이용하여 공간 패턴을 분류하는 단계를 포함한다.
실시 예에 있어서, 상기 웨이퍼 테스트 맵들을 분류하는 단계는, 상기 웨이퍼들에서 모든 웨이퍼 쌍들의 유사도들을 계산하는 단계, 상기 계산된 유사도들과 기준 값을 비교함으로써 유사한 웨이퍼들이 존재하는지를 판별하는 단계, 및 상기 유사한 웨이퍼들이 존재할 때, 상기 웨이퍼 쌍들의 유사 관계를 이용하여 공간 패턴을 분류하는 단계를 포함한다.
본 발명의 실시 예에 따른 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 설정 방법은, 신경망을 이용하는 종래의 분류 방법과 비교하여 방대한 분량의 훈련용 데이터 입력 과정을 제거할 수 있다.
본 발명의 실시 예에 따른 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 설정 방법은, 신경망을 이용하던 종래의 분류 방법에 비교하여 계산 과정이 매우 크게 단순하고, 분류 시간을 크게 단축할 수 있다.
본 발명의 실시 예에 따른 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 설정 방법은, 어떠한 제품 종류에 대해서도 적용할 수 있으며, 동일 좌표 대역을 가지는 불량 패턴을 자동으로 구분할 수 있다.
본 발명의 실시 예에 따른 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 설정 방법은, 제품의 테스트가 끝나자마자 자동으로 불량 패턴을 분류해 냄으로써, 생산 설비 진행 이력 및 생산 설비 내/외부 데이터의 연계를 통해 즉각적으로 불량의 원인을 찾아낼 수 있다.
본 발명의 실시 예에 따른 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 설정 방법은, 불량 원인을 즉각적으로 찾아냄으로써 동일 불량으로 인한 피해를 방지하고 빠르게 재발 방지 조치를 취할 수 있다. 그 결과로써, 생산된 제품의 품질이 향상될 수 있다.
도 1은 일반적인 ART 신경망을 통한 테스트 맵 분류 방법을 예시적으로 보여주는 도면이다.
도 2는 ART 신경망 학습 동작을 설명하기 위한 도면이다.
도 3은 일반적인 SOFM 신경망을 통한 테스트 맵 분류 방법을 예시적으로 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 테스트 맵 분류 방법을 예시적으로 보여주는 흐름도이다.
도 5는 본 발명의 실시 예에 따른 웨이퍼 쌍의 유사도를 계산하는 것을 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 유사도 필터링을 예시적으로 보여주는 도면이다.
도 7은 웨이퍼 A 테스트 맵 및 웨이퍼 B 테스트 맵을 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 기준 값과 웨이퍼 쌍의 불량률 평균값 사이의 관계를 개념적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 기준 값과 웨이퍼 쌍의 불량률 차이값 사이의 관계를 개념적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 웨이퍼 쌍의 유사 여부를 판별하는 기준 값과 웨이퍼 쌍의 불량률 평균값 및 차이값들의 관계를 3차원적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 공간 패턴을 분류하는 것을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 공간 패턴을 분류하는 것을 다르게 예시적으로 보여주는 도면이다.
도 13은 웨이퍼 내에 칩들의 개수가 제 1 값일 때 유사도 지수들을 이용한 웨이퍼 쌍의 유사도를 근거로 하여 테스트 맵 분류 결과를 예시적으로 보여주는 도면이다.
도 14는 웨이퍼 내에 칩들의 개수가 제 2 값일 때 유사도 지수들을 이용한 웨이퍼 쌍의 유사도를 근거로 하여 테스트 맵 분류 결과를 예시적으로 보여주는 도면이다.
도 15는 도 13 및 도 14의 웨이퍼의 칩들보다 크고 및 칩들의 개수가 적을 때 웨이퍼 쌍의 유사도를 근거로 하여 테스트 맵 분류 결과를 예시적으로 보여주는 도면이다.
도 16은 본 발명의 또 다른 실시 예에 따른 테스트 맵 분류 방법을 예시적으로 보여주는 흐름도이다.
도 17은 본 발명의 실시 예에 따른 제조 공정 조건을 설정하는 방법을 예시적으로 보여주는 흐름도이다.
도 2는 ART 신경망 학습 동작을 설명하기 위한 도면이다.
도 3은 일반적인 SOFM 신경망을 통한 테스트 맵 분류 방법을 예시적으로 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 테스트 맵 분류 방법을 예시적으로 보여주는 흐름도이다.
도 5는 본 발명의 실시 예에 따른 웨이퍼 쌍의 유사도를 계산하는 것을 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 유사도 필터링을 예시적으로 보여주는 도면이다.
도 7은 웨이퍼 A 테스트 맵 및 웨이퍼 B 테스트 맵을 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 기준 값과 웨이퍼 쌍의 불량률 평균값 사이의 관계를 개념적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 기준 값과 웨이퍼 쌍의 불량률 차이값 사이의 관계를 개념적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 웨이퍼 쌍의 유사 여부를 판별하는 기준 값과 웨이퍼 쌍의 불량률 평균값 및 차이값들의 관계를 3차원적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 공간 패턴을 분류하는 것을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 공간 패턴을 분류하는 것을 다르게 예시적으로 보여주는 도면이다.
도 13은 웨이퍼 내에 칩들의 개수가 제 1 값일 때 유사도 지수들을 이용한 웨이퍼 쌍의 유사도를 근거로 하여 테스트 맵 분류 결과를 예시적으로 보여주는 도면이다.
도 14는 웨이퍼 내에 칩들의 개수가 제 2 값일 때 유사도 지수들을 이용한 웨이퍼 쌍의 유사도를 근거로 하여 테스트 맵 분류 결과를 예시적으로 보여주는 도면이다.
도 15는 도 13 및 도 14의 웨이퍼의 칩들보다 크고 및 칩들의 개수가 적을 때 웨이퍼 쌍의 유사도를 근거로 하여 테스트 맵 분류 결과를 예시적으로 보여주는 도면이다.
도 16은 본 발명의 또 다른 실시 예에 따른 테스트 맵 분류 방법을 예시적으로 보여주는 흐름도이다.
도 17은 본 발명의 실시 예에 따른 제조 공정 조건을 설정하는 방법을 예시적으로 보여주는 흐름도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시 예를 첨부된 도면을 참조하여 설명할 것이다.
도 1은 일반적인 적응형 공명 이론(adaptive resonance theory; 이하, 'ART') 신경망(neural network)을 통한 테스트 맵 분류 방법을 예시적으로 보여주는 도면이다. 도 1을 참조하면, ART 신경망을 통한 테스트 맵 분류 방법은 다음과 같다.
웨이퍼 식별자, 좌표, 및 불량 항목으로 구성된 테스트 데이터가, 웨이퍼 식별자, 좌표, 및 분류하고자 하는 소정의 불량 항목 발생 여부로 구성된 테스트 맵(test map)으로 변환된다(S11). 소정의 좌표를 기준으로 자신의 테스트 결과와 상하좌우 및 대각선의 8방향으로 인접한 좌표들의 테스트 결과들의 조합에 대하여 공간 통계(spatial statics)가 계산된다(S12). 공간 통계 계산의 결과 값에 따라 공간 패턴(spatial pattern)이 판별된다(S13). 예를 들어, 공간 통계 계산의 결과 값의 로그 값이 소정의 값 이상이면, 공간 패턴으로 판별된다.
만일, 공간 패턴이라고 판별되면, 신경망에서 분류를 더 정확히 할 수 있도록 테스트 맵이 변조된다(S14). 예를 들어, 소정의 좌표의 특정 테스트 결과 값이 양호하고 8 방향들의 좌표들의 특정 테스트 결과 값들이 모두 불량일 때, 소정의 좌표의 특정 테스트 결과 값이 양호에서 불량으로 변조된다.
반면에, 공간 패턴이 아니라고 판별되면, 테스트 맵의 불량률(failure rate)이 0% 혹은 100% 근처인지 판별된다(S15). 만일, 테스트 맵의 불량률이 0% 혹은 100% 근처이면, 테스트 맵이 랜덤 패턴이라고 판별된다. 반면에, 테스트 맵의 불량률이 0% 혹은 100% 근처가 아니라면, S16 단계로 진입된다.
이후, ART 신경망의 학습 동작을 수행함으로써 테스트 맵이 분류된다(S16). 예를 들어, ART 신경망의 학습 동작은 다음과 같다. ART 신경망에는 2개의 층들로 구성되는데, 도 2에 도시된 바와 같이, 하나의 층에는 좌표의 수만큼 노드들이 있고, 다른 층에는 분류될 패턴의 수만큼 노드들이 있다. ART 신경망의 2개 층들의 노드들은 각각 자신이 속하지 않는 모든 층의 모든 노드들과 연결 관계를 갖고, 각각의 연결 관계에 따른 가중치가 부여된다.
ART 신경망의 학습 과정은 하나의 층에 좌표별 불량 여부에 대한 데이터가 입력되고, 또 다른 층에는 분류될 복수의 패턴들 중 어떤 것에 대응하는 것인지에 대응하는 데이터가 입력됨으로써, 입력된 데이터에 따라 모든 연결 관계에 대한 기존 가중치가 조정됨으로써 수행된다. 따라서, 복수의 패턴 분류 결과들을 미리 알고 있는 테스트 맵 데이터가 모두 입력된 상태로 학습 동작이 수행된다. 모든 테스트 맵 데이터가 입력된 후에는 더 이상 연결 관계의 가중치가 변화되지 않는다. 이후, 테스트 맵 데이터가 입력될 때 변하지 않는 가중치를 이용하여 최고 값을 갖는 패턴 층의 노드가 선택됨으로써 테스트 맵의 분류가 수행된다.
도 3은 자기 조직화 특징 지도(self organization feature map; 이하, 'SOFM') 신경망을 통한 테스트 맵 분류 방법을 예시적으로 보여주는 도면이다. 도 3을 참조하면, SOFM 신경망을 통한 테스트 맵 분류 방법은 다음과 같다.
데이터 전처리 동작(S21), 공간 통계의 계산 동작(S22), 공간 패턴 판별 동작(S23), 및 테스트 맵의 변조 동작(S24)은, 도 1에 도시된 그것들과 동일하다.
SOFM 신경망에는 테스트 맵의 좌표별 결과 값이 SOFM 신경망에 직접 입력되지 않고, 테스트 맵의 특징 값이 입력된다. 여기서 테스트 맵의 특징 값은, 에너지, 엔트로피, 무게 중심 등 다양한 값이 될 수 있다. 이를 위해 테스트 맵의 특징 값이 추출된다(S25). 이후, SOFM 신경망은 입력된 테스트 맵의 특징 값을 이용하여 테스트 맵의 분류 동작을 수행한다(S26).
ART 신경망을 통한 테스트 맵 분류 방법은, 신경망을 학습하기 위하여 사용된 테스트 데이터 집합에 따라 상대적으로 분류 결과가 달라지며, 미리 학습하지 못한 신규 패턴이 입력될 때 이를 신규 패턴으로 분류하지 못하는 단점을 갖는다. 또한, ART 신경망을 통한 테스트 맵 분류 방법은 정확한 결과를 얻기 위한 충분한 학습량을 정의하기가 어렵다는 단점을 갖는다.
SOFM 신경망을 통한 테스트 맵 분류 방법은, ART 신경망과 달리 학습 동작이 불필요하지만, 테스트 패턴들을 몇 개의 패턴들로 분류할 것인지 지정해야 한다는 단점을 갖는다. 또한, SOFM 신경망을 통한 테스트 맵 분류 방법은, 2차원 신경망 노드들의 개수를 결정해야 하는데, 이러한 개수를 결정하는 기준이 명확하지 않다는 문제점을 갖는다. 이에, SOFM 신경망을 통한 테스트 맵 분류 방법은, 2차원 신경망 노드의 개수가 분류 결과에 큰 영향을 미치기 때문에, 노드의 개수의 결정에 따른 분류 결과의 변화도가 커지는 문제점을 갖는다.
본 발명에서는 신경망에서 사용되는 패턴의 개수, 노드의 개수, 혹은 학습에 사용되는 테스트 맵 데이터 집합에 따라 상대적으로 분류 결과가 영향을 받지 않으며, 절대적인 기준에 의해 테스트 맵을 분류하는 테스트 맵 분류 방법을 제공한다.
도 4는 본 발명의 실시 예에 따른 테스트 맵 분류 방법을 예시적으로 보여주는 흐름도이다. 도 4를 참조하면, 테스트 맵 분류 방법은 다음과 같다.
우선 복수의 웨이퍼들이 테스트된다. 여기서 웨이퍼들 각각은, 소정의 공정 조건 아래에서 생산된 적어도 하나의 제품일 수 있다. 테스트 결과는, 웨이퍼 식별자, 좌표 및 불량 항목을 포함하는 테스트 데이터로 출력될 것이다. 여기서 좌표는, 웨이퍼 내에 형성된 복수의 칩들에 대응할 것이다.
데이터 전처리 동작에서는 테스트 데이터를 웨이퍼 식별자, 좌표 및 불량 항목의 발생 여부를 갖는 테스트 맵으로 변경한다(S110). 여기서 테스트 맵은 웨이퍼 식별자에 따라 구분되는 복수의 웨이퍼 테스트 맵들을 포함할 것이다. 복수의 웨이퍼 테스트 맵들 각각은 좌표 및 불량 항목의 발생 여부를 포함한다.
이후, 모든 웨이퍼 쌍들(다른 말로, 모든 두 개의 웨이퍼들)의 유사도들(spatial similarities)이 계산된다(S120). 여기서 유사도는 웨이퍼 쌍의 소정의 좌표들에 대응하는 칩들 각각의 불량 혹은 양호 여부에 따라 지시된 유사도 지수들(similarity indexes, 혹은, '유사도 가중치들')를 이용하여 계산된다.
또한, 유사도 지수는 웨이퍼 쌍의 동일 좌표에 대응하는 칩들의 불량 여부에 따라 서로 다른 값을 가질 것이다. 예를 들어, 웨이퍼 쌍의 동일 좌표에 대응하는 칩들이 모두 불량일 때 상대적으로 높은 유사도 지수가 되고, 웨이퍼 쌍의 동일 좌표에 대응하는 칩들이 모두 양호일 때 상대적으로 낮은 유사도 지수가 될 것이다.
실시 예에 있어서, 유사도 지수는 실험적으로 결정될 수 있다. 이러한 유사도 지수는 웨이퍼의 종류 혹은 웨이퍼의 개수에 상관없는 절대적인 값이다.
실시 예에 있어서, 웨이퍼 쌍의 유사도는, 소정의 좌표들의 유사도 지수들의 합으로 계산될 수 있다. 여기서 소정의 좌표들은 모든 좌표들이거나 일부 좌표일 수 있다.
다른 실시 예에 있어서, 웨이퍼 쌍의 유사도는, 소정의 좌표들의 유사도 지수들의 평균으로 계산될 수 있다.
유사도 계산이 완료된 후, 유사도 필터링이 수행된다(S130). 유사도 필터링을 수행하는 단계에서 소정의 웨이퍼를 기준으로 적어도 하나의 유사도만 남기고 나머지의 유사도들은 리셋시킨다. 이는, 분류 동작에서 어느 하나의 웨이퍼와 유사도가 높은 소정의 개수(예를 들어, 1개)의 웨이퍼 쌍만 남기고, 나머지 웨이퍼 쌍들은 무시하기 위함이다. 이러한 유사도 필터링을 수행함으로써, 서로 다른 불량 패턴을 갖는 웨이퍼들이 여러 패턴의 불량을 동시에 갖는 웨이퍼들과 연관되어 동일한 불량으로 분류되는 것을 방지할 수 있다.
이후, 필터링된 웨이퍼 쌍들의 유사도들을 기준 값(reference value)과 비교함으로써 유사한 웨이퍼들이 존재한 지가 판별된다(S140). 만약, 웨이퍼 쌍의 유사도가 기준 값 아래이면, 싱글/랜덤 패턴이라고 판별될 것이다. 반면에, 웨이퍼 쌍의 유사도가 기준 값 이상이면, 유사한 웨이퍼들이 존재한다고 판별될 것이다. 즉, 웨이퍼 쌍은 유사한 공간 패턴(spatial pattern)을 가질 것이다.
웨이퍼 쌍들 모두에 대하여 유사한 웨이퍼들이 존재한 지를 판별한 뒤, 유사한 공간 패턴을 갖는 웨이퍼 쌍들 중의 유사 관계(다른 말로, 교집합 관계)를 이용하여 테스트 맵의 공간 패턴(혹은 규칙 패턴)이 분류된다(S150). 여기서 유사 관계는 유사한 공간 패턴을 갖는 웨이퍼 쌍들 각각의 유사 여부에 따라 결정될 것이다. 예를 들어, 제 1 웨이퍼 쌍과 제 2 웨이퍼 쌍이 모두 유사한 웨이퍼들이 존재하고, 제 1 웨이퍼 쌍과 제 2 웨이퍼 쌍이 모두 동일한 웨이퍼를 포함할 때, 제 1 웨이퍼 쌍과 제 2 웨이퍼 쌍은 동일한 공간 패턴을 갖는다고 분류될 것이다.
일반적인 테스트 맵 분류 방법(예를 들어, ART, SOFM)은, 테스트 데이터 혹은 파라미터의 개수에 따라 분류 결과가 상대적으로 변화됨으로써, 정확한 분류 동작을 수행하기 어렵다.
반면에, 본 발명의 실시 예에 따른 테스트 맵 분류 방법은, 웨이퍼의 종류 혹은 웨이퍼의 개수와 상관없는 유사도 지수를 이용하여 웨이퍼 쌍의 유사도를 결정함으로써, 정확한 분류 동작을 수행할 수 있다.
도 5는 본 발명의 실시 예에 따른 웨이퍼 쌍의 유사도를 계산하는 단계를 예시적으로 보여주는 도면이다. 도 5를 참조하면, 웨이퍼 A 테스트 맵과 웨이퍼 B 테스트 맵으로 구성된 웨이퍼 쌍의 유사도(S)는 아래의 수학식으로 표현된다.
수학식 1을 참조하면, 유사도(S)는 웨이퍼 쌍에서 모든 좌표의 유사도 지수들의 합이다. 여기서, P(x,y)는 좌표(x,y)의 유사도 지수이다.
도 5에 도시된 바와 같이, P(x,y)는 P1, P2, 및 P3 중에 어느 하나이다. 여기서 P1는 불량 여부가 양호-양호일 때 유사도 지수이고(예를 들어, 좌표(1,3)), P2는 불량 여부가 불량-양호(혹은, 양호-불량)일 때 유사도 지수이고(예를 들어, 좌표 (7,6)), P3는 불량 여부가 불량-불량일 때 유사도 지수이다(예를 들어, 좌표 (7,1)).
상술 된 유사도(S)는 불량의 유사 여부를 판별하는데 이용되는 값이다. 이에, P3는 P1보다 크고, P1은 P2보다 클 것이다(P3 > P1 > P2).
반면에, 유사도(S)가 양호의 유사 여부를 판별하는데 이용되는 값이라면, P2는 P1보다 크고, P1은 P3보다 크게 설정될 수도 있다(P2 > P1 > P3).
실시 예에 있어서, 유사도 지수들(P1, P2, P3)은 실험에 의해 결정될 수 있다. 이러한 유사도 지수들(P1, P2, P3)은, 웨이퍼의 종류에 따라 다르지 않고, 복수의 웨이퍼들에 동일하게 적용할 수 있는 절대적인 값이다.
도 5에서 웨이퍼 쌍의 유사도(S)는 웨이퍼 쌍에서 모든 좌표의 유사도 지수들의 합으로 계산된다. 그러나 본 발명이 반드시 여기에 한정될 필요는 없다. 다른 실시 예에 있어서, 웨이퍼 쌍의 유사도(S)는 웨이퍼 쌍에서 일부 좌표들의 유사도 지수들의 합으로 계산될 수 있다. 또 다른 실시 예에 있어서, 웨이퍼 쌍의 유사도(S)는 웨이퍼 쌍에서 모든 좌표의 유사도 지수들의 평균값으로 계산될 수 있다. 또 다른 실시 예에 있어서, 웨이퍼 쌍의 유사도(S)는 웨이퍼 쌍에서 일부 좌표들의 유사도 지수들의 평균값으로 계산될 수 있다.
본 발명의 실시 예에 따른 웨이퍼 쌍의 유사도(S)는, 소정의('모든' 혹은 '일부') 좌표들의 유사도 지수들을 이용함으로써 계산된다.
도 6은 본 발명의 실시 예에 따른 유사도 필터링을 수행하는 단계를 예시적으로 보여주는 도면이다. 도 6에서는 설명의 편의를 위하여 웨이퍼가 4개이고, 유사도 필터링은 유사도가 가장 높은 웨이퍼 쌍의 유사도만 남기고(n=1, 여기서 n는 유사도 필터링의 기준이 되는 개수이다.) 나머지는 리셋시킨다고 가정하겠다. 하지만, 본 발명의 웨이퍼의 개수 혹은 유사도 필터링의 기준이 되는 개수가 여기에 한정되지 않을 것이다.
유사도 필터링 이전에서, 웨이퍼 A와 웨이퍼 B 쌍의 유사도는 1, 웨이퍼 A와 웨이퍼 C 쌍의 유사도는 2, 웨이퍼 A와 웨이퍼 D 쌍의 유사도는 3이다. 여기서 유사도가 가장 높은 것은, 웨이퍼 A와 웨이퍼 D 쌍이다. 유사도 필터링을 수행하면, 웨이퍼 A와 웨이퍼 D 쌍의 유사도만 남고, 나머지들은 리셋된다. 상술 된 방법으로, 유사도 필터링을 수행하면, 도 6에 도시된 바와 같이, 웨이퍼 A와 웨이퍼 D 쌍의 유사도, 웨이퍼 B와 웨이퍼 D 쌍의 유사도, 웨이퍼 C와 웨이퍼 D 쌍의 유사도가 남는다.
실시 예에 있어서, 유사도 필터링을 수행하는 단계에서 유사도가 동일한 웨이퍼 쌍들 중 소정의 개수만 선택할 때, 사전에 결정된 기준에 따라 소정의 개수의 유사도들만 남겨질 수 있다. 한편, 유사도 필터링을 수행하는 단계에서 유사도가 동일한 웨이퍼 쌍들 중 소정의 개수만 선택할 때, 소정의 개수의 유사도들을 그 외에 다양한 방법으로 남겨질 수도 있다.
발명의 실시 예에 따른 유사도 필터링 단계는, 어느 하나의 웨이퍼에 대응하는 모든 웨이퍼 쌍들 중에서 적어도 하나의 유사도를 남기고, 나머지는 리셋시킨다.
도 7 내지 도 10은 본 발명의 실시 예에 따른 유사한 웨이퍼를 판별하는 단계를 설명하기 위한 예시적인 도면들이다.
도 7은 웨이퍼 A 테스트 맵 및 웨이퍼 B 테스트 맵을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 웨이퍼 A 테스트 맵은 42개의 칩들(7×6) 중 5개의 칩들이 소정 항목의 테스트 불량이고, 웨이퍼 B 테스트 맵은 42개의 칩들 중 6개의 칩들이 소정 항목의 테스트 불량이다. 따라서, 웨이퍼 A 테스트 맵의 불량률(failure rate)은 11.90%이고, 웨이퍼 B 테스트 맵의 불량률은 14.28%이다. 웨이퍼 A 및 웨이퍼 B 쌍의 불량률 평균값은 13.10%, 웨이퍼 A 및 웨이퍼 B 쌍의 불량률 차이값은 2.39%이다.
본 발명의 실시 예에 따른 유사한 웨이퍼 판별을 위한 기준 값(reference value)는 웨이퍼 쌍의 불량률 평균값 혹은 불량률 차이값에 따라 가변/변화/변경될 수 있다.
도 8은 본 발명의 실시 예에 따른 기준 값과 웨이퍼 쌍의 불량률 평균값 사이의 관계를 개념적으로 보여주는 도면이다. 도 8에 도시된 바와 같이, 가로축은 웨이퍼 쌍의 불량률 평균값이고, 세로축은 단위 유사도(unit similarity)이다. 여기서 단위 유사도는 웨이퍼 쌍의 유사도를 샘플링한 좌표들의 개수(K, K는 2 이상의 자연수)로 나눈 값이다. 도 8을 참조하면, 웨이퍼 쌍의 유사 여부를 판별하는 기준 값은 불량률 평균값이 0%에서 크리티컬 포인트(FRA_cp)까지 불량률 평균값이 증가함에 따라 점점 감소하고, 크리티컬 포인트(FRA_cp)부터 100%까지 불량률 평균값이 증가함에 따라 점점 증가한다.
본 발명의 실시 예에 따른 웨이퍼 쌍의 유사 여부를 판별하는 기준 값은 불량률 평균값에 의존한다.
도 9는 본 발명의 실시 예에 따른 기준 값과 웨이퍼 쌍의 불량률 차이값 사이의 관계를 개념적으로 보여주는 도면이다. 도 9에 도시된 바와 같이, 가로축은 웨이퍼 쌍의 불량률 차이값이고, 세로축은 단위 유사도이다. 도 9를 참조하면, 웨이퍼 쌍의 유사도 여부를 판별하는 기준 값은 불량률 차이값이 증가함에 따라 점점 증가한다.
본 발명의 실시 예에 따른 웨이퍼 쌍의 유사 여부를 판별하는 기준 값은 불량률 차이값에 의존한다.
도 10은 본 발명의 실시 예에 따른 웨이퍼 쌍의 유사 여부를 판별하는 기준 값과 웨이퍼 쌍의 불량률 평균값 및 차이값들의 관계를 3차원적으로 보여주는 도면이다. 도 10을 참조하면, 불량률 평균값과 차이값에 대응하는 웨이퍼 쌍 유사 여부를 판별하는 기준 값들은 하나의 기준면(reference surface)을 형성한다. 기준면 하부에 웨이퍼 쌍의 유사도가 위치할 경우, 웨이퍼 A 및 웨이퍼 B 쌍은 서로 다른 패턴(랜덤 패턴 혹은 싱글 패턴)을 갖는다(다른 말로, A와 B는 다르다)고 판별된다. 반면에, 기준면 혹은 기면 상부에 웨이퍼 쌍의 유사도가 위치할 경우, 웨이퍼 A 및 웨이퍼 B 쌍은 서로 유사한 공간 패턴을 갖는다(다른 말로, A와 B는 유사하다)고 판별된다.
본 발명의 실시 예에 따른 웨이퍼 쌍의 유사 여부를 판별하는 단계는, 기준면 대비하여 상부 혹은 하부에 위치하는가에 따라 유사 여부를 판별한다. 여기서 기준면은 웨이퍼 쌍의 불량 평균값 혹은 불량 차이값에 의존한다.
도 11은 본 발명의 실시 예에 따른 공간 패턴을 분류하는 단계를 예시적으로 보여주는 도면이다. 설명의 편의를 위하여, 웨이퍼 쌍들의 유사 여부를 판별하는 기준 값은 4라고 가정하겠다. 도 11을 참조하면, 유사도 필터링 이후, 유사도가 4 이상인 웨이퍼 쌍들은, 웨이퍼 B 및 웨이퍼 D 쌍이고 웨이퍼 C 및 웨이퍼 D 쌍이다. 따라서, 유사 여부 판별 동작이 수행된 후, 웨이퍼 B 및 웨이퍼 D 쌍이고 웨이퍼 C 및 웨이퍼 D 쌍은 유사한 웨이퍼들로 판별될 것이다.
이후, 유사한 웨이퍼들의 유사 관계(혹은 교집합 관계)를 통하여, 웨이퍼 B, 웨이퍼 C 및 웨이퍼 D가 동일한 공간 패턴을 가진다고 분류된다.
본 발명의 실시 예에 따른 공간 패턴을 분류하는 단계는, 유사한 웨이퍼들의 유사 관계를 이용함으로써 분류된다.
도 12는 본 발명의 실시 예에 따른 공간 패턴을 분류하는 단계를 예시적으로 보여주는 또 다른 도면이다. 웨이퍼 쌍의 유사 여부 판별 동작을 수행하면, 웨이퍼 쌍들 각각의 유사 여부는 '유사'(similar) 및 '다른'(different) 중 어느 하나로 결정될 것이다. 도 12를 참조하면, 웨이퍼 쌍들의 유사 관계에 따라, 웨이퍼 A, 웨이퍼 B 및 웨이퍼 C는 하나의 공간 패턴 그룹으로 분류되고, 웨이퍼 D 및 웨이퍼 E도 또 다른 공간 패턴 그룹으로 분류된다. 여기서 웨이퍼 쌍들의 유사 관계는 웨이퍼 쌍들 각각의 유사 여부에 따라 결정될 것이다.
본 발명의 실시 예에 따른 공간 패턴을 분류하는 단계는, 웨이퍼 쌍의 유사 여부에 근거로 한 유사 관계에 따라 공간 패턴 그룹을 분류한다.
도 13 내지 도 15는 본 발명의 실시 예에 따른 테스트 맵 분류 결과들을 예시적으로 보여주는 도면들이다.
도 13은 웨이퍼 내에 칩들의 개수가 제 1 값일 때 유사도 지수들을 이용한 웨이퍼 쌍의 유사도를 근거로 하여 테스트 맵 분류 결과를 예시적으로 보여주는 도면이다. 도 13을 참조하면, 공간 패턴 그룹들의 개수가 2개이다.
도 14는 웨이퍼 내에 칩들의 개수가 제 2 값일 때 유사도 지수들을 이용한 웨이퍼 쌍의 유사도를 근거로 하여 테스트 맵 분류 결과를 예시적으로 보여주는 도면이다. 여기서 제 2 값은 제 1 값보다 크다. 도 14를 참조하면, 공간 패턴 그룹들의 개수가 7개이다.
도 15는 도 13 및 도 14의 웨이퍼의 칩들보다 크고 및 칩들의 개수가 적을 때 웨이퍼 쌍의 유사도를 근거로 하여 테스트 맵 분류 결과를 예시적으로 보여주는 도면이다. 도 15를 참조하면, 공간 패턴 그룹들의 개수는 3이다.
도 13 내지 도 15를 참조하면, 본 발명의 실시 예에 따른 테스트 맵 분류 방법은, 웨이퍼의 크기 혹은 웨이퍼 내의 칩들의 개수에 상관없이 효과적으로 공간 패턴 그룹들을 분류할 수 있다.
도 4에 도시된 테스트 맵 분류 방법은 웨이퍼 쌍들의 유사도들을 계산하고, 유사도 필터링을 수행한다. 그러나, 본 발명의 테스트 맵 분류 방법이 반드시 유사도 필터링을 수행할 필요는 없다.
도 16은 본 발명의 또 다른 실시 예에 따른 테스트 맵 분류 방법을 예시적으로 보여주는 흐름도이다. 도 16을 참조하면, 테스트 맵 분류 방법은, 도 4에 도시된 테스트 맵 분류 방법에서 유사도 필터링 단계(도 4 참조, S130 단계)를 제거하고, 데이터 전처리가 수행된 테스트 맵으로부터(S210), 계산된 유사도들을 이용하여(S220), 유사한 웨이퍼들이 있는 지를 판별하고(S240), 유사한 웨이퍼들이 있을 때, 공간 패턴 그룹들을 분류한다(S250).
본 발명의 실시 예에 따른 테스트 맵 분류 방법들은, 웨이퍼 쌍의 유사도를 이용하여 공간 패턴 그룹들을 분류하다. 본 발명은 제조 공정 조건을 설정하는 방법에 이용될 수 있다.
도 17은 본 발명의 실시 예에 따른 제조 공정 조건을 설정하는 방법을 예시적으로 보여주는 흐름도이다. 도 17을 참조하면, 제조 공정 조건을 설정하는 방법은 아래와 같다. 적어도 하나의 공정 조건 아래에서 제조된 복수의 웨이퍼들이 테스트된다(S310). 테스트 결과로부터 분류를 위한 소정의 불량 여부에 대응하는 테스트 맵을 도출하고, 도출된 테스트 맵으로부터 웨이퍼 쌍들의 유사도들을 이용하여 웨이퍼 테스트 맵들이 분류된다(S320). 여기서 웨이퍼 테스트 맵들은, 도 4 및 도 16에 도시된 테스트 맵 분류 방법을 이용하여 분류될 수 있다. 이후, 분류된 웨이퍼 맵들을 근거로 하여 공정상 불량 발생 원인을 탐색하고 제조 공정 조건이 (재)설정된다(S330).
본 발명의 실시 예에 따른 제조 공정 조건을 설정하는 방법은, 웨이퍼 쌍들의 유사도를 이용하여 자동으로 분류되는 웨이퍼 맵들의 정보에 근거로 수행한다.
도 1 내지 도 17에서는 테스트 맵 분류 방법은 웨이퍼의 테스트 맵을 분류한다고 가정하였다. 하지만, 본 발명은 여기에 한정되지 않을 것이다. 본 발명의 테스트 맵 분류 방법은 표시 장치 패널(display device panel, 예를 들어, LCD 패널)의 테스트 맵 분류 방법일 수 있다.
본 발명에 의하면, 종래의 신경망 이용 방법을 개선하여 절대적인 판별 기준을 통하여 테스트 맵을 분류함으로써 다음의 주요한 네 가지 효과를 기대할 수 있다.
첫째로, 신경망을 훈련시키기 위해 필요한 방대한 분량의 훈련용 데이터 입력 과정이 제거될 수 있다. 이에 따라 신경망 훈련용 데이터에 따라 분류 결과가 상대적으로 변화되는 단점이 극복되고, 신경망을 통한 분류 시에 훈련용 데이터에 모든 불량의 패턴이 포함되어야 하는 제약조건도 제거될 수 있다. 또한, SOFM 신경망을 이용시에 반드시 지정되어야 하는 분류될 규칙적 패턴의 총 개수도 지정할 필요가 없다. 본 발명에서는 판별 기준을 통과한 유사 관계를 기준으로, 개별 제품 상호 간을 묶어주는 과정을 거치기 때문에 총 개수에 대한 고려가 필요치 않다.
둘째로, 종래의 신경망에서 사용된 신호 강화 및 노이즈 제거 과정이 필요치 않다. 종래의 신경망에서는 서로 두 제품의 같은 좌표 상에서 불량 및 양호의 테스트 결과를 가질 때, 두 제품 간 같은 결과에 비해 유사도 계산에서 벌점이 될 수 있다. 이로 인해 신호 강화 및 노이즈 제거 과정을 거치게 되면, 유사도 값에 벌점을 받아야 하는 부분들이 오히려 사라지는 효과가 발생한다. 이 때문에, 오히려 테스트 맵 패턴 분류의 능력이 떨어진다.
하지만, 본 발명의 알고리즘은 좌표별 불량 및 양호에 따른 유사도 지수들(P1, P2, P3)이 서로 다르기 때문에, 테스트 맵 패턴 분류에서 이러한 신호 강화 및 노이즈 제거 과정 자체가 필요 없다. 이에 따라, 신경망을 이용하던 종래의 분류 방법에 비해 계산 과정이 매우 크게 단순화되고, 이에 따른 분류 시간도 크게 단축될 수 있다.
셋째로, 제품 종류에 상관없이 동일 좌표 대역을 갖는 테스트 맵이라면 공간 패턴이 분류될 수 있다. 본 발명은 좌표별 불량 양호에 따른 유사도 지수들(P1, P2, P3) 및 제품간 불량률 평균 및 차이값에 따른 판별 기준값 함수(기준면)를 찾는다. 그런데, 모든 제품의 테스트 맵에서는, 불량률이 0% ~ 100% 사이의 값을 갖고, 불량률 평균 및 차이값에 따른 좌표 당 유사도 점수에 대한 절대적 판별 기준이 찾아진다. 따라서, 본 발명을 통해 어떠한 제품 종류에 대해서도 적용할 수 있으며, 동일 좌표 대역을 가지는 불량 패턴을 자동으로 구분할 수 있다.
넷째로, 본 발명은, 제품의 테스트가 끝나자마자 자동으로 불량 패턴을 분류해 냄으로써, 생산 설비 진행 이력 및 생산 설비 내/외부 데이터의 연계를 통해 즉각적으로 불량의 원인을 찾아낼 수 있다. 일반적으로 종래의 신경망을 통한 테스트 맵 패턴의 자동 분류는 실제 현장에 적용할 만큼 정확도가 떨어지기 때문에 사람의 눈에 의존해서 동일한 패턴의 불량을 구분해야 한다. 따라서 제품의 테스트가 끝나자마자 불량 구분을 하기 위해 사람이 살펴봐야 하는 시간, 분류된 결과에 따라 생산 설비 진행 이력 및 설비 내외부 데이터 수집 시간으로 인해 불량 원인을 찾아내는 시간이 그만큼 지연된다.
반면에, 본 발명을 통해 정확도 높게 제품 테스트 맵 패턴을 구분하면, 자동화된 시스템은 즉각적으로 설비 생산 진행 이력 및 설비 내외부 데이터를 수집한 뒤, 이러한 데이터를 통계적으로 처리하여 불량 원인을 찾고, 그만큼 시간을 단축시킬 수 있다.
본 발명을 통해 제품의 테스트로부터 시작될 수 있는 불량 원인에 대한 찾는 시간 단축은, 동일 불량으로 인한 피해를 방지하고 빠르게 재발 방지 조치를 취함으로써, 생산된 제품의 품질을 향상시키는데 큰 도움을 줄 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
A,B,C,D,C,D,E,F: 웨이퍼
P1, P2, P3: 유사도 지수
S: 유사도
P1, P2, P3: 유사도 지수
S: 유사도
Claims (10)
- 테스트 데이터를 웨이퍼 식별자, 좌표 및 소정의 불량 항목 발생 여부를 갖는 테스트 맵으로 변경하는 단계;
상기 테스트 맵에서 웨이퍼 쌍들의 소정의 좌표들에 각각 대응하는 유사도 지수들을 이용하여 상기 웨이퍼 쌍들의 유사도들을 계산하는 단계;
상기 계산된 유사도들 중에서 소정의 웨이퍼를 기준으로 적어도 하나의 유사도를 남기고 나머지 유사도들을 리셋시키는 유사도 필터링을 수행하는 단계;
상기 필터링된 유사도들을 기준 값들과 비교함으로써 유사한 웨이퍼들이 존재하는 지 여부를 판별하는 단계; 및
상기 유사한 웨이퍼들이 존재할 때, 상기 웨이퍼 쌍들의 유사 관계를 이용하여 공간 패턴을 분류하는 단계를 포함하되,
상기 테스트 맵은 제 1 웨이퍼 테스트 맵 및 제 2 웨이퍼 테스트 맵을 포함하고,
상기 유사도 지수들은,
상기 제 1 웨이퍼 테스트 맵 및 상기 제 2 웨이퍼 테스트 맵의 좌표들에 대응하는 모든 칩들이 양호임을 지시하기 위한 제 1 유사도 지수;
상기 제 1 웨이퍼 테스트 맵 및 상기 제 2 웨이퍼 테스트 맵의 좌표들에 대응하는 칩들 중 하나는 양호임을 지시하고, 나머지 하나는 불량임을 지시하기 위한 제 2 유사도 지수; 및
상기 제 1 웨이퍼 테스트 맵 및 상기 제 2 웨이퍼 테스트 맵의 좌표들에 대응하는 모든 칩들이 불량임을 지시하기 위한 제 3 유사도 지수를 포함하는 테스트 맵 분류 방법. - 삭제
- 제 1 항에 있어서,
상기 소정의 좌표들은 상기 웨이퍼 쌍들 각각의 모든 좌표들인 테스트 맵 분류 방법. - 제 1 항에 있어서,
상기 소정의 좌표들은 상기 웨이퍼 쌍들 각각의 일부 좌표들인 테스트 맵 분류 방법. - 삭제
- 제 1 항에 있어서,
상기 제 3 유사도 지수는 상기 제 1 유사도 지수보다 크고,
상기 제 1 유사도 지수는 상기 제 2 유사도 지수보다 큰 테스트 맵 분류 방법. - 제 1 항에 있어서,
상기 유사도들은 상기 유사도들에 각각 대응하는 웨이퍼 쌍의 유사도 지수들의 합인 테스트 맵 분류 방법. - 제 1 항에 있어서,
상기 유사도 필터링을 수행하는 단계는,
동일한 유사도를 갖는 웨이퍼 쌍들에 대해, 사전에 결정된 기준에 따라 하나 이상의 웨이퍼 쌍들의 유사도들을 남기고 나머지 웨이퍼 쌍들의 유사도들을 리셋하는 단계를 더 포함하는 테스트 맵 분류 방법. - 제 1 항에 있어서,
상기 유사한 웨이퍼들이 존재하는 지를 판별하는 단계는,
상기 기준 값과 상기 웨이퍼 쌍들의 불량률의 평균값 사이의 관계, 및 상기 기준 값과 상기 웨이퍼 쌍들의 불량률의 차이값들 사이의 관계에 기초하여 형성된 기준면에 대해,
상기 기준면 또는 상기 기준면의 상부에 존재하는 유사도를 갖는 웨이퍼 쌍을 유사하다고 판별하는 단계를 더 포함하는 테스트 맵 분류 방법. - 적어도 하나의 공정 조건에 의해 제작된 웨이퍼들을 테스트하는 단계;
유사도를 이용하여 상기 테스트된 웨이퍼들의 웨이퍼 테스트 맵들을 분류하는 단계; 및
상기 분류된 웨이퍼 테스트 맵들을 이용하여 상기 적어도 하나의 공정 조건을 설정하는 단계를 포함하고,
상기 유사도는 웨이퍼 쌍의 소정의 좌표들에 대응하는 칩들 각각의 불량 혹은 양호 여부에 따라 지시된 유사도 지수들을 이용함으로써 계산되되,
상기 테스트 맵들은 제 1 웨이퍼 테스트 맵 및 제 2 웨이퍼 테스트 맵을 포함하고,
상기 유사도 지수들은,
상기 제 1 웨이퍼 테스트 맵 및 상기 제 2 웨이퍼 테스트 맵의 좌표들에 대응하는 모든 칩들이 양호임을 지시하기 위한 제 1 유사도 지수;
상기 제 1 웨이퍼 테스트 맵 및 상기 제 2 웨이퍼 테스트 맵의 좌표들에 대응하는 칩들 중 하나는 양호임을 지시하고, 나머지 하나는 불량임을 지시하기 위한 제 2 유사도 지수; 및
상기 제 1 웨이퍼 테스트 맵 및 상기 제 2 웨이퍼 테스트 맵의 좌표들에 대응하는 모든 칩들이 불량임을 지시하기 위한 제 3 유사도 지수를 포함하는 제조 공정 조건 설정 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110081361A KR101808819B1 (ko) | 2011-08-16 | 2011-08-16 | 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법 |
US13/564,827 US8627266B2 (en) | 2011-08-16 | 2012-08-02 | Test map classification method and fabrication process condition setting method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110081361A KR101808819B1 (ko) | 2011-08-16 | 2011-08-16 | 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130019291A KR20130019291A (ko) | 2013-02-26 |
KR101808819B1 true KR101808819B1 (ko) | 2017-12-13 |
Family
ID=47712912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110081361A KR101808819B1 (ko) | 2011-08-16 | 2011-08-16 | 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8627266B2 (ko) |
KR (1) | KR101808819B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9536814B2 (en) * | 2014-02-24 | 2017-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Die stacking apparatus and method |
JP6834602B2 (ja) * | 2017-03-03 | 2021-02-24 | 富士通株式会社 | データ生成方法、データ生成装置及びデータ生成プログラム |
JP6844327B2 (ja) | 2017-03-03 | 2021-03-17 | 富士通株式会社 | データ生成方法、データ生成装置及びデータ生成プログラム |
KR102440695B1 (ko) | 2017-08-11 | 2022-09-05 | 삼성전자주식회사 | 웨이퍼 맵 분석 장치, 이를 이용한 웨이퍼 맵 분석 방법 및 반도체 장치 제조 방법 |
US11282695B2 (en) | 2017-09-26 | 2022-03-22 | Samsung Electronics Co., Ltd. | Systems and methods for wafer map analysis |
CN107895023A (zh) * | 2017-11-16 | 2018-04-10 | 百度在线网络技术(北京)有限公司 | 一种图像数据质检方法、装置、服务器和存储介质 |
US11199505B2 (en) | 2018-08-23 | 2021-12-14 | International Business Machines Corporation | Machine learning enhanced optical-based screening for in-line wafer testing |
CN109411390B (zh) * | 2018-09-11 | 2020-12-01 | 深圳赛意法微电子有限公司 | 半导体器件的自动化分级封装方法及*** |
US12038802B2 (en) | 2019-10-14 | 2024-07-16 | Pdf Solutions, Inc. | Collaborative learning model for semiconductor applications |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020121915A1 (en) * | 2001-03-05 | 2002-09-05 | Agere Systems Guardian Corp. | Automated pattern clustering detection for wafer probe maps |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5787190A (en) * | 1995-06-07 | 1998-07-28 | Advanced Micro Devices, Inc. | Method and apparatus for pattern recognition of wafer test bins |
US6622135B1 (en) * | 1998-12-29 | 2003-09-16 | International Business Machines Corporation | Method for detecting and classifying anomalies using artificial neural networks |
JP3834008B2 (ja) | 2003-03-19 | 2006-10-18 | 株式会社東芝 | 不良解析装置、不良解析方法および不良解析プログラム |
KR100574648B1 (ko) | 2003-09-25 | 2006-04-27 | 동부일렉트로닉스 주식회사 | 결함 유형 분류 방법 및 시스템 |
KR100567896B1 (ko) | 2003-12-29 | 2006-04-04 | 동부아남반도체 주식회사 | 자동 결함 분류 방법 |
WO2005069191A1 (en) * | 2003-12-31 | 2005-07-28 | Pdf Solutions, Inc. | Method and system for failure signal detection analysis |
JP4750444B2 (ja) | 2005-03-24 | 2011-08-17 | 株式会社日立ハイテクノロジーズ | 外観検査方法及びその装置 |
KR100909474B1 (ko) * | 2005-08-10 | 2009-07-28 | 삼성전자주식회사 | 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들 |
KR101195226B1 (ko) | 2005-12-29 | 2012-10-29 | 삼성전자주식회사 | 반도체 웨이퍼 분석 시스템 |
KR20070077329A (ko) | 2006-01-23 | 2007-07-26 | 삼성전자주식회사 | 자동 결함 분류 알고리즘 생성 방법 |
KR20090070235A (ko) | 2007-12-27 | 2009-07-01 | 주식회사 동부하이텍 | 웨이퍼 맵 동일 불량 유형 분류 방법 |
-
2011
- 2011-08-16 KR KR1020110081361A patent/KR101808819B1/ko active IP Right Grant
-
2012
- 2012-08-02 US US13/564,827 patent/US8627266B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020121915A1 (en) * | 2001-03-05 | 2002-09-05 | Agere Systems Guardian Corp. | Automated pattern clustering detection for wafer probe maps |
Also Published As
Publication number | Publication date |
---|---|
US8627266B2 (en) | 2014-01-07 |
KR20130019291A (ko) | 2013-02-26 |
US20130045545A1 (en) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101808819B1 (ko) | 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법 | |
KR102397736B1 (ko) | 적응성 자동 결함 분류 | |
JP3913715B2 (ja) | 不良検出方法 | |
CN101785009B (zh) | 确定实际缺陷是潜在***性缺陷还是潜在随机缺陷的计算机实现的方法 | |
US7529634B2 (en) | Method, apparatus, and computer program of searching for clustering faults in semiconductor device manufacturing | |
KR101195226B1 (ko) | 반도체 웨이퍼 분석 시스템 | |
JP4786505B2 (ja) | 不良検出方法 | |
CN112465153A (zh) | 一种基于不平衡集成二分类的磁盘故障预测方法 | |
CN102683165B (zh) | 智能缺陷筛选及取样方法 | |
CN113410154B (zh) | 一种用于芯片的智能检测方法 | |
US20150042978A1 (en) | Setting Up a Wafer Inspection Process Using Programmed Defects | |
CN115798559B (zh) | 失效单元预测方法、装置、设备及存储介质 | |
CN105702595B (zh) | 晶圆的良率判断方法以及晶圆合格测试的多变量检测方法 | |
KR102530950B1 (ko) | 반도체 시편에서의 결함들의 분류 | |
US11404331B2 (en) | System and method for determining cause of abnormality in semiconductor manufacturing processes | |
WO2022028102A1 (zh) | 测试方法及测试*** | |
CN103278511A (zh) | 基于多尺度角点特征提取的晶片缺陷检测方法 | |
CN104217971A (zh) | 以阶层式分组及过滤来识别晶圆***性缺陷的***与方法 | |
JP2016213430A (ja) | 半導体装置の製造方法およびプログラム | |
CN110910021A (zh) | 一种基于支持向量机监控在线缺陷的方法 | |
CN115756919A (zh) | 一种面向多维数据的根因定位方法及*** | |
US20220043051A1 (en) | Testing method and testing system | |
US6647348B2 (en) | Latent defect classification system | |
KR101579448B1 (ko) | 불량 샘플의 결함 맵을 이용한 문제 설비 판정 방법 및 그 장치 | |
CN112148536A (zh) | 检测深度学习芯片的方法、装置、电子设备和计算机存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |