CN103745934B - 晶圆级封装方法 - Google Patents
晶圆级封装方法 Download PDFInfo
- Publication number
- CN103745934B CN103745934B CN201310746188.XA CN201310746188A CN103745934B CN 103745934 B CN103745934 B CN 103745934B CN 201310746188 A CN201310746188 A CN 201310746188A CN 103745934 B CN103745934 B CN 103745934B
- Authority
- CN
- China
- Prior art keywords
- wafer
- sample
- classification
- level
- level packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明涉及一种晶圆级封装方法,所述封装方法包括:提供分类为至少两种类别的多个晶圆,每一类别的多个晶圆均具有包含至少一晶圆的多个样品;针对每个类别的样品分别进行芯片探测测试,分别获取样品的晶圆图;结合晶圆图,并比对预设的失效划分阈值,区别显示有效芯片单元和无效芯片单元;对不同类别的样品进行封装前的组合匹配,获取有效芯片单元结合的最优配对方式;按照所述的最优配对方式对不同类别的晶圆进行晶圆级封装。
Description
技术领域
本发明涉及晶圆封装领域,特别涉及一种晶圆级封装方法。
背景技术
晶圆级封装(wafer level package,WLP)是指在晶圆上完成封装制程,其具有大幅减小封装结构的面积、降低制造成本电性能、优批次制造等优势,可明显的降低工作量与设备的需求。现有技术的封装方法其是对晶圆进行导线重布(redistribution)后,多个晶圆垂直堆叠粘合(wafer to wafer,W2W),再切片形成3D集成的IC。
该方法制造成本低,具有很大的优势,但同时会引入一个良率指数下降的问题。例如:假如一片wafer的良率在90%,另一片也在90%,那么两片粘合后芯片的良率将会为略大于90%*90%=81%(因为其中会有部分位置重叠的失效芯片fail die),这将使得原本通过W2W技术降低的成本又因为良率损失而有所上升。
综上所述,提供一种解决上述由于封装而导致良率降低问题的晶圆级封装方法,成为本领域技术人员亟待解决的问题。
公开于该发明背景技术部分的信息仅仅旨在加深对本发明的一般背景技术的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
为解决上述现有技术中存在的问题,本发明的目的为提供一种优化的晶圆级封装方法。
为了达到上述目的,本发明提供一种晶圆级封装方法,所述封装方法包括:A)提供分类为至少两种类别的多个晶圆,每一类别的多个晶圆均具有包含至少一晶圆的多个样品;B)针对每个类别的样品分别进行芯片探测测试,分别获取样品的晶圆图;C)结合晶圆图,并比对预设的失效划分阈值,区别显示有效芯片单元和无效芯片单元;D)对不同类别的样品进行封装前的组合匹配,获取有效芯片单元结合的最优配对方式;E)按照所述的最优配对方式对不同类别的晶圆进行晶圆级封装。
优选地,所述的至少两种类别为A、B……Φ,其中所述类别的数量为N,其中N≧2;所述的A类别中样品A1,A2,…,An对应的无效芯片单元数量为a1,a2,…,an,其中a1至an均为大于或者等于0的整数;所述的B类别中样品B1,B2,…,Bn对应的无效芯片单元数量为b1,b2,…,bn,其中b1至bn均为大于或者等于0的整数。
优选地,所述步骤D)中,组合匹配后形成多个配对组,每个配对组的无效芯片单元数量分别为c1,c2,…,cn,其中,c1至cn均为大于或者等于0的整数,所述各配对组的配对封装良率分别为Y1,Y2,…,Yn,每一个配对组的封装良率Yn和总体封装良率Ya由以下公式计算得出:Yn=(Na-cn)/Na*100%;Ya=(Y1+Y2+……+Yn)/n*100%;其中,Na为每一个配对组中的封装芯片数量,n为配对组的数量;所述步骤D)的最优配对方式为:使得所述总体封装良率Ya达到最大的配对方式。
优选地,所述步骤E)中,还包括:将所述类别中样品针对另一类别中的样品对应旋转180度后,将所述一类别中的样品的正面和另一类别中样品正面进行粘合封装。
优选地,所述步骤E)中,还包括:直接将所述一类别中的样品的正面和另一类别中的样品反面进行粘合封装。
优选地,所述一类别中的样品和另一类别中的样品由至少一个晶圆组成。
优选地,所述失效划分阈值中包括:将所述芯片划分为两个等级:失效芯片和未失效芯片。
优选地,所述失效划分阈值能够进一步包括:将所述失效芯片划分成两个等级:第一级的直流失效等级和第二级的功能失效等级。
优选地,所述步骤D)进一步包括:首先对第一级的直流失效等级进行步骤D)中的配对过程从而获得第一级最优配对方式,再对第二级的功能失效等级进行步骤D)的配对过程从而获得第二级最优配对方式。
优选地,根据所述第一级最优配对方式按照步骤E)进行粘合封装;根据所述第二级最优配对方式按照步骤E)进行粘合封装。
本发明的有益效果是:本发明在芯片探测测试后增加一个筛选过程,通过计算机优化方式进行排列组合以达到芯片的最优化配对,并据此来重排部分晶圆的位置进行封装,从而达到提升良率、减少成本以及提高市场竞争力的目的。
附图说明
通过说明书附图以及随后与说明书附图一起用于说明本发明某些原理的具体实施方式,本发明所具有的其它特征和优点将变得清楚或得以更为具体地阐明。
图1为根据本发明的晶圆级封装方法的种类A晶圆的样品A1经过芯片探测测试后的晶圆图。
图1A为根据本发明的晶圆级封装方法的种类A晶圆的样品A2经过芯片探测测试后的晶圆图。
图2为根据本发明的晶圆级封装方法的种类B晶圆的样品B1经过芯片探测测试后的晶圆图。
图2A为根据本发明的晶圆级封装方法的种类B晶圆的样品B2经过芯片探测测试后的晶圆图。
图3为根据本发明的晶圆级封装方法的晶圆正面-正面封装示意图。
图4为根据本发明的晶圆级封装方法的晶圆反面-正面封装示意图。
图5为根据本发明的晶圆级封装方法流程图。
应当了解,说明书附图并不一定按比例地显示本发明的具体结构,并且在说明书附图中用于说明本发明某些原理的图示性特征也会采取略微简化的画法。本文所公开的本发明的具体设计特征包括例如具体尺寸、方向、位置和外形将部分地由具体所要应用和使用的环境来确定。
在说明书附图的多幅附图中,相同的附图标记表示本发明的相同或等同的部分。
主要部件符号说明:
1 种类A晶圆的样品A1
2 种类A晶圆的样品A2
3 种类B晶圆的样品B1
4 种类B晶圆的样品B2
5 种类A晶圆正面
6 种类A晶圆反面
7 种类B晶圆正面
8 种类B晶圆反面。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
下面,结合附图对本发明的具体实施例进行描述。请参阅图5所示,本发明提供一种晶圆级封装方法。
本发明的封装方法包括以下步骤:
A)提供分类为至少两种类别的多个晶圆,每一类别的多个晶圆均具有包含至少一晶圆的多个样品;
B)针对每个类别的样品分别进行芯片探测测试,分别获取样品的晶圆图;
C)结合晶圆图,并比对预设的失效划分阈值,区别显示有效芯片单元和无效芯片单元;
D)对不同类别的样品进行封装前的组合匹配,获取有效芯片单元结合的最优配对方式;
E)按照所述的最优配对方式对不同类别的晶圆进行晶圆级封装。
在本发明的晶圆级封装方法中,所提供的晶圆的类别至少为两种,例如是A、B两个类别;也可以为多种,例如是4种至10种之间的任一数值,进一步地,例如是A、B、C、D四个类别的晶圆。另外,每一种类别的晶圆中都包含多个样品,每个样品中包含至少一个晶圆,也可以包含多个晶圆,例如是4个至25个中的任一数值,进一步地,例如是类别A晶圆中包含4个样品A1、A2、A3、A4,类别A晶圆的每个样品均包含25个晶圆;类别B晶圆中也包含4个样品B1、B2、B3、B4,类别B晶圆的每个样品均包含25个晶圆。不管是提供多种类别的晶圆或者是每个类别中包含多种样品或者是每个样品中包含多个晶圆,其组合匹配的原理与下面将要详细描述的实施例中(两种类别,每种类别包含两个样品,每个样品包含1个晶圆)的排列组合原理都是一样的,总体上都是通过计算组合匹配后的总的封装良率而得到所需的组合方式。
在本发明的实施例中,根据步骤A),首先提供两种晶圆类别,即为一种类别A(以下简称种类A)和另一种类别B(以下简称种类B)。如图1、图1A、图2以及图2A所示,种类A中包含两个样品,分别为样品A1和样品A2,种类A的样品A1和样品A2中各包含1个晶圆,每个晶圆上的芯片总数量N均为21;同样地,种类B中也包含样品B1和样品B2,种类B的样品B1和样品B2中也各包含1个晶圆,每个晶圆上的芯片总数量N均为21。
然后根据步骤B)和步骤C),结合上述的芯片探测测试后获取的样品晶圆图,并比对预设的失效划分阈值,区别显示有效芯片单元和无效芯片单元。本实施例中对于预设的失效划分阈值,该阈值的设定是将芯片划分为未失效芯片和失效芯片,即对应上述的有效芯片单元和无效芯片单元。
具体地,如图1、图1A、图2以及图2A所示,其中图1和图1A为根据本发明的晶圆级封装方法的种类A晶圆的两片样品A1和A2经过芯片探测测试后的晶圆图,而图2和图2A为根据本发明的晶圆级封装方法的种类B晶圆的两片样品B1和B2经过芯片探测测试后的晶圆图。在图1、图1A、图2以及图2A中的黑色阴影标记的芯片为经过芯片探测测试后确定为无效的无效芯片单元也即失效芯片,而其余的无色块标记的芯片为有效芯片单元也即未失效芯片。
由此可以看到样品A1的无效芯片单元数量a1和样品A2的无效芯片单元数量a2均为2,即a1=a2=2,而样品B1的无效芯片单元数量b1和样品B2的无效芯片单元数量b2也均为2,即b1=b2=2。由此可以计算得出样品A1的良率Ya1、样品A2的良率Ya2、样品B1的良率Yb1以及样品B2的良率Yb2,其由以下公式计算得出:
Ya1=(N-a1)/N*100%;
Ya2=(N-a2)/N*100%;
Yb1=(N-b1)/N*100%;
Yb2=(N-b2)/N*100%;
其中N为每个晶圆上的芯片总数量。
则得出Ya1=Ya2=Yb1=Yb2=(21-2)/21*100%=90.5%,
然后根据步骤D),这四个样品的四个晶圆之间进行组合匹配,具体地能够获得两种组合匹配方式,每一种组合匹配方式都能形成2个配对组,组合方式分别为:样品A1—样品B1(配对组1)和样品A2—样品B2(配对组2)、或者样品A1—样品B2(配对组11)和样品A2—样品B1(配对组22)。
本实施例中,两组晶圆之间的封装粘合采取的是正面-正面的粘合方式,如图3所示,即种类A中的晶圆和种类B中的晶圆是以正面对正面的方式相互粘合,因此实际粘合过程中对种类A的两片晶圆进行翻转,对应旋转180度后与种类B中的晶圆进行粘合。
基于上述正面-正面粘合方式,对于第一种组合匹配方式:样品A1—样品B1(配对组1)和样品A2—样品B2(配对组2),在样品A1翻转180度后再与样品B1粘合时,两个样品的晶圆上的失效芯片单元是不重合的,即不在同一位置上,样品A2翻转后与样品B2粘合也是同样的情况,因此匹配后的配对组1的无效芯片单元数量c1和配对组2的无效芯片单元数量c2均为4,即c1=c2=4,配对组1和配对组2的配对封装良率分别为Y1和Y2,由以下公式计算得出:
Y1=(Na-c1)/Na*100%;
Y2=(Na-c2)/Na*100%;
总体封装良率Ya由以下公式计算得出:
Ya=(Y1+Y2)/n*100%;
其中,Na为每一个配对组中的封装芯片数量,其实际上与封装前每个晶圆上的芯片总数量N相同,n为配对组的数量,此处为2。
则得出Y1=Y2=(21-4)/21*100%=81%,总体封装良率Ya=(81%+81%)/2*100%=81%。
对于第二种组合匹配方式:样品A1—样品B2(配对组11)和样品A2—样品B1(配对组22),在样品A1翻转后180度再与样品B2粘合时,两个样品的晶圆上的失效芯片单元是重合的,即在同一位置上,样品A2翻转后与样品B1粘合时也是同样的情况,因此匹配后的配对组11的无效芯片单元数量c11和配对组22的无效芯片单元数量c22均为2,即c11=c22=2,配对组11和配对组22的配对封装良率分别为Y11和Y22,由以下公式计算得出:
Y11=(Na-c11)/Na*100%;
Y22=(Na-c22)/Na*100%;
总体封装良率Ya由以下公式计算得出:
Ya=(Y11+Y22)/n*100%;
其中,N为每一个配对组中的封装芯片数量,其实际上与封装前每个晶圆上的芯片总数量N相同,n为配对组数量,此处为2。
则得出Y11=Y22=(21-2)/21*100%=90.5%,总体封装良率Ya=(90.5%+90.5%)/2*100%=90.5%。
基于上述良率的计算,可以看到第二种配对组合方式比第一种配对组合方式总体上封装后的无效芯片单元更少,也即有效芯片单元更多,从而获得的总体封装良率Ya更大,因此第二种配对组合方式是更好的,即为本实施例中所述的有效芯片单元结合的最优配对方式,接下来根据步骤E),按照这种最优配对方式对种类A和种类B中的晶圆进行晶圆级封装即可。
以上举出的是两种类别的晶圆、每种类别里包含两个样品以及每个样品里只有一个晶圆的情况,根据现有技术中的排列组合的相关知识也可以很容易推及到多种类别的晶圆或者是每个类别中包含多种样品或者是每个样品中包含多个晶圆的各种情况,其计算方法和原理和上述实施例是相同的。
另外,两组晶圆之间的封装粘合也可以采取反面-正面的粘合方式,如图4所示,即种类A中的晶圆和种类B中的晶圆是以反面对正面的方式相互粘合,则实际粘合过程中对种类A的两片晶圆不需要进行翻转而直接种类B中的晶圆进行粘合。由上述的组合方式以及其良率计算的方法可以容易得出,对于这种反面-正面的粘合方式,则第一种配对组合方式为最优配对方式。总而言之,是为了使得粘合封装后总体的无效芯片单元数量达到最小,即能使整体良率提升。
而且,在为了更细致地描述芯片行为的情况下,对失效芯片还可以进一步进行等级分类,例如是直流失效和功能失效等,即上述的无效芯片单元还可以进一步划分成不同等级的无效芯片单元,例如是第一级的直流失效等级和第二级的功能失效等级,在这种情况下,则首先对第一级的直流失效等级进行步骤D)中的配对过程从而获得第一级最优配对方式,再对第二级的功能失效等级进行步骤D)的配对过程从而获得第二级最优配对方式,并且根据第一级最优配对方式按照步骤E)进行粘合封装或者根据第二级最优配对方式按照步骤E)进行粘合封装。
上述实施例是用于例示性说明本发明的原理及其功效,但是本发明并不限于上述实施方式。本领域的技术人员均可在不违背本发明的精神及范畴下,在权利要求保护范围内,对上述实施例进行修改。因此本发明的保护范围,应如本发明的权利要求书覆盖。
Claims (9)
1.一种晶圆级封装方法,所述封装方法包括:
A)提供分类为至少两种类别的多个晶圆,每一类别的多个晶圆均具有包含至少一晶圆的多个样品;
B)针对每个类别的样品分别进行芯片探测测试,分别获取样品的晶圆图;
C)结合晶圆图,并比对预设的失效划分阈值,区别显示有效芯片单元和无效芯片单元;
D)对不同类别的样品进行封装前的组合匹配,获取有效芯片单元结合的最优配对方式;
E)按照所述的最优配对方式对不同类别的晶圆进行晶圆级封装;
所述步骤D)中,组合匹配后形成多个配对组,每个配对组的无效芯片单元数量分别为c1,c2,…,cn,其中,c1至cn均为大于或者等于0的整数,所述各配对组的配对封装良率分别为Y1,Y2,…,Yn,每一个配对组的封装良率Yn和总体封装良率Ya由以下公式计算得出:
Yn=(Na-cn)/Na*100%;
Ya=(Y1+Y2+……+Yn)/n*100%;
其中,Na为每一个配对组中的封装芯片数量,n为配对组的数量;
所述步骤D)的最优配对方式为:使得所述总体封装良率Ya达到最大的配对方式。
2.根据权利要求1所述的晶圆级封装方法,其特征在于:所述的至少两种类别为A、B……Φ,类别的数量为N,其中N≧2;
所述的A类别中样品A1,A2,…,An对应的无效芯片单元数量为a1,a2,…,an,其中a1至an均为大于或者等于0的整数;所述的B类别中样品B1,B2,…,Bn对应的无效芯片单元数量为b1,b2,…,bn,其中b1至bn均为大于或者等于0的整数。
3.根据权利要求1所述的晶圆级封装方法,其特征在于:所述步骤E)中,还包括:将一类别中样品针对另一类别中的样品对应旋转180度后,将一类别中的样品的正面和另一类别中样品正面进行粘合封装。
4.根据权利要求1所述的晶圆级封装方法,其特征在于:所述步骤E)中,还包括:直接将一类别中的样品的正面和另一类别中的样品反面进行粘合封装。
5.根据权利要求1所述的晶圆级封装方法,其特征在于:一类别中的样品和另一类别中的样品分别由至少一个晶圆组成。
6.根据权利要求1所述的晶圆级封装方法,其特征在于:所述失效划分阈值中包括:将所述芯片划分为两个等级:失效芯片和未失效芯片。
7.根据权利要求6所述的晶圆级封装方法,其特征在于:所述失效划分阈值能够进一步包括:将所述失效芯片划分成两个等级:第一级的直流失效等级和第二级的功能失效等级。
8.根据权利要求7所述的晶圆级封装方法,其特征在于:所述步骤D)进一步包括:首先对第一级的直流失效等级进行步骤D)中的配对过程从而获得第一级最优配对方式,再对第二级的功能失效等级进行步骤D)的配对过程从而获得第二级最优配对方式。
9.根据权利要求8所述的晶圆级封装方法,其特征在于:根据所述第一级最优配对方式按照步骤E)进行粘合封装;根据所述第二级最优配对方式按照步骤E)进行粘合封装。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310746188.XA CN103745934B (zh) | 2013-12-30 | 2013-12-30 | 晶圆级封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310746188.XA CN103745934B (zh) | 2013-12-30 | 2013-12-30 | 晶圆级封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103745934A CN103745934A (zh) | 2014-04-23 |
CN103745934B true CN103745934B (zh) | 2016-08-24 |
Family
ID=50502944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310746188.XA Active CN103745934B (zh) | 2013-12-30 | 2013-12-30 | 晶圆级封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103745934B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105329850B (zh) * | 2015-10-21 | 2017-03-08 | 美新半导体(无锡)有限公司 | 圆片级芯片尺寸封装的测试方法 |
CN107887306B (zh) * | 2017-11-14 | 2019-05-31 | 武汉新芯集成电路制造有限公司 | 一种键合晶圆的配对方法及*** |
CN110364442B (zh) * | 2019-09-03 | 2019-12-03 | 上海微电子装备(集团)股份有限公司 | 芯片的键合方法及*** |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1913118A (zh) * | 2005-08-10 | 2007-02-14 | 三星电子株式会社 | 检测半导体晶片上局部失效的测试方法 |
CN101553917A (zh) * | 2006-10-19 | 2009-10-07 | 美光科技公司 | 堆叠式芯片封装的制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8455270B2 (en) * | 2009-09-17 | 2013-06-04 | International Business Machines Corporation | 3D multiple die stacking |
-
2013
- 2013-12-30 CN CN201310746188.XA patent/CN103745934B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1913118A (zh) * | 2005-08-10 | 2007-02-14 | 三星电子株式会社 | 检测半导体晶片上局部失效的测试方法 |
CN101553917A (zh) * | 2006-10-19 | 2009-10-07 | 美光科技公司 | 堆叠式芯片封装的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103745934A (zh) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103745934B (zh) | 晶圆级封装方法 | |
JP5965924B2 (ja) | プッシュプル型ブリッジ磁気抵抗センサ | |
CN107068661B (zh) | 半导体装置 | |
CN105893302A (zh) | 晶圆级封装件 | |
CN101814453B (zh) | 一种用于硅通孔互连中的硅片对准方法 | |
CN102142866A (zh) | 越过隔离阻障接收数据的***和方法 | |
CN104900629B (zh) | 一种检测偏移的测试结构 | |
CN105486993B (zh) | 用于测试信号路径的方法 | |
US9629294B2 (en) | Packaged device for detecting factory ESD events | |
CN103050478B (zh) | 用于3dic封装件合格率分析的探针焊盘设计 | |
CN102002241A (zh) | 一种双组分缩合型室温硫化硅橡胶 | |
CN108358004B (zh) | 基于颜色识别技术的电梯运行状态监测方法 | |
CN109643706A (zh) | 嵌入式管芯的互连 | |
CN106932705A (zh) | 一种***级封装多芯片互联测试方法及装置 | |
CN106098642B (zh) | 芯片封装结构 | |
CN103872169B (zh) | 夹层式电子元件的制造方法、电子元件及探测器元件 | |
CN104051444A (zh) | 一种射频基带集成电路 | |
CN105320593A (zh) | 多路帧随机数据验证处理方法及装置 | |
CN101706545A (zh) | 保护跳闸出口回路试验方法 | |
CN103030101B (zh) | 用于制造双芯片装置的方法以及相应的双芯片装置 | |
CN103391093B (zh) | 可重构集成电路 | |
CN102759697B (zh) | Mos晶体管封装级测试方法以及mos晶体管制造方法 | |
CN202599549U (zh) | 感温包组和具有所述感温包组的空调 | |
CN1790656A (zh) | 一种功率mos器件的测试方法及实现该方法的产品 | |
CN109560057A (zh) | 一种多芯片倒装贴片三维集成封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |