JP3742087B2 - 不良検出システム、不良検出方法及び不良検出プログラム - Google Patents
不良検出システム、不良検出方法及び不良検出プログラム Download PDFInfo
- Publication number
- JP3742087B2 JP3742087B2 JP2003378195A JP2003378195A JP3742087B2 JP 3742087 B2 JP3742087 B2 JP 3742087B2 JP 2003378195 A JP2003378195 A JP 2003378195A JP 2003378195 A JP2003378195 A JP 2003378195A JP 3742087 B2 JP3742087 B2 JP 3742087B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- divided
- test
- product
- category
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5604—Display of error information
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明の第1の実施の形態に係る不良検出システムは、図1に示すように、製品情報データベース52、ウェーハテスト情報データベース56、類似テスト情報データベース58、分割領域データベース62、特徴量データベース64、不良カテゴリデータベース66、及び中央処理制御装置(CPU)60等を備える。製品情報データベース52は、生産管理サーバ50に接続されている。また、ウェーハテスト情報データベース56及び類似テスト情報データベース58は、テスターサーバ54に接続されている。CPU60には、入力装置82、出力装置84、プログラム記憶装置86、及びデータ記憶装置88が接続されている。更に、CPU60は、ウェーハテスト情報入力ユニット68、製品情報入力ユニット70、類似テスト情報入力ユニット72、分割領域設定ユニット74、特徴量計算ユニット76、カテゴリ化ユニット78及び不良カテゴリ解析ユニット80等を備えている。
A=a1+a2+・・・+an (1)
である。また、着目するクラスタリング不良パターンが存在するウェーハの各製造装置m1、m2、・・・、mnでの不良ウェーハ数を、f1、f2、・・・、fnと表記する。fiは製造装置miが処理した不良ウェーハ数を表す。ここで、総不良ウェーハ数は、
F=f1+f2+・・・+fn (2)
である。
ei=F*ai/A (3)
である。不良ウェーハ数fiのχ2値を
χ2i=(fi−ei)2/ei (4)
とする。そして、工程pにおける製造装置の偏りの検定値を、
χ2p=χ21+χ22+・・・+χ2n (5)
で求める。製造装置の偏りの検定値χ2pを、自由度(n−1)のχ2分布関数f(χ2,n−1)に代入して、
f(χ2p,n−1)<0.05 (6)
であれば、95%以上の信頼度で工程pにおける製造装置の偏りがあると判定される。検定値χ2pが大きいほど、f(χ2p,n−1)は小さくなる。例えば、プロセスpで6台の製造装置m1〜m6が使用されている場合、検定値χ2pは11以上であれば、不等式(6)の条件を満たす。なお、製造装置履歴データがウェーハ単位ではなく、ロット単位で存在する場合は、クラスタリング不良パターンが存在するロットと存在しないロットの集合を形成すればよい。その場合、上記に示した手順においてウェーハをロットに読み替えればよい。
(ト)ステップS208で、カテゴリ化ユニット78により、特徴量データベース64から取得した全製品のウェーハの不良密度について、各ウェーハ間で不良密度の相関係数Rが算出される。ステップS209で、全ての対象となるウェーハの組の相関係数Rが計算されるまで、ステップS208の相関係数Rの計算が繰り返される。更に、カテゴリ化ユニット78により、ステップS210で、相関係数Rが予め設定した閾値以上であるウェーハの組の不良パターンは互いに類似と判定して分類し、クラスタリング不良パターンのカテゴリ化が行われる。カテゴリ化されたクラスタリング不良パターンは、不良カテゴリデータベース66に格納される。
本発明の第2の実施の形態に係る不良検出システムは、図21に示すように、製品情報データベース52、ウェーハテスト情報データベース56、類似テスト情報データベース58、分割領域データベース62、特徴量データベース64、不良カテゴリデータベース66、及びCPU60a等を備える。製品情報データベース52は、生産管理サーバ50に接続されている。また、ウェーハテスト情報データベース56及び類似テスト情報データベース58は、テスターサーバ54に接続されている。CPU60aには、入力装置82、出力装置84、プログラム記憶装置86、及びデータ記憶装置88が接続されている。更に、CPU60aは、ウェーハテスト情報入力ユニット68、製品情報入力ユニット70、類似テスト情報入力ユニット72、分割領域設定ユニット74、特徴量計算ユニット76、カテゴリ化ユニット78、不良カテゴリ解析ユニット80及び分割領域最適化ユニット81等を備えている。
(ヘ)ステップS410で、カテゴリ化ユニット78により、特徴量データベース64から取得した全製品のウェーハの特徴量について、各ウェーハ間で特徴量の相関係数Rが算出される。ステップS411で、全ての対象となるウェーハの組の相関係数Rが計算されるまで、ステップS410の相関係数Rの計算が繰り返される。更に、カテゴリ化ユニット78により、ステップS412で、相関係数Rが予め設定した閾値以上であるウェーハの組の不良パターンを互いに類似と判定して分類し、クラスタリング不良パターンのカテゴリ化が行われる。カテゴリ化されたクラスタリング不良パターンは、不良カテゴリデータベース66に格納される。
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
k=1−2*f0/(f1+f0) (7)
を特徴量としてもよい。偏りkは着目する分割領域に完全に不良が偏った場合は+1、不良が均等に分布した時は0、着目する分割領域以外に不良が偏った場合は−1の値をとり、不良の偏りの程度に応じて+1から−1までの連続値をとる。また、別の定量化の方法として、分割領域への不良の偏りをχ2検定で求めてもよい。この場合、着目する分割領域の面積をA1、それ以外の領域の面積をA0として、
e1=(f1+f0)*A1/(A1+A0) (8)
e2=(f1+f0)*A0/(A1+A0) (9)
より、
χ2=(f1−e1)2/e1+(f0−e0)2/e0 (10)
を求め、χ2値を特徴量として用いてもよい。
52 製品情報データベース
54 テスターサーバ
56 ウェーハテスト情報データベース
58 類似テスト情報データベース
60 CPU
62 分割領域データベース
64 特徴量データベース
66 不良カテゴリデータベース
68 ウェーハテスト情報入力ユニット
70 製品情報入力ユニット
72 類似テスト情報入力ユニット
74 分割領域設定ユニット
76 特徴量計算ユニット
78 カテゴリ化ユニット
80 不良カテゴリ解析ユニット
81 分割領域最適化ユニット
82 入力装置
84 出力装置
86 プログラム記憶装置
88 データ記憶装置
90、90a〜90c ウェーハ
92、94、96 チップ
92a、94a、96a 良品チップ領域
92b〜92d、94b〜94e、96b〜96d 不良チップ領域
100a〜100o パス/フェイルマップ
102、104、106 チップ群
Claims (10)
- 複数品種の半導体装置の各ウェーハについて、ウェーハ上の複数のチップ領域に実施される電気的テストの結果に基づいて不良チップ領域を表示するパス/フェイルマップを取得するウェーハテスト情報入力ユニットと、
前記半導体装置間で類似する前記電気的テストを類似電気的テストに分類する類似テスト情報入力ユニットと、
前記ウェーハの面内に前記半導体装置の複数品種に共通の分割領域を設定する分割領域設定ユニットと、
前記分割領域のそれぞれに含まれる前記不良チップ領域数を前記類似電気的テスト毎に統計的に処理して特徴量を算出する特徴量計算ユニットと、
前記ウェーハ間で前記分割領域それぞれに対応する前記特徴量の相関係数を求め、前記相関係数を閾値と比較して前記不良チップ領域のクラスタリング不良パターンをカテゴリに分類するカテゴリ化ユニット
とを備えることを特徴とする不良検出システム。 - 前記カテゴリに属する前記ウェーハの製造履歴に基づいて、製造装置履歴の偏りを統計的に解析して得られた検定値で不良原因の判定を行う不良カテゴリ解析ユニットを更に備えることを特徴とする請求項1に記載の不良検出システム。
- 前記半導体装置の複数品種に共通で、互いに異なる分割領域を設定する複数の領域分割方法を格納する分割領域データベースを更に備えることを特徴とする請求項2に記載の不良検出システム。
- 前記複数の領域分割方法により設定された前記分割領域のそれぞれに対して、前記パス/フェイルマップから得られた前記クラスタリング不良パターンの前記カテゴリのそれぞれの間の類似性を判定して同一カテゴリに分類し、前記同一カテゴリに属する前記ウェーハについて前記領域分割方法のそれぞれに対して算出された前記検定値を比較し、最適の前記領域分割方法を判定する分割領域最適化ユニットを更に備えることを特徴とする請求項3に記載の不良検出システム。
- 製造ラインで複数品種の半導体装置のウェーハを製造し、
前記ウェーハ上の複数のチップ領域に実施される電気的テストの結果に基づいて不良チップ領域を表示するパス/フェイルマップを取得し、
前記半導体装置間で類似する前記電気的テストを分類した類似電気的テストを取得し、
前記ウェーハの面内に前記半導体装置の複数品種に共通の分割領域を設定し、
前記分割領域のそれぞれに含まれる前記不良チップ領域数を前記類似電気的テスト毎に統計的に処理して特徴量を算出し、
前記ウェーハ間で前記分割領域それぞれに対応する前記特徴量の相関係数を求め、前記相関係数を閾値と比較して前記不良チップ領域のクラスタリング不良パターンをカテゴリに分類する
ことを含むことを特徴とする不良検出方法。 - 前記分割領域が、前記ウェーハの中心と同心の1以上の分割円及び前記中心から等角度で引かれる半径の長さの複数の分割線の組み合わせで分割されることを特徴とする請求項5に記載の不良検出方法。
- 前記カテゴリに属する前記ウェーハの製造履歴に基づいて、製造装置履歴の偏りを統計的に解析して得られた検定値で不良原因の判定を行うことを更に含むことを特徴とする請求項5又は6に記載の不良検出方法。
- 前記分割領域として、前記半導体装置の複数品種に共通で、互いに異なる分割領域を設定することを特徴とする請求項7に記載の不良検出方法。
- 互いに異なる前記分割領域のそれぞれに対して、前記パス/フェイルマップから得られた前記クラスタリング不良パターンの前記カテゴリのそれぞれの間の類似性を判定して同一カテゴリに分類し、前記同一カテゴリに属する前記ウェーハが互いに異なる前記分割領域に対して存在する場合、前記同一カテゴリに属する前記ウェーハについて互いに異なる前記分割領域のそれぞれに対して算出された前記検定値を比較し、最大の前記検定値を与える前記分割領域に基づいて、不良原因の判定が行われることを更に含むことを特徴とする請求項8に記載の不良検出方法。
- 複数品種の半導体装置の各ウェーハについて、ウェーハ上の複数のチップ領域に実施される電気的テストの結果に基づいて不良チップ領域を表示するパス/フェイルマップを取得する命令と、
前記半導体装置間で類似する前記電気的テストを分類した類似電気的テストを取得する命令と、
前記ウェーハの面内に前記半導体装置の複数品種に共通の分割領域を設定する命令と、
前記分割領域のそれぞれに含まれる前記不良チップ領域数を前記類似電気的テスト毎に統計的に処理して特徴量を算出する命令と、
前記ウェーハ間で前記分割領域それぞれに対応する前記特徴量の相関係数を求め、前記相関係数を閾値と比較して前記不良チップ領域のクラスタリング不良パターンをカテゴリに分類する命令
とをコンピュータに実行させるための不良検出プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003378195A JP3742087B2 (ja) | 2003-11-07 | 2003-11-07 | 不良検出システム、不良検出方法及び不良検出プログラム |
US10/784,819 US7043384B2 (en) | 2003-11-07 | 2004-02-24 | Failure detection system, failure detection method, and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003378195A JP3742087B2 (ja) | 2003-11-07 | 2003-11-07 | 不良検出システム、不良検出方法及び不良検出プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005142406A JP2005142406A (ja) | 2005-06-02 |
JP3742087B2 true JP3742087B2 (ja) | 2006-02-01 |
Family
ID=34544450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003378195A Expired - Fee Related JP3742087B2 (ja) | 2003-11-07 | 2003-11-07 | 不良検出システム、不良検出方法及び不良検出プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7043384B2 (ja) |
JP (1) | JP3742087B2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4250552B2 (ja) * | 2004-03-03 | 2009-04-08 | 株式会社東芝 | 製造装置管理システム、製造装置管理方法及びプログラム |
JP4496006B2 (ja) * | 2004-05-12 | 2010-07-07 | 株式会社東芝 | 故障候補特定システムおよび故障候補特定方法 |
JP4874580B2 (ja) | 2005-06-14 | 2012-02-15 | 株式会社東芝 | 異常原因特定方法および異常原因特定システム |
KR100909474B1 (ko) * | 2005-08-10 | 2009-07-28 | 삼성전자주식회사 | 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들 |
KR101195226B1 (ko) * | 2005-12-29 | 2012-10-29 | 삼성전자주식회사 | 반도체 웨이퍼 분석 시스템 |
US7623936B1 (en) * | 2006-02-16 | 2009-11-24 | Advanced Micro Devices, Inc. | Determining scheduling priority using queue time optimization |
CN101432864B (zh) * | 2006-04-27 | 2012-05-30 | 夏普株式会社 | 缺陷分布分类方法及***、故障源设备确定方法及*** |
JP4864526B2 (ja) * | 2006-04-27 | 2012-02-01 | 富士通セミコンダクター株式会社 | 検査方法、検査装置および半導体装置の製造方法 |
EP2023401A1 (en) * | 2006-04-28 | 2009-02-11 | Sharp Corporation | Solar battery module evaluation device, solar battery module evaluating method, and solar battery module manufacturing method |
KR100780849B1 (ko) | 2006-11-20 | 2007-11-30 | 프롬써어티 주식회사 | 샷 단위의 웨이퍼 검사 방법 |
JP4616243B2 (ja) * | 2006-12-05 | 2011-01-19 | シャープ株式会社 | 不良工程推定方法、不良工程推定装置、プログラム、および記録媒体 |
KR100809340B1 (ko) | 2007-01-15 | 2008-03-07 | 삼성전자주식회사 | 반도체 집적 회로 장치의 불량 분석 방법 및 시스템 |
KR100893157B1 (ko) * | 2007-04-27 | 2009-04-16 | 삼성전자주식회사 | 반도체 디바이스의 불량 분석 방법 및 불량 분석 시스템 |
JP4633084B2 (ja) * | 2007-05-08 | 2011-02-16 | シャープ株式会社 | 不良要因推定方法、不良要因推定装置、プログラム、および、記録媒体 |
US20080319568A1 (en) * | 2007-06-22 | 2008-12-25 | International Business Machines Corporation | Method and system for creating array defect paretos using electrical overlay of bitfail maps, photo limited yield, yield, and auto pattern recognition code data |
JP4633099B2 (ja) * | 2007-09-28 | 2011-02-16 | シャープ株式会社 | 不良要因推定方法、不良要因推定装置、プログラム、および、記録媒体 |
JP4997069B2 (ja) * | 2007-10-30 | 2012-08-08 | 株式会社東芝 | 不良検出方法及び不良検出装置 |
JP4917527B2 (ja) * | 2007-12-21 | 2012-04-18 | 東京エレクトロン株式会社 | 情報処理装置、情報処理方法、およびプログラム |
JP4799574B2 (ja) * | 2008-02-29 | 2011-10-26 | 株式会社東芝 | 線状パターンの検知方法および装置 |
TWI380390B (en) * | 2008-04-08 | 2012-12-21 | Inotera Memories Inc | Method and system for detecting tool errors to stop a process recipe for a single chamber |
JP2012199338A (ja) * | 2011-03-18 | 2012-10-18 | Fujitsu Ltd | 故障診断支援方法、プログラム及び装置 |
US20130173332A1 (en) * | 2011-12-29 | 2013-07-04 | Tom Thuy Ho | Architecture for root cause analysis, prediction, and modeling and methods therefor |
US20130030760A1 (en) * | 2011-07-27 | 2013-01-31 | Tom Thuy Ho | Architecture for analysis and prediction of integrated tool-related and material-related data and methods therefor |
CN103646900B (zh) * | 2013-12-03 | 2016-09-07 | 西安神光皓瑞光电科技有限公司 | 一种led晶圆片测试方法及测试*** |
CN107203450B (zh) * | 2016-03-16 | 2020-06-02 | 伊姆西Ip控股有限责任公司 | 故障的分类方法和设备 |
US9891267B2 (en) * | 2016-06-14 | 2018-02-13 | Nxp Usa, Inc. | Kernel based cluster fault analysis |
CN110957231B (zh) * | 2018-09-26 | 2022-03-11 | 长鑫存储技术有限公司 | 电性失效图形判别装置及判别方法 |
CN109389598B (zh) * | 2018-10-25 | 2021-09-17 | 上海哥瑞利软件股份有限公司 | 一种高效的晶圆连续失效芯片数量统计算法 |
JP2021077756A (ja) | 2019-11-07 | 2021-05-20 | キオクシア株式会社 | 半導体プロセス解析装置および半導体プロセス解析プログラム |
CN113092981B (zh) * | 2019-12-23 | 2022-04-26 | 长鑫存储技术有限公司 | 晶圆数据检测方法及***、存储介质及测试参数调整方法 |
US11360840B2 (en) | 2020-01-20 | 2022-06-14 | Samsung Electronics Co., Ltd. | Method and apparatus for performing redundancy analysis of a semiconductor device |
CN114068341B (zh) * | 2020-08-06 | 2024-06-28 | 长鑫存储技术有限公司 | 测试方法及测试*** |
CN112180230A (zh) * | 2020-08-31 | 2021-01-05 | 全芯智造技术有限公司 | 芯片测试参数异常的侦测方法、存储介质、终端 |
US11983085B1 (en) * | 2022-03-31 | 2024-05-14 | Amazon Technologies, Inc. | Dynamic usage-based segmentation |
CN116581043B (zh) * | 2023-04-20 | 2023-12-12 | 深圳市晶存科技有限公司 | 芯片分类方法、装置、电子设备及计算机可读存储介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW442880B (en) * | 2000-02-02 | 2001-06-23 | Promos Technologies Inc | Method for automatically classifying the wafer with failure mode |
US6694208B1 (en) * | 2000-05-15 | 2004-02-17 | Promos Technologies, Inc. | Method for prioritizing failure modes to improve yield rate in manufacturing semiconductor devices |
JP4170611B2 (ja) | 2001-03-29 | 2008-10-22 | 株式会社東芝 | 半導体集積回路の不良検出方法及び不良検出装置 |
US6775630B2 (en) * | 2001-05-21 | 2004-08-10 | Lsi Logic Corporation | Web-based interface with defect database to view and update failure events |
US6768961B2 (en) * | 2001-09-14 | 2004-07-27 | Yield Dyamics, Inc. | System and method for analyzing error information from a semiconductor fabrication process |
US20040049722A1 (en) | 2002-09-09 | 2004-03-11 | Kabushiki Kaisha Toshiba | Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device |
-
2003
- 2003-11-07 JP JP2003378195A patent/JP3742087B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-24 US US10/784,819 patent/US7043384B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005142406A (ja) | 2005-06-02 |
US20050102591A1 (en) | 2005-05-12 |
US7043384B2 (en) | 2006-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3742087B2 (ja) | 不良検出システム、不良検出方法及び不良検出プログラム | |
US6789032B2 (en) | Method of statistical binning for reliability selection | |
JP6312642B2 (ja) | 検査データと組み合わせて設計データを使用するための方法 | |
KR101195226B1 (ko) | 반도체 웨이퍼 분석 시스템 | |
US20040049722A1 (en) | Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device | |
US7395170B2 (en) | Methods and apparatus for data analysis | |
US6842866B2 (en) | Method and system for analyzing bitmap test data | |
US8170707B2 (en) | Failure detecting method, failure detecting apparatus, and semiconductor device manufacturing method | |
US20030120457A1 (en) | System and method for estimating reliability of components for testing and quality optimization | |
US20030058436A1 (en) | Inspection data analysis program, defect inspection apparatus, defect inspection system and method for semiconductor device | |
WO2005077024A2 (en) | Methods and apparatus for data analysis | |
KR20060026072A (ko) | 데이터 분석 방법 및 장치 | |
EP1787132A2 (en) | Methods and apparatus for local outlier detection | |
JP2006518101A (ja) | データ分析用の装置および方法 | |
TWI617816B (zh) | 晶圓的可適性電性測試 | |
US20130016895A1 (en) | Method and system for defect-bitmap-fail patterns matching analysis including peripheral defects | |
KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
Barnett et al. | Extending integrated-circuit yield-models to estimate early-life reliability | |
JP2011187836A (ja) | 半導体製造装置の管理方法及び管理システム | |
Barnett et al. | Yield-reliability modeling: experimental verification and application to burn-in reduction | |
JP2004158820A (ja) | 不良解析システム、不良解析方法、不良解析プログラム、及び半導体装置の製造方法 | |
US20240241498A1 (en) | Module for predicting semiconductor physical defects and method thereof | |
Hamamura et al. | Repair yield simulation with iterative critical area analysis for different types of failure | |
Barnett et al. | Exploiting defect clustering for yield and reliability prediction | |
de Gyvez et al. | On the design and implementation of a wafer yield editor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |