CN100423223C - 检测半导体晶片上局部失效的测试方法 - Google Patents
检测半导体晶片上局部失效的测试方法 Download PDFInfo
- Publication number
- CN100423223C CN100423223C CNB2006101087370A CN200610108737A CN100423223C CN 100423223 C CN100423223 C CN 100423223C CN B2006101087370 A CNB2006101087370 A CN B2006101087370A CN 200610108737 A CN200610108737 A CN 200610108737A CN 100423223 C CN100423223 C CN 100423223C
- Authority
- CN
- China
- Prior art keywords
- wafer
- semiconductor chip
- test
- wafer map
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种用于测试包括半导体芯片的晶片的方法。与晶片上过滤失效半导体芯片的空间相关组相关地确定晶片是否有缺陷,其中所述空间相关组对应于晶片上的局部失效且用来计算缺陷指数值。
Description
技术领域
本发明的实施例总地涉及用于测试晶片上的半导体芯片的方法和***。更特别地,本发明的实施例涉及确定晶片上半导体芯片的局部失效的测试方法和***。
背景技术
半导体器件的功能核心是形成在半导体相容材料的管芯(die)上的集成电路。此管芯通常被称为半导体“芯片(chip)”。半导体芯片商业上大量在材料晶片上制造。晶片一般由硅材料的抛光切片形成,但是可以使用其它材料。
制造半导体芯片是高度竞争的行业,制造产率(即晶片上制造的整批半导体芯片中实际有用的半导体芯片的百分比)是重要的商业考虑因素。几个向上或者向下的产率百分比指通常是盈利和失败之间的差别。因此,半导体芯片的设计、制造、以及测试的每方面最终目的在于提高制造产率。
提高日益复杂的半导体芯片的产率是不容易的。当代的半导体芯片利用非常复杂的不同工艺序列制造在晶片上。该复杂序列包括大量单独工艺,范围涉及诸如光刻、蚀刻、扩散、离子注入、材料沉积等的不同技术。这些工艺中的许多在晶片上形成非常小的元件和区域。这些元件和区域具有非常精密的制造容差(tolerance)。实际上,由于当代半导体芯片的集成密度在过去数十年中已经提高,与各制造工艺相关的各裕度(margin)已变得日益严格。
假定大的复杂度和对应的制造误差可能性,在半导体芯片的制造期间在不同阶段认真地测试半导体芯片是不奇怪的。这些测试中的许多对大量处于制造在晶片上的半导体芯片进行(即在从晶片切割单独的半导体芯片之前)。此类型的测试通常称为“晶片级”测试。
一旦从晶片切割单独的半导体芯片且其被封装从而形成完成的半导体器件时进行另外的测试。半导体器件封装和对应的“封装级”测试通常由专门的第三方公司进行。即,半导体芯片制造商不涉及半导体芯片的封装和相关的封装级测试。理想地,由制造商送往封装商的每个半导体芯片应是“已知良好”的芯片。因此,晶片级测试是最终生产完成的半导体器件的制造序列的重要部分。
除了了解哪个半导体芯片是“已知良好”以外,制造商还必需了解通过制造工艺的晶片的产率度量(yield metric)和趋势。第一代半导体芯片具有不超过70至80%的产率是非常普通的。经过认真的测试、分析、以及制造工艺精细调节,制造商可将产率提高到高于99%。
制造商寻求改善的产率时使用的一个重要度量或分析工具是所谓的“晶片图(wafer map)”。晶片图关于对半导体芯片进行的一个或更多电测试识别良芯片(GC)和失效芯片(FC)。更特别地,晶片图根据芯片在晶片上的制造布置(即彼此的空间接近)识别良芯片和坏芯片。图5、11和12是本公开稍后论述的示例性晶片图。
制造效率对其中多个晶片(通常25个晶片)成组或成“批(lot)”制造的***有影响。晶片级测试通常以批为基础进行从而检测和评价导致提高或降低的产率的制造工艺变化。一批内一个单独晶片被确定为有缺陷的(例如其呈现出不可接受的低产率),则其可从制造工艺去除且经历详细的失效分析。此详细的失效分析是昂贵且耗时的过程,但是它也是提高产率的主要步骤。因此,制造商寻求将其有限的品质控制资源以尽可能最有效的方式应用于失效分析任务从而获得最信息丰富的失效分析。
因此,定义制造批次中晶片失效标准的问题成为非常重要的考虑因素。此外,制造商清晰地获得和认识晶片级测试和晶片失效分析产生的信息的能力对于其提高产率的努力来说是重要的。历史上,对制造批次中的每一晶片已经建立了临界产率或“目标产率”。呈现目标产率以下的实际产率的那些晶片被认为是有缺陷的且被送往失效分析。呈现目标产率或更高产率的那些晶片被认为是可接受的且被送出用于封装。
这样的分开有缺陷的和可接受的晶片的过于简单的方法已被证明越来越不能满足需要。此外,传统晶片级测试实践不提供除了批次基础以外的任何基础的信息。再次,此信息粒度水平也被证明日益不能满足需要。
发明内容
本发明的实施例提供更智能的方法以识别和分开制造批次内有缺陷的晶片和可接受的晶片。本发明的实施例使用的失效分析界定不再仅局限于简单的通过/不通过目标产率。而是,本发明的实施例能识别和说明晶片上的局部失效。另外,本发明的实施例适用于以逐个晶片为基础而不是以批次为基础提供信息,从而能够更实时地选取一批次内的有缺陷的晶片和可接受的晶片。
因此,在一个实施例中,本发明提供一种适于测试含有半导体芯片的晶片的方法,该方法包括:产生表明失效半导体芯片的晶片图;从所述晶片图产生指示出过滤的失效半导体芯片的过滤晶片图;从所述过滤晶片图计算缺陷指数值;以及将所述缺陷指数值与临界上限(upper critical limit)比较。
在另一实施例中,本发明提供一种适于确定晶片是否有缺陷的方法,包括:在晶片上定义过滤的失效半导体芯片的一个或更多空间相关的组(spatially related group);计算与所述过滤的失效半导体芯片的一个或更多空间相关的组相关的缺陷指数值;以及将所述缺陷指数值与临界上限比较。
在再一实施例中,本发明提供一种测试***,包括:适于对形成在晶片上的半导体芯片进行电测试且产生对应的测试数据的晶片测试器;适于存储所述测试数据作为数据库中的数据文件的控制器,其中所述控制器操作上结合所述数据库执行一个或更多软件模块。所述软件模块适于产生指示出失效半导体芯片的晶片图,产生指示出过滤的失效半导体芯片的过滤晶片图,定义所述过滤的失效半导体芯片的一个或更多空间相关的组,计算与所述过滤的失效半导体芯片的一个或更多空间相关的组有关的缺陷指数值,以及将所述缺陷指数值与临界上限比较。
在又一实施例中,本发明提供一种适于确定包括半导体芯片的晶片是否有缺陷的测试方法,该方法包括:在晶片上定义过滤的失效半导体芯片的空间相关组,其中所述过滤的失效半导体芯片的空间相关组对应于晶片上的局部失效;以及计算与所述过滤的失效半导体芯片的空间相关组有关的缺陷指数值,并且确定该缺陷指数值超过临界上限时,确定该晶片是有缺陷的。
附图说明
下面将参照附图描述本发明的示例性实施例,附图中相似的附图标记表示相似的元件。附图中:
图1A和1B是相关的流程图,示出根据本发明实施例的一示例性测试方法;
图2示出由二维n乘m矩阵形成的示例性空间过滤器;
图3示出在覆盖的布局矩阵内识别良芯片和失效芯片的部分示例性晶片图(WM);
图4示出从图3的晶片图(WM)得到的部分示例性过滤晶片图(FWM);
图5A是示例性晶片图,图5B是从图5A的晶片图得到的相关过滤晶片图;
图6示出从过滤晶片图定义过滤的失效芯片的组的示例过程;
图7是示例性柱状图,诸如可用于确定本发明的实施例中有用的缺陷指数值的临界上限的类型;
图8是从图7所示的柱状数据得到的示例性贝它(beta)概率分布,该相关的柱状图可用于确定本发明的实施例中有用的缺陷指数值的临界上限;
图9是示意图,示出适于执行根据本发明一实施例的测试方法的示例性测试***中选定的硬件和软件组元;
图10和11是对于类似的半导体芯片具有不同产率的示例性晶片图;以及
图12和13是分别从图10和11的晶片图得到的过滤晶片图。
具体实施方式
下面参照附图描述与本发明的数个实施例相关的选定特征和优点。然而,本发明可以以各种实施方式实现。下面的实施例中的元件和/或步骤的本质、构造和成分可被修改而不会从所附权利要求定义的本发明的实际范围去除这样的修改。
特别地,下面关于图1A和1B所示的流程图描述根据本发明一实施例的示例性测试方法。在此实施例的描述中,特定的功能和方法相互关系被称为“步骤”。对示例性测试方法的使用的逐步说明不应给出过于字面上的解释。步骤仅是说明参考。实际实施中,示例性步骤可以组合或进一步分开、再布置成许多不同的顺序,和/或与传统工艺结合。
如背景技术中说明的,发展本发明的实施例以克服以批次为基础进行的传统晶片级测试的缺点。即,传统地,一晶片批次内每个晶片上的半导体芯片经历以逐个晶片为基础的一组(例如一个或更多)电测试。仅当该批次内所有的晶片被测试之后测试***操作员或外部数据接收者(人或机器)才可得到“批次数据”。在许多情况下,批次数据仅表明发现晶片是有缺陷的以及也许是通过识别号码(identifying number)表示的识别有缺陷的晶片的列表。此类型的有缺陷的和可接受的晶片的确定传统上仅与简单的目标产率阈值相关地进行。此级别提供的信息价值很小,特别是当仅基于批次数据提供时。响应于此类型信息,制造技术员能做的仅仅是从制造批次中取出有缺陷的晶片且将其送往品质控制以用于失效分析。
晶片测试的此常规方法完全忽略了重要标准,应基于此标准更合理地确定有缺陷的晶片。此标准将晶片上的失效芯片区别为本质上分散化或本质上局部化。晶片上“局部失效”(例如,失效半导体芯片的空间相关组)的识别对于制造商提高产率的努力是非常重要的。与通常具有不清楚的、复杂或全异失效模式的“分散失效”(例如晶片上具有很小或没有空间相关性的失效芯片)不同,局部失效通常提供特定失效模式的清楚证据或积极暗示。局部失效的原因可包括颗粒污染、晶片刮擦、掩模图案失效等。这些失效模式中的许多一旦被识别就可以通过生产线上的措施(例如制造设备的短期检查或调节)被补救。
现在将关于图1A和1B所示的流程图描述本发明的第一实施例。此流程图示出适于晶片批次的测试的示例方法,其避免了与常规测试方法相关的缺点。特别地,此示例方法识别单独晶片上的局部失效且还提供对于基于逐个晶片的测试数据的更实时的存取。整个说明中,利用圆括号(XX)表示示例性方法步骤。
参照图1A,所示的方法开始于选择待测试的器件类型(31)。器件类型可对应于一个或更多特定半导体芯片设计。许多不同类型和/或形式的半导体芯片可利用普通应用的制造设备来制造。选择器件类型的步骤(31)可使得自动测试设备从存储器取得与选定器件类型相关的一套测试。之后自动测试控制器根据所指示的一套测试启动和/或配置测试设备。替代地,选择器件类型的步骤(31)可以为负责在晶片测试器上测试目标晶片的测试技师产生确定序列的指令提示。术语“目标晶片(subject wafer)”在本说明书中用来确定正在被测试的晶片或从其得到测试数据的晶片,仅潜在地区别于批次内的其它晶片。
选定待测试的器件类型之后,定义“空间过滤器(spatial filter)”(33)。空间过滤器可以是几何图案或数学关系,根据半导体芯片在目标晶片上的相对位置将它们关联。空间过滤器可采用许多不同的形式,但是在图2所示的示例中二维(例如行&列)矩阵形成的空间过滤器被使用。二维矩阵是个方便的选择,因为各个半导体芯片通常制造在晶片上由布局矩阵上的行和列定义的各区域中。
二维矩阵用作空间过滤器时,其可以表示为包括“n”行和“m”列。因此,空间过滤器的大小可以通过将其组成的行和列相乘来表示。例如,图2所示的示例空间过滤器(SF)包括3行和3列,具有对应的大小9。此外,矩阵中的每个单元(即每个唯一的行和列交叉部分,或图2中的C1至C9)可以指定一个权重系数。共同地,空间相关的权重系数定义空间过滤器的“权重”。
因此,在一个实施例中,定义空间过滤器的步骤(33)包括定义其大小和权重。如下文将另外详细描述的那样,由权重和大小适当定义的空间过滤器可作为权重过滤器(例如在一个实施例中的低通空间过滤器)。无论如何定义,空间过滤器的权重和大小将根据被测试的器件类型和关于晶片所识别的失效模式而改变。特别地,将通过示例性方法识别的局部失效的大小(最小和/或最大)将通过空间过滤器的定义来被确定。
考虑到器件类型和将被识别的失效模式,可以相对于从过去对类似半导体芯片进行的测试得到的经验数据来定义合适大小和权重的空间过滤器。空间过滤器的大小和空间过滤器内每个组成单元的权重系数的选择将确定测试方法关于潜在的局部失效的灵敏度或焦点。
一旦定义了空间过滤器,该示例方法选择目标缺陷指数值(DI)的临界上限(UCL)。缺陷指数值是后来从测试数据计算(见步骤47)的值,所述测试数据从晶片的电/功能测试得到。临界上限(UCL)是将要相关于目标晶片所做出的有缺陷/可接受决定的灵敏度设置。目标晶片的所计算的在所设定的临界上限(UCL)以上的缺陷指数值(DI)将导致目标晶片被送往失效分析。晶片的临界上限(UCL)随着形成在晶片上的半导体器件的连续代(generation)而上升是普通的。即,预期的更高产率将导致上升的临界上限(UCL)。
采用定义的空间过滤器和临界上限,目标晶片被选择用于测试(35)。此选择可利用二进制数或与目标晶片相关的识别标签从晶片批次中自动化地进行。此选择之后,目标晶片被测试(37)。
目标晶片可利用一个或更多电和/或功能测试来被测试。例如,DC测试,诸如开路/短路测试可被执行。额外地或替代地,AC测试,诸如特定功能性、步进测试、和/或检测板测试可被执行。在一套电测试期间单独的半导体芯片通过一项测试,但是未通过另一项测试是可能的。对晶片进行的每项电测试的结果可以相关于晶片上的每个半导体芯片存储在存储器(例如数据库)中。这是重要的,因为经常是一批次中的多个晶片在一个晶片测试器上被测试,然后被移到另一检测台且用不同的晶片测试器进行测试。因此对于批次内的每个晶片,且对于对目标晶片进行的一套测试中的每项测试,检测数据必需可通过晶片ID号、二进制号等被取出。
因此,测试数据可记录在与目标晶片相关的一个或更多数据文件中(39)。术语“数据文件”用于一般地指任何合理数目的可单独存取的数据文件,和/或易于有效定义、存档、分析(手工或机械)、和取出的数据结构。测试数据可与测试标准相关地被使用从而基于逐项测试或基于累积的测试确定良芯片和失效芯片。一旦测试数据被有效获得在数据文件中,则可产生晶片图(41)。
术语“晶片图”不仅意味着与目标晶片上的半导体芯片之间的一些空间相关的品质的图形表示,而且意味着与该表示有关的数据。因此,晶片图可以是图形的数据文件,易于视觉地传达给测试***操作员或品质控制管理人员。供选地,晶片图可仅包括存储在数据文件中的数据集,其建立目标晶片上的半导体芯片间的一些空间品质。此数据文件可以仅由计算逻辑电路而不是人类操作员存取。在此情况下,用语“产生晶片图”应被宽泛地理解为任何步骤,其中表达晶片上半导体芯片之间的一些空间相关品质的有序数据集被定义。此品质不需要视觉传达给人类操作员以具有落入术语“晶片图”范围内的数据集。类似地,用语“对晶片图应用空间过滤器”意味着至少一过程,其中包括在空间过滤器中的权重系数被数学地应用到支持晶片图的数据,因为权重系数不能被合理地说明为应用到晶片图,此术语仅限制于图形表示。
图3示出部分示例性晶片图(WM)。晶片图按照矩形、二维布局矩阵60来表示,在所示部分中包括行R1至R6和列Col 1至Col 5。单独的半导体芯片形成在布局矩阵60定义的各单元(C11至C65)中。布局矩阵60还定义目标晶片上的特定“虚芯片”(例如形成在晶片边缘部分中的占据例如单元C11、C12、C21、C31的部分的、非操作的芯片部分)。虚芯片指定是必要的,因为晶片是圆形的而对应的布局矩阵是矩形的。参照图3,布局矩阵60中,良芯片由测试数据值“1”表示,失效芯片(阴影遮蔽)由测试数据值“0”表示。失效芯片也被阴影遮蔽以用于在示图中易于识别。
如上所述,可以基于宏测试或特定测试产生晶片图(41)。基于宏测试来表现,如通常的那样,良芯片指示意味着芯片已经通过了所应用的一套电测试中的所有测试。失效芯片指示意味着芯片未通过一项或更多项测试。然而,良芯片和坏芯片指示可以仅相关于单个测试或少于整套测试的任何数量的相关测试在晶片图上做出。
已经根据前述或类似标准的一项或更多产生了晶片图,过滤晶片图(FWM)被产生(43)。图4示出从例如图3所示的晶片图得到的示例性的过滤晶片图。
通过应用定义的空间过滤器到晶片图得到过滤晶片图。在一个实施例中,空间过滤器应用到晶片图通过如下完成:将空间过滤器矩阵中的权重系数一个对一个地乘以与对应的布局矩阵中确定的半导体芯片相关的测试数据值以产生权重乘积值。即,在本发明的一个实施例中,半导体芯片根据布局矩阵60布置在晶片上。布局矩阵60可具有与晶片上半导体芯片的空间关系精确对应的任何合理定义(例如几何形状或数学关系)。具有预定大小和权重的所应用的空间过滤器可以根据布局矩阵60而被定义,使得它可以跨布局矩阵60基于一个芯片一个芯片地被容易地应用。
在一个示例中,采用3乘3空间过滤器,其具有9单元,每个单元具有指定的一致权重系数(1.0)。然后,始于布局矩阵60中的第一个单元(例如单元C11),空间过滤器顺序应用到布局矩阵中的每个单元(例如以其为中心)。在空间过滤器的每次应用期间,与目标单元相邻的多个单元(或空间过滤器的大小不同时的多个邻近单元)将被空间过滤器覆盖。这些捕获的单元将其各自的测试数据值贡献给适于确定目标单元的“过滤值(P)”的公式。回想到各捕获单元的测试数据值对应于其测试输出。在所示示例中,“1”和“0”的简单表示用作表明良和失效半导体芯片的示例测试数据值。
示例性空间矩阵应用于图3的布局矩阵中的单元C43时,单元C32、C33、C34、C42、C43、C44、C52、C53和C54被捕获。与晶片上通过布局矩阵确定的半导体芯片相关的测试数据值然后分别被乘以空间过滤器的权重系数从而产生对应的权重乘积值,作为单元43的过滤值(P)的计算的一部分。
各种公式应用于布局矩阵中目标单元的每个的过滤值的计算。本领域普通技术人员将意识到,考虑到使用空间过滤器,数种已知的公式可以被修改从而适当地定义用于与半导体芯片相关的测试数据值的所需过滤效果。在一个实施例中,下面的公式可用来计算过滤值(P):
其中“j”是通过空间过滤器矩阵捕获的布局矩阵中的每个单元的位置,“S”是关于与布局矩阵中捕获的单元对应的半导体芯片的测试数据值(例如所示示例中的“1”或“0”),“W”是对空间矩阵中的对应单元指定的权重系数。
继续前述示例性3乘3空间过滤器被应用于图3所示的布局矩阵中的单元C43的例子,且假定空间过滤器中的每个权重系数“W”具有一致的值1.0,对于单元C43计算得出过滤值P=0.33。如果我们进一步假定0.5的参考过滤值(Pref)(例如过滤良/失效阈值),那么单元C43被确定为图4所示的过滤晶片图中的“过滤失效芯片”。这是适于对与图4所示的部分布局矩阵相关的所有非虚半导体芯片定义良或失效值的计算的示例。
前述选择0.5作为参考过滤值(Pref)在所用示例的情况下是合理的,因为仅两个输出值可以被所采用的一位二元测试数据值表示。然而,考虑到变换的测试数据定义和/或所需的过滤效果,其它参考过滤值(Pref)当然也是可行的。
在前述示例中,空间过滤器应用于单元C22时它将覆盖多个虚芯片(例如C11、C12、C21和C31)。在相关方面,这些虚芯片可假定为具有与“良芯片”对应的数据值以计算单元C22的过滤值。
图5A和5B对照地示出利用与上述示例类似的测试方法从晶片图70产生过滤晶片图71。使晶片图70中识别的显然良好分布的多个失效芯片(FC)通过适当权重的空间过滤器,非常不同的过滤晶片图71显现了,其中过滤失效芯片(FFC)的数个团簇可被识别在目标晶片上。这些过滤失效芯片的团簇可表示与目标晶片的处理相关的一个或更多局部失效。空间过滤器应用于晶片图70的失效芯片(FC)时的权重效应与传统低通过滤效应非常类似,其类似在于失效芯片集合中的奇点(singularity)和离群值(outlier)由于其空间重要性方面在统计上不重要而可以被排除。
再参照图1A的流程图,在步骤(43)中生成过滤图之后,进行过滤图中过滤失效芯片的分组(45)。上下文中术语“分组(grouping)”,与前面论述的术语“应用”类似,可以是进行的视觉上图化相关的操作和/或数据处理相关的操作,有或没有测试***操作者干预。本示例中的“分组”导致由大小定义的组值。然而,其它分组技术可被使用。
图6进一步示出图5B的过滤失效芯片,且确定了过滤失效芯片的四(4)个不同组。这些组的每个具有一大小;组G1和G4仅含有单个孤立芯片,组G3含有5个芯片,组G2含有133个芯片。
现在参照图1B,在步骤(45)中分组所述过滤失效芯片之后,对于目标晶片计算缺陷指数值(DI)。这里再次说明,任何合理的组权重公式可被用来确定目标晶片的缺陷指数值。由于局部失效被认为比许多分散失效对质量控制工艺更有教益,用来计算晶片缺陷指数值(即最终用于区别有缺陷的和可接受的晶片的表达式)的公式应适当地着重于晶片上过滤失效芯片的大组的重要性。因此,在过滤失效芯片均匀地散布在整个晶片上时,对应的缺陷指数值将较低。然而,过滤失效芯片的高度局部化成组将导致较高的缺陷指数值。
例如,下面的公式可用于计算缺陷指数值(DI):
其中“T”是目标晶片上半导体芯片的总数,“A1”等于第一组大小(例如G1=1),“A2”等于第二组大小(例如G2=133),...直到“Ak”等于最后组的大小(例如G4=1)。此示例公式应用于图6所示的过滤失效芯片的分组,对于目标晶片获得20.6的缺陷指数。
再参照图1B,所计算的缺陷指数值(DI)与预先选定的临界上限值(UCL)比较(49)。如果所计算的目标晶片的缺陷指数值(DI)大于预定临界上限值(UCL),则目标晶片送往失效分析(51)。否则,运行图1A和1B所示的流程概述的示例方法的检测***确定目标晶片是否是批次中的最后一个晶片(53),如果是,终止该方法。否则,下一个晶片被选定(55)且该方法回到步骤(37),测试下一个晶片。
清楚地,预定合适的临界上限(UCL)的步骤对于将具有不可接受的局部失效的缺陷晶片与可接受的晶片分开的过程来说非常重要。图7和8进一步示出合适的临界上限(UCL)的选择的一个示例方法。半导体芯片制造商容易得到的经验数据的使用对该示例方法是主要的。
经验数据可引入在例如图7所示的柱状图中。离散缺陷指数值(DI)与其发生频率(F)相关地绘制在柱状图上。然后传统贝它(beta)概率(PB)分布可从柱状图数据计算且作为缺陷指数值(DI)的函数绘图。见图8。利用下面的公式,阿尔法(α)和贝它(β)值可用来构造贝它概率分布,其中“X”是柱状图数据的标准平均值,“σ”是其标准偏差:
然后所得贝它概率分布可相关于制造条件、产率预期、质量控制指示等被统计评价从而确定合适的临界上限(UCL)。
前述测试一批次晶片中的晶片的示例方法可在传统可得的测试设备上进行,例如在一个或更多微处理器控制的自动测试台上、或者在定制开发的测试***或装置上进行。图9大致示出适于实施根据本发明实施例的测试方法的示例测试***。
参照图9,测试***20与一个或更多晶片测试器或晶片测试台19协同运行。如上所述,晶片测试器19可以是适于对目标晶片进行电测试的任何装置或***。本领域技术人员知晓其设计上通用的或定制的许多不同的晶片测试器。多个不同的晶片测试器常用来运行一整套的对目标晶片的电测试。因此,通用控制总线连接21表示测试***控制器3和晶片测试器19之间硬连线的、无线的、或网络的连接路径。
晶片测试器19得到的目标晶片上半导体芯片的每一个的测试数据可被控制器3存储于相应的数据库1中。数据库1可采用许多不同的传统形式,但是通常将包括硬件,所述硬件包括一些形式的备份和/或非易失性存储器。传统数据库软件可用来实施数据库1的文件和存取特征。除了存储测试数据和与测试数据相关的数据文件之外,数据库1还可存储测试设备控制程序、测试***操作指令、和/或历史测试数据和相关数据结构等。
控制器3可以是常规微处理器或微控制器,例如Pentium微处理器,与一套传统的数据寄存器5协同运行且运行常规操作***,例如Windows或Linux。实际上,在一个实施例中,测试***20可在常规个人计算机(PC)上实现。控制器3还可连接到监视器17(例如LCD显示器或CRT)和/或测试***20内的其它常规***设备例如鼠标或键盘(未示出)。通过这样的***设备和/或监视器17,测试***操作员可以与测试***20交互。
借助于在测试***20上运行的操作***,诸如上述示例测试方法的晶片测试方法可以通过软件中可调用的各种计算和控制功能的使用来实施。即,借助于集成的操作***,控制器3可以调用各种软件模块以完成实现测试方法的各种功能。
图9所示的测试***20示出有五(5)个示例软件模块,其可通过控制器3调用从而实施测试方法。这些软件模块包括晶片图生成器7、过滤图生成器9、分组图生成器11、缺陷指数值(DI)生成器13、以及DI比较器15。控制器3和这些软件模块的每个之间的调用关系通过功能连接(functionalconnection)22示于图9中。实践中,功能连接22将以硬件(例如,连接控制器3和存储器诸如数据库1的相关数据/地址/控制信号线)和/或软件实现。现在将描述实施图1A和1B所示的示例测试方法的示例模块。这样做时,不应相对于本发明的范围给示例软件模块一个过于字面的解释。本领域技术人员将意识到,软件公知地受特定实施的影响。许多不同的控制和数据操作功能和操作可以以软件模块的许多不同集合和类型来实现(分别地或组合地)。因此,下面的操作描述意在传达适于本发明的一个或更多实施例的有效实施的功能选择。它不要求依据许多不同实现方法的功能模块之间的一些人为区分。
参照图1A、1B和9,初始化测试***20操作后,测试***操作者可以选择待测试的器件类型(31)。此选择可以利用监视器17上呈现的菜单做出。利用相同或类似的图形用户界面,测试***操作者还可以利用提供来作为测试***20的一部分的***设备例如鼠标定义合适的空间过滤器和对应的临界上限(33)。利用这样选择的测试方法对象和标准,目标晶片被选定用于测试(35)。控制器3可以用来控制晶片检测器19和/或自动晶片传送器的操作。然后晶片测试器执行目标晶片的一项或更多电测试(37)且返回测试数据到控制器3。此测试数据用来产生数据库1中对应的数据文件(39)。
利用存储在数据库1中的数据文件,控制器3调用晶片图生成器7。上下文中术语“调用”或“可调用的”一般指的是任何关系,一软件藉此请求或启动另一软件的执行。当被调用时,晶片图生成器7从所存储的数据文件产生晶片图(41)。这样产生的晶片图在某些实施例中可以与适于显示在监视器17上从而向测试***操作者提供可视反馈的图形文件相关。
一旦生成了晶片图,控制器3可以调用过滤图生成器9。当被调用时,过滤图生成器9从与前面生成的晶片图相关的一个或更多数据文件产生过滤图(43)。一旦产生了过滤晶片图,控制器3可以调用分组图生成器11。当被调用时,分组图生成器11利用来自一个或更多与前面生成的过滤晶片图相关的数据文件的数据来分组在过滤图中识别的过滤失效芯片的团簇(45)。
一旦过滤失效芯片已经被分组,控制器3可以调用缺陷指数值(DI)生成器13。当被调用时,缺陷指数生成器13利用从分组的过滤失效芯片得到的数据计算目标晶片的缺陷指数值(DI)(47)。然后当控制器3调用DI比较器15时此计算的缺陷指数值(DI)与确定的临界上限比较(49)。基于此比较结果,目标晶片可被控制器3的操作识别为有缺陷的晶片从而被送往失效分析或者被识别为可接受的晶片。例如,失效分析指示可以通过监视器17传达到测试***操作者。
对目标晶片完成测试方法之后,控制器3可以判定是否目标晶片是一测试批次中的最后一个晶片(53),如果不是,开始下一个晶片的测试(55)。
已经以测试***操作者在测试方法内的各个点功能上干预为背景描述了前述示例操作。然而,这样的人类操作者干预不是必需的,在某些情况下不是明智的。因此,前述示例测试方法及其示例测试***实施可以利用传统技术自动化从而从测试方法的全部或部分去掉人类操作者。
无论如何实施,本发明的实施例与传统技术相比提供显著改善的测试结果。考虑图10和11所示的比较示例。这些图的每个示出其上形成有相同半导体芯片的两个晶片的实际晶片图。失效半导体芯片(FC)在每个晶片图上由暗矩形表示。图10所示的第一个晶片具有95.57%的产率,而图11所示的第二个晶片具有94.79%的产率。
图12和13是第一和第二过滤晶片图,分别示出与图10和11所示的第一和第二晶片图对应的过滤失效芯片(FFC)。具有一致权重单元的3乘3空间矩阵(SP)被用来产生过滤晶片图。对于晶片测试确定0.5的临界上限(UCL)。利用上面提出的示例公式计算过滤值(P)和缺陷指数值(DI),第一晶片具有所计算的0.51的缺陷指数值(DI),第二晶片具有所计算的0.08的缺陷指数值。因此,具有95.57%产率的第一晶片被认为是有缺陷的且被送往失效分析,而具有94.79产率的第二晶片被认为是可接受的。此外,图12所示的第一过滤图指示出导致此分类的单个局部失效的位置。此额外信息对进行失效分析的质量控制人员可证明是高度有价值的。
结合数个实施例,给出前述示例以教导本发明的实施和使用。本发明的实际范围不限于这些示例,而是由所附权利要求来定义。
Claims (34)
1. 一种适于测试含有半导体芯片的晶片的方法,该方法包括:
产生表明失效半导体芯片的晶片图;
从所述晶片图产生表明过滤失效半导体芯片的过滤晶片图;
从所述过滤晶片图计算缺陷指数值;以及
将所述缺陷指数值与临界上限比较。
2. 如权利要求1所述的方法,还包括:
基于所述缺陷指数值与临界上限之间的比较确定所述晶片是否是有缺陷的;以及
当确定所述晶片是有缺陷的时,对该晶片进行失效分析。
3. 如权利要求1所述的方法,其中产生所述晶片图包括:
对所述半导体芯片进行电测试从而产生测试数据;以及
在测试数据的基础上,确定所述半导体芯片的每一个是否是失效半导体芯片。
4. 如权利要求3所述的方法,其中产生所述晶片图还包括:
从所述测试数据形成数据文件;以及
从所述数据文件形成所述晶片图。
5. 如权利要求4所述的方法,其中产生所述晶片图还包括:
产生适于可视地显示在监视器上的图形文件。
6. 如权利要求1所述的方法,其中产生所述过滤晶片图包括:
将确定大小的空间过滤器应用到所述晶片图从而产生所述过滤晶片图。
7. 如权利要求6所述的方法,其中所述空间过滤器包括“n乘m”单元矩阵,每个单元具有权重系数。
8. 如权利要求7所述的方法,其中所述晶片图定义与晶片上半导体芯片的布置相关的布局矩阵;且
其中生成所述过滤晶片图包括将所述空间过滤器以整个布局矩阵上一个半导体芯片接一个半导体芯片的方式应用到各测试数据值,所述各测试数据值与通过所述空间过滤器的应用在所述布局矩阵中确定的半导体芯片相关联。
9. 如权利要求8所述的方法,其中将所述空间过滤器应用到一个半导体芯片包括:
计算过滤值;
将所述计算的过滤值与参考过滤值比较;以及
基于所述比较确定所述一个半导体芯片是否是过滤失效半导体芯片。
10. 如权利要求9所述的方法,其中计算所述过滤值包括:
对于通过所述空间过滤器的应用确定的每个接近的半导体芯片,将对应的测试数据值乘以来自所述空间过滤器的对应的权重系数从而确定权重乘积值;
将所有的权重乘积值求和;以及
将所述求和的权重乘积值除以所述空间过滤器的大小。
11. 如权利要求10所述的方法,其中每个权重系数具有一致的值,每个测试数据值具有一位二进制数据值,所述参考过滤值为0.5。
12. 如权利要求6所述的方法,其中产生所述过滤晶片图还包括:
从所述过滤晶片图产生适于可视地显示在监视器上的图形文件。
13. 如权利要求1所述的方法,其中从所述过滤晶片图计算所述缺陷指数值包括:
定义与所述过滤失效半导体芯片相关的一个或更多组值;以及
与所述一个或更多组值相关地计算所述缺陷指数值。
14. 如权利要求13所述的方法,其中与所述一个或更多组值相关地计算所述缺陷指数值包括:
将所述一个或更多组值的平方求和,取所述平方值的总和的平方根,且将所述平方根除以晶片上半导体芯片的总数。
15. 如权利要求1所述的方法,其中所述临界上限与经验数据相关地定义,所述经验数据通过测试与所述晶片上的半导体芯片类似的半导体芯片而获得。
16. 如权利要求15所述的方法,其中所述临界上限与经验数据的统计模型或表达式相关地定义。
17. 一种适于确定晶片是否有缺陷的方法,包括:
定义晶片上过滤失效半导体芯片的一个或更多空间相关组;
与所述过滤失效半导体芯片的一个或更多空间相关组有关地计算缺陷指数值;以及
将所述缺陷指数值与临界上限比较。
18. 如权利要求17所述的方法,其中定义所述过滤失效半导体芯片的一个或更多空间相关组包括:
从表明所述晶片上的失效半导体芯片的测试数据产生晶片图;
将空间过滤器应用到所述晶片图从而定义过滤晶片图;以及
与所述过滤晶片图相关地定义过滤失效半导体芯片的一个或更多空间相关组。
19. 如权利要求18所述的方法,其中所述方法顺序应用于一晶片批次中的每个晶片;且还包括:
从所述晶片图和所述过滤晶片图产生各图形文件,每个图形文件适于在该晶片批次的测试期间实时地且基于逐个晶片地显示在监视器上。
20. 如权利要求17所述的方法,还包括:
基于所述缺陷指数值和临界上限之间的比较确定晶片有缺陷时,对该晶片进行失效分析。
21. 如权利要求18所述的方法,其中产生所述晶片图包括:
对所述半导体芯片进行电测试从而产生所述测试数据;
从所述测试数据形成数据文件;
从所述数据文件形成所述晶片图;以及
基于所述测试数据,确定所述半导体芯片的每个是否是失效半导体芯片。
22. 如权利要求18所述的方法,其中所述空间过滤器包括“n乘m”单元矩阵,每个单元具有权重系数。
23. 如权利要求22所述的方法,其中所述晶片图定义与所述晶片上半导体芯片的布置相关的布局矩阵;以及
其中生成所述过滤晶片图包括将所述空间过滤器以整个布局矩阵上一个半导体芯片接一个半导体芯片的方式应用到各测试数据值,所述各测试数据值与所述一个半导体芯片附近的半导体芯片相关。
24. 如权利要求23所述的方法,其中将所述空间过滤器应用到一个半导体芯片包括:
计算过滤值;
将所述过滤值与参考过滤值比较;以及
基于所述比较判定所述一个半导体芯片是否是过滤失效半导体芯片。
25. 如权利要求24所述的方法,其中计算所述过滤值包括:
对于通过所述空间过滤器的应用确定的每个接近的半导体芯片,将对应的测试数据值乘以来自所述空间过滤器的对应的权重系数从而定义权重乘积值;
将所有的权重乘积值求和;以及
将所述求和的权重乘积值除以所述空间过滤器的大小。
26. 如权利要求25所述的方法,其中每个权重系数具有一致的值,每个测试数据具有一位二进制数据值,所述参考过滤值为0.5。
27. 如权利要求17所述的方法,其中所述临界上限与经验数据相关地定义,所述经验数据通过测试与所述晶片上的半导体芯片类似的半导体芯片而获得。
28. 如权利要求27所述的方法,其中所述临界上限与所述经验数据的统计模型或表达式相关地定义。
29.一种测试***,包括:
晶片测试器,适于对形成在晶片上的半导体芯片进行电测试且产生对应的测试数据;
控制器,适于将所述测试数据存储在数据库中作为数据文件;
其中所述控制器操作上与所述数据库协同执行一个或更多软件模块,所述软件模块适于:
产生表明失效半导体芯片的晶片图;
产生表明过滤失效半导体芯片的过滤晶片图;
定义所述过滤失效半导体芯片的一个或更多空间相关组;
与所述过滤失效半导体芯片的一个或更多空间相关组相关地计算缺陷指数值;以及
将所述缺陷指数值与临界上限比较。
30. 如权利29所述的测试***,还包括监视器,其在控制器控制下且适于实时地显示所述晶片图和所述过滤晶片图的图形形式。
31. 如权利30所述的测试***,其中所述监视器还适于基于所述缺陷指数值与所述临界上限之间的所述比较来显示表明晶片有缺陷的指示。
32. 如权利29所述的测试***,其中所述晶片测试器包括多个晶片测试器,每个适于对所述晶片执行不同的电测试。
33. 如权利29所述的测试***,其中所述一个或更多软件模块存储在所述数据库中且可以被控制器上运行的操作***调用。
34. 如权利29所述的测试***,其中所述控制器实施自动测试程序,其包括执行软件程序中的一个或更多而没有测试***操作者的干预。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050073497A KR100909474B1 (ko) | 2005-08-10 | 2005-08-10 | 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들 |
KR73497/05 | 2005-08-10 | ||
US11/373,339 | 2006-03-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1913118A CN1913118A (zh) | 2007-02-14 |
CN100423223C true CN100423223C (zh) | 2008-10-01 |
Family
ID=37721997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101087370A Active CN100423223C (zh) | 2005-08-10 | 2006-08-10 | 检测半导体晶片上局部失效的测试方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7514949B2 (zh) |
KR (1) | KR100909474B1 (zh) |
CN (1) | CN100423223C (zh) |
TW (1) | TWI313903B (zh) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MXPA06013286A (es) * | 2004-05-21 | 2007-07-19 | Pressco Tech Inc | Interfaz de configuracion de usuario de re-inspeccion grafica. |
US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US8041103B2 (en) | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
US7877722B2 (en) * | 2006-12-19 | 2011-01-25 | Kla-Tencor Corp. | Systems and methods for creating inspection recipes |
US8194968B2 (en) | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
US8213704B2 (en) * | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
US20090005135A1 (en) * | 2007-06-29 | 2009-01-01 | Nokia Corporation | Electronic device slide mechanism |
US7796804B2 (en) | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
US7711514B2 (en) * | 2007-08-10 | 2010-05-04 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan |
TWI469235B (zh) | 2007-08-20 | 2015-01-11 | Kla Tencor Corp | 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法 |
US8139844B2 (en) * | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
WO2010014609A2 (en) | 2008-07-28 | 2010-02-04 | Kla-Tencor Corporation | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
US8204297B1 (en) | 2009-02-27 | 2012-06-19 | Kla-Tencor Corp. | Methods and systems for classifying defects detected on a reticle |
US8112241B2 (en) | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
US9031810B2 (en) * | 2011-01-11 | 2015-05-12 | Haiguang Chen | Methods and systems of object based metrology for advanced wafer surface nanotopography |
US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
FR2976096B1 (fr) * | 2011-06-06 | 2013-06-21 | Qualtera | Système d'analyse de données de test de semi-conducteurs |
KR101808819B1 (ko) * | 2011-08-16 | 2017-12-13 | 삼성전자주식회사 | 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법 |
US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
US9070651B2 (en) | 2011-12-02 | 2015-06-30 | International Business Machines Corporation | Non-linear kerf monitor and design structure thereof |
US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
WO2014149197A1 (en) | 2013-02-01 | 2014-09-25 | Kla-Tencor Corporation | Detecting defects on a wafer using defect-specific and multi-channel information |
US10141413B2 (en) | 2013-03-13 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer strength by control of uniformity of edge bulk micro defects |
US9064823B2 (en) | 2013-03-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for qualifying a semiconductor wafer for subsequent processing |
US20140303912A1 (en) * | 2013-04-07 | 2014-10-09 | Kla-Tencor Corporation | System and method for the automatic determination of critical parametric electrical test parameters for inline yield monitoring |
US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
CN103745934B (zh) * | 2013-12-30 | 2016-08-24 | 格科微电子(上海)有限公司 | 晶圆级封装方法 |
CN104785515B (zh) * | 2015-04-27 | 2017-10-13 | 沈逍江 | 两段式绞龙间接热脱附装置 |
CN105117264A (zh) * | 2015-09-17 | 2015-12-02 | 中国电子科技集团公司第五十八研究所 | 一种bin文件转换为atp文件的方法 |
US10330727B2 (en) * | 2016-09-15 | 2019-06-25 | Samsung Electronics Co., Ltd. | Importance sampling method for multiple failure regions |
US10365617B2 (en) | 2016-12-12 | 2019-07-30 | Dmo Systems Limited | Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow |
US10393802B2 (en) * | 2017-06-14 | 2019-08-27 | Nuvoton Technology Corporation | System and method for adaptive testing of semiconductor product |
US10585049B2 (en) * | 2018-03-10 | 2020-03-10 | Kla-Tencor Corporation | Process-induced excursion characterization |
TWI757973B (zh) | 2019-12-06 | 2022-03-11 | 美商伊路米納有限公司 | 使用圖形檔案控制電子元件的方法和裝置以及相關的電腦程式產品和圖形檔案組 |
US11293970B2 (en) * | 2020-01-12 | 2022-04-05 | Kla Corporation | Advanced in-line part average testing |
CN111257715B (zh) * | 2020-02-19 | 2022-06-24 | 上海韦尔半导体股份有限公司 | 一种晶圆测试方法及装置 |
KR102427207B1 (ko) | 2020-10-14 | 2022-08-01 | (주)아프로시스 | Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 |
CN114461457A (zh) * | 2020-11-10 | 2022-05-10 | 长鑫存储技术有限公司 | 晶圆测试机台的侦测方法及侦测装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269276A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Corp | 欠陥解析システムおよびその方法 |
US6493645B1 (en) * | 2000-01-11 | 2002-12-10 | Infineon Technologies North America Corp | Method for detecting and classifying scratches occurring during wafer semiconductor processing |
US20050102591A1 (en) * | 2003-11-07 | 2005-05-12 | Hiroshi Matsushita | Failure detection system, failure detection method, and computer program product |
US20050148104A1 (en) * | 2003-12-24 | 2005-07-07 | Kota Gowri P. | Process controls for improved wafer uniformity using integrated or standalone metrology |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5256578A (en) * | 1991-12-23 | 1993-10-26 | Motorola, Inc. | Integral semiconductor wafer map recording |
US5240866A (en) * | 1992-02-03 | 1993-08-31 | At&T Bell Laboratories | Method for characterizing failed circuits on semiconductor wafers |
GB9219115D0 (en) | 1992-09-09 | 1992-10-21 | Schering Agrochemicals Ltd | Herbicides |
KR100192216B1 (ko) * | 1996-02-29 | 1999-06-15 | 황인길 | 웨이퍼 맵 변환방법 |
IE960908A1 (en) | 1996-04-18 | 1997-10-22 | Motorola Inc | Method for high-speed testing a semiconductor device |
US6097887A (en) * | 1997-10-27 | 2000-08-01 | Kla-Tencor Corporation | Software system and method for graphically building customized recipe flowcharts |
US6476913B1 (en) * | 1998-11-30 | 2002-11-05 | Hitachi, Ltd. | Inspection method, apparatus and system for circuit pattern |
US6252412B1 (en) * | 1999-01-08 | 2001-06-26 | Schlumberger Technologies, Inc. | Method of detecting defects in patterned substrates |
US6539106B1 (en) * | 1999-01-08 | 2003-03-25 | Applied Materials, Inc. | Feature-based defect detection |
JP2000243794A (ja) * | 1999-02-24 | 2000-09-08 | Toshiba Corp | 半導体ウエハの解析方法 |
US6763130B1 (en) | 1999-07-21 | 2004-07-13 | Applied Materials, Inc. | Real time defect source identification |
JP3749107B2 (ja) * | 1999-11-05 | 2006-02-22 | ファブソリューション株式会社 | 半導体デバイス検査装置 |
JP2001230289A (ja) | 2000-02-15 | 2001-08-24 | Hitachi Ltd | 欠陥解析方法および欠陥解析システム |
KR100389135B1 (ko) | 2001-02-20 | 2003-06-25 | 삼성전자주식회사 | 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법 |
JP4230674B2 (ja) * | 2001-03-01 | 2009-02-25 | 株式会社日立製作所 | 欠陥検査装置およびその方法 |
WO2002075341A1 (en) | 2001-03-19 | 2002-09-26 | Hitachi, Ltd. | Semiconductor device and its test method |
JP3904419B2 (ja) * | 2001-09-13 | 2007-04-11 | 株式会社日立製作所 | 検査装置および検査システム |
TW591237B (en) | 2002-07-31 | 2004-06-11 | Advanced Semiconductor Eng | Semiconductor wafer and testing method for the same |
KR100583529B1 (ko) | 2003-10-01 | 2006-05-26 | 동부일렉트로닉스 주식회사 | 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법 |
US7346883B2 (en) * | 2004-07-09 | 2008-03-18 | Kla-Tencor Technologies Corporation | System and method for integrated data transfer, archiving and purging of semiconductor wafer data |
-
2005
- 2005-08-10 KR KR1020050073497A patent/KR100909474B1/ko active IP Right Grant
-
2006
- 2006-03-13 US US11/373,339 patent/US7514949B2/en active Active
- 2006-05-25 TW TW095118648A patent/TWI313903B/zh active
- 2006-08-10 CN CNB2006101087370A patent/CN100423223C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269276A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Corp | 欠陥解析システムおよびその方法 |
US6493645B1 (en) * | 2000-01-11 | 2002-12-10 | Infineon Technologies North America Corp | Method for detecting and classifying scratches occurring during wafer semiconductor processing |
US20050102591A1 (en) * | 2003-11-07 | 2005-05-12 | Hiroshi Matsushita | Failure detection system, failure detection method, and computer program product |
US20050148104A1 (en) * | 2003-12-24 | 2005-07-07 | Kota Gowri P. | Process controls for improved wafer uniformity using integrated or standalone metrology |
Also Published As
Publication number | Publication date |
---|---|
CN1913118A (zh) | 2007-02-14 |
US20070035322A1 (en) | 2007-02-15 |
TWI313903B (en) | 2009-08-21 |
US7514949B2 (en) | 2009-04-07 |
TW200707614A (en) | 2007-02-16 |
KR100909474B1 (ko) | 2009-07-28 |
KR20070018638A (ko) | 2007-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100423223C (zh) | 检测半导体晶片上局部失效的测试方法 | |
US7894926B2 (en) | Global predictive monitoring system for a manufacturing facility | |
US7197414B2 (en) | System and method for identifying a manufacturing tool causing a fault | |
US8312401B2 (en) | Method for smart defect screen and sample | |
CN106845526B (zh) | 一种基于大数据融合聚类分析的关联参数故障分类方法 | |
US20110022212A1 (en) | Bottleneck device extracting method and bottleneck device extracting assistance device | |
JP2006318263A (ja) | 情報分析システム、情報分析方法及びプログラム | |
KR101808819B1 (ko) | 테스트 맵 분류 방법 및 그것을 이용하는 제조 공정 조건 설정 방법 | |
CN103714191B (zh) | 用于异常工具和阶段诊断的2d/3d分析 | |
CN113191399A (zh) | 一种基于机器学习分类器提高半导体芯片良品率的方法 | |
JP2010218187A (ja) | 製造条件調整装置 | |
CN110910021A (zh) | 一种基于支持向量机监控在线缺陷的方法 | |
CN109508820A (zh) | 基于差异化建模的校园用电量预测建模方法 | |
US6615157B1 (en) | System method and computer program product for automatically assessing experiment results | |
CN103942403B (zh) | 一种对海量变量进行筛选的方法及设备 | |
US7035770B2 (en) | Fuzzy reasoning model for semiconductor process fault detection using wafer acceptance test data | |
JP2007049126A (ja) | 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム | |
CN109886288A (zh) | 一种用于电力变压器的状态评价方法及装置 | |
US11763446B2 (en) | Wafer bin map based root cause analysis | |
Tan et al. | Automated wafer defect map generation for process yield improvement | |
CN109492913B (zh) | 一种配电终端的模块化风险预测方法、装置及可存储介质 | |
CN104169824A (zh) | 制造工序的管理支援装置 | |
US7580924B1 (en) | Method and system for collection, analysis, and display of semiconductor manufacturing information | |
CN112397404A (zh) | 半导体制程检测方法及检测*** | |
Jamil et al. | Framework to Reduce Cost Scrapping and Cost of Assemble Test Capacity in Semiconductor Integrated Circuit Manufacturing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |