JP2001230289A - 欠陥解析方法および欠陥解析システム - Google Patents
欠陥解析方法および欠陥解析システムInfo
- Publication number
- JP2001230289A JP2001230289A JP2000036894A JP2000036894A JP2001230289A JP 2001230289 A JP2001230289 A JP 2001230289A JP 2000036894 A JP2000036894 A JP 2000036894A JP 2000036894 A JP2000036894 A JP 2000036894A JP 2001230289 A JP2001230289 A JP 2001230289A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- detailed information
- storing
- defects
- inspection object
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 被検査物の致命的な不良の発生を、製造過程
において事前に知ることができるようにすること。 【解決手段】 被検査物の製造過程において欠陥を検出
して欠陥位置を記憶するステップと、前記欠陥に関する
詳細情報を収集して前記欠陥位置と関連付けて記憶する
ステップと、前記被検査物の最終検査における不良発生
位置を記憶するステップと、前記欠陥位置と前記不良発
生位置を比較するステップと、前記比較結果に基づき前
記詳細情報を分類して表示するステップとを実施する。
において事前に知ることができるようにすること。 【解決手段】 被検査物の製造過程において欠陥を検出
して欠陥位置を記憶するステップと、前記欠陥に関する
詳細情報を収集して前記欠陥位置と関連付けて記憶する
ステップと、前記被検査物の最終検査における不良発生
位置を記憶するステップと、前記欠陥位置と前記不良発
生位置を比較するステップと、前記比較結果に基づき前
記詳細情報を分類して表示するステップとを実施する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路パターン
を形成して製造される電子回路製品の欠陥解析方法およ
び欠陥解析システムに係り、さらに詳しくは、途中工程
で発生する欠陥の電気的致命性を判定し、電気的致命性
が高い致命欠陥を解析する、欠陥の解析手法にかかわる
技術に関し、特に、半導体装置のように多数の処理工程
を経て製造される電子回路製品に適用して好適な技術に
関する。
を形成して製造される電子回路製品の欠陥解析方法およ
び欠陥解析システムに係り、さらに詳しくは、途中工程
で発生する欠陥の電気的致命性を判定し、電気的致命性
が高い致命欠陥を解析する、欠陥の解析手法にかかわる
技術に関し、特に、半導体装置のように多数の処理工程
を経て製造される電子回路製品に適用して好適な技術に
関する。
【０００２】
【従来の技術】半導体装置の製造は数百もの処理工程か
らなり、ウェハのインプットから完成までに数十日を要
する。全ての処理工程は、完成段階で電気的に正常な動
作をさせることを目的に行われている。このため、途中
工程で完成時に電気的な不良に至る致命欠陥を早期に発
見し、この発生を防止することが重要となる。
らなり、ウェハのインプットから完成までに数十日を要
する。全ての処理工程は、完成段階で電気的に正常な動
作をさせることを目的に行われている。このため、途中
工程で完成時に電気的な不良に至る致命欠陥を早期に発
見し、この発生を防止することが重要となる。
【０００３】特開平１１−１７６８９９号公報には、欠
陥警告方法及び欠陥警告システムが記載されている。こ
れは、ウェハが製造工程の最後に実施されるテスト工程
に達した時点で、途中工程の検査で検出された欠陥の座
標とテスト工程で検出された不良の座標とを突き合わせ
し、テスト工程で不良となる致命欠陥が発生する工程と
場所を特定して評価値を計算し、評価値があらかじめ定
めたしきい値を超えた場合に警告を発生するものであ
る。
陥警告方法及び欠陥警告システムが記載されている。こ
れは、ウェハが製造工程の最後に実施されるテスト工程
に達した時点で、途中工程の検査で検出された欠陥の座
標とテスト工程で検出された不良の座標とを突き合わせ
し、テスト工程で不良となる致命欠陥が発生する工程と
場所を特定して評価値を計算し、評価値があらかじめ定
めたしきい値を超えた場合に警告を発生するものであ
る。
【０００４】また、特開平８−２１８０３号公報には、
欠陥種別判定装置が記載されている。これは、途中工程
において欠陥の画像を撮像し、欠陥画像から抽出した欠
陥情報をニューロ処理ユニットの入力として与え、出力
として欠陥種別を得る構成としたものである。本従来技
術は、事前に各欠陥種類の代表的欠陥を見本として教示
させることに特徴がある。見本の作成は、欠陥画像を人
間が観察・分類して行う。ニューロ処理ユニットに入力
する欠陥情報としては、欠陥画像を画像処理することに
より抽出された画像特徴量が用いられる。
欠陥種別判定装置が記載されている。これは、途中工程
において欠陥の画像を撮像し、欠陥画像から抽出した欠
陥情報をニューロ処理ユニットの入力として与え、出力
として欠陥種別を得る構成としたものである。本従来技
術は、事前に各欠陥種類の代表的欠陥を見本として教示
させることに特徴がある。見本の作成は、欠陥画像を人
間が観察・分類して行う。ニューロ処理ユニットに入力
する欠陥情報としては、欠陥画像を画像処理することに
より抽出された画像特徴量が用いられる。
【０００５】
【発明が解決しようとする課題】前記第１の従来技術で
は、半導体装置が完成してテスト工程を経た後でない
と、致命欠陥の判定ができない。このため、欠陥の発生
から対策を始めるまでに時間を要し、不良を作りこむこ
とが避けられないこととなる。ただし、ウェハ内の同一
場所に繰り返し致命欠陥が発生する場合には、途中工程
の検査で得られた座標を用いて致命欠陥の発生が検知で
きるが、こうした場合は限定されたケースである。
は、半導体装置が完成してテスト工程を経た後でない
と、致命欠陥の判定ができない。このため、欠陥の発生
から対策を始めるまでに時間を要し、不良を作りこむこ
とが避けられないこととなる。ただし、ウェハ内の同一
場所に繰り返し致命欠陥が発生する場合には、途中工程
の検査で得られた座標を用いて致命欠陥の発生が検知で
きるが、こうした場合は限定されたケースである。
【０００６】前記第２の従来技術は、途中工程で欠陥を
画像特徴量が類似したグループに分類可能であるが、致
命欠陥と非致命欠陥を正確に分類させることは困難であ
った。すなわち、致命欠陥を正確に分類するためには、
教示する見本の作成を正確に行うことが重要となる。し
かし、製造工程で発生する多様な欠陥を、人間が観察・
分類して、致命欠陥の見本を正確に作成することは困難
である。例えば、電気回路パターンに異物が付着してい
る場合、全ての異物が致命欠陥となる訳ではない。すな
わち、異物が導電性の物質であるか、非導電性の物質で
あるかによって、ショート欠陥に至る確率は大きく異な
る。また、異物の高さと電気回路パターンを形成する膜
厚の関係により、電気回路パターンを断線に至らしめる
確率も異なってくる。これら、異物の材質や高さの情報
を、人間が欠陥画像を観察して識別することは困難であ
る。
画像特徴量が類似したグループに分類可能であるが、致
命欠陥と非致命欠陥を正確に分類させることは困難であ
った。すなわち、致命欠陥を正確に分類するためには、
教示する見本の作成を正確に行うことが重要となる。し
かし、製造工程で発生する多様な欠陥を、人間が観察・
分類して、致命欠陥の見本を正確に作成することは困難
である。例えば、電気回路パターンに異物が付着してい
る場合、全ての異物が致命欠陥となる訳ではない。すな
わち、異物が導電性の物質であるか、非導電性の物質で
あるかによって、ショート欠陥に至る確率は大きく異な
る。また、異物の高さと電気回路パターンを形成する膜
厚の関係により、電気回路パターンを断線に至らしめる
確率も異なってくる。これら、異物の材質や高さの情報
を、人間が欠陥画像を観察して識別することは困難であ
る。
【０００７】本発明は、以上のような実情に鑑みてなさ
れたもので、欠陥の詳細情報と電気的致命性の関係を、
客観的データ処理に基づき明らかにすることを目的とし
ている。ここで、詳細情報とは、顕微鏡画像やＳＥＭ画
像またはＥＤＸ分析波形等であり、検出器の種類により
異なる。さらに本発明は、前記詳細情報に基づき欠陥を
分類することにより、途中工程で欠陥の電気的致命性を
正確に判定する手段を提供することを目的としている。
本発明によれば、途中工程で致命欠陥の発生が検知で
き、致命欠陥を優先的に対策することにより、不良の作
りこみを最小限に食い止めることが可能となる。
れたもので、欠陥の詳細情報と電気的致命性の関係を、
客観的データ処理に基づき明らかにすることを目的とし
ている。ここで、詳細情報とは、顕微鏡画像やＳＥＭ画
像またはＥＤＸ分析波形等であり、検出器の種類により
異なる。さらに本発明は、前記詳細情報に基づき欠陥を
分類することにより、途中工程で欠陥の電気的致命性を
正確に判定する手段を提供することを目的としている。
本発明によれば、途中工程で致命欠陥の発生が検知で
き、致命欠陥を優先的に対策することにより、不良の作
りこみを最小限に食い止めることが可能となる。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、例えば、本発明による電子回路パターンの製造工程
において検出される欠陥の解析方法の１つの発明では、
被検査物欠陥を検出して欠陥位置を記憶するステップ
と、前記欠陥に関する詳細情報を収集して前記欠陥位置
と関連付けて記憶するステップと、前記被検査物の電気
テストにおける不良発生位置を記憶するステップと、前
記欠陥位置と前記不良発生位置を比較するステップと、
前記比較結果に基づき前記詳細情報を分類して表示する
ステップとを含むものとされ、また、例えば、本発明に
よる電子回路パターンの製造工程において検出される欠
陥の解析システムの１つの発明では、欠陥位置の検出手
段と、前記欠陥に関する詳細情報の収集手段と、前記欠
陥位置と前記詳細情報の関連付け手段と、前記被検査物
の電気不良発生位置の検出手段と、前記欠陥位置と前記
不良発生位置の比較手段と、前記比較結果に基づき前記
詳細情報を分類して表示する手段とを、有する。
め、例えば、本発明による電子回路パターンの製造工程
において検出される欠陥の解析方法の１つの発明では、
被検査物欠陥を検出して欠陥位置を記憶するステップ
と、前記欠陥に関する詳細情報を収集して前記欠陥位置
と関連付けて記憶するステップと、前記被検査物の電気
テストにおける不良発生位置を記憶するステップと、前
記欠陥位置と前記不良発生位置を比較するステップと、
前記比較結果に基づき前記詳細情報を分類して表示する
ステップとを含むものとされ、また、例えば、本発明に
よる電子回路パターンの製造工程において検出される欠
陥の解析システムの１つの発明では、欠陥位置の検出手
段と、前記欠陥に関する詳細情報の収集手段と、前記欠
陥位置と前記詳細情報の関連付け手段と、前記被検査物
の電気不良発生位置の検出手段と、前記欠陥位置と前記
不良発生位置の比較手段と、前記比較結果に基づき前記
詳細情報を分類して表示する手段とを、有する。
【０００９】上記の解決手段は、本発明の欠陥解析方法
あるいは欠陥解析システムの１つの例示であって、前記
した目的を達成するための他の解決手段の具体例は、以
下の発明の実施の形態において明らかとなる。
あるいは欠陥解析システムの１つの例示であって、前記
した目的を達成するための他の解決手段の具体例は、以
下の発明の実施の形態において明らかとなる。
【００１０】
【発明の実施の形態】以下、半導体装置の製造工程に本
発明を適用した場合を例にとり、本発明の実施の形態
を、図面を用いて詳細に説明する。
発明を適用した場合を例にとり、本発明の実施の形態
を、図面を用いて詳細に説明する。
【００１１】図１は、本発明の１実施形態に係る欠陥解
析システムの構成を示すブロック図である。同図に示す
ように、本実施形態の欠陥解析システムは、検査装置１
００、レビュー装置１０１、電気テスタ１０２、致命性
判定装置１０３、およびこれらを接続するネットワーク
１０４等により構成されている。以下に、構成装置の説
明を行う。
析システムの構成を示すブロック図である。同図に示す
ように、本実施形態の欠陥解析システムは、検査装置１
００、レビュー装置１０１、電気テスタ１０２、致命性
判定装置１０３、およびこれらを接続するネットワーク
１０４等により構成されている。以下に、構成装置の説
明を行う。
【００１２】検査装置１００とは、ウェハ表面の異物や
回路パターンの変形が存在する位置を検出して、座標デ
ータを出力する装置であり、自動ステージ、顕微鏡、リ
ニアセンサ、画像処理装置等により構成される。検査原
理について述べれば、ウェハを搭載した自動ステージを
駆動して、顕微鏡の結像位置に配置されたリニアセンサ
で連続的に画像を取り込み、同一形状の回路が形成され
た位置の画像同士を画像処理装置により比較して、明る
さの異なる場所を欠陥として検出し、その座標データを
出力する。出力された座標データ１０５は、ネットワー
ク１０４を経由して致命性判定装置１０３に送られる。
回路パターンの変形が存在する位置を検出して、座標デ
ータを出力する装置であり、自動ステージ、顕微鏡、リ
ニアセンサ、画像処理装置等により構成される。検査原
理について述べれば、ウェハを搭載した自動ステージを
駆動して、顕微鏡の結像位置に配置されたリニアセンサ
で連続的に画像を取り込み、同一形状の回路が形成され
た位置の画像同士を画像処理装置により比較して、明る
さの異なる場所を欠陥として検出し、その座標データを
出力する。出力された座標データ１０５は、ネットワー
ク１０４を経由して致命性判定装置１０３に送られる。
【００１３】検査装置１００の役割は、半導体装置の電
気的動作が確認できない途中工程において、回路パター
ンの外観から電気的不良に至る致命欠陥の発生数を把握
することである。致命欠陥数の発生を防止することによ
り、不良の作り込みを最小とすることができ、歩留りを
向上できる。
気的動作が確認できない途中工程において、回路パター
ンの外観から電気的不良に至る致命欠陥の発生数を把握
することである。致命欠陥数の発生を防止することによ
り、不良の作り込みを最小とすることができ、歩留りを
向上できる。
【００１４】レビュー装置１０１とは、検査装置１００
で検出された欠陥の詳細情報を収集する装置であり、自
動ステージ、検出器、メモリ装置等により構成される。
ここで、詳細情報とは、顕微鏡画像やＳＥＭ画像または
ＥＤＸ分析波形等であり、検出器の種類により異なる。
レビュー装置１０１の動作原理について述べれば、ネッ
トワーク１０４を経由して致命性判定装置１０３から欠
陥の座標データ１０５を受け取り、ウェハを搭載した自
動ステージを欠陥位置に移動させて、検出器により欠陥
の詳細情報を収集して、メモリ装置に記録する。記録さ
れた詳細情報１０６は、ネットワーク１０４を経由して
致明性判定装置１０３に送付される。
で検出された欠陥の詳細情報を収集する装置であり、自
動ステージ、検出器、メモリ装置等により構成される。
ここで、詳細情報とは、顕微鏡画像やＳＥＭ画像または
ＥＤＸ分析波形等であり、検出器の種類により異なる。
レビュー装置１０１の動作原理について述べれば、ネッ
トワーク１０４を経由して致命性判定装置１０３から欠
陥の座標データ１０５を受け取り、ウェハを搭載した自
動ステージを欠陥位置に移動させて、検出器により欠陥
の詳細情報を収集して、メモリ装置に記録する。記録さ
れた詳細情報１０６は、ネットワーク１０４を経由して
致明性判定装置１０３に送付される。
【００１５】レビュー装置１０１の役割は、検査装置１
００で検出される欠陥から、致命欠陥を選別するための
素材となる詳細情報を収集することである。すなわち、
検査装置１００で検出される欠陥には、電気的致命性が
高い致命欠陥ばかりではなく、電気的には正常な変色や
異物が含まれるため、欠陥の詳細情報に基づき致命欠陥
を選別する必要がある。さらに、レビュー装置１０１の
別の役割としては、詳細情報により欠陥を分類すること
で、欠陥の主モードを特定し、発生原因を究明する手が
かりとすることがある。
００で検出される欠陥から、致命欠陥を選別するための
素材となる詳細情報を収集することである。すなわち、
検査装置１００で検出される欠陥には、電気的致命性が
高い致命欠陥ばかりではなく、電気的には正常な変色や
異物が含まれるため、欠陥の詳細情報に基づき致命欠陥
を選別する必要がある。さらに、レビュー装置１０１の
別の役割としては、詳細情報により欠陥を分類すること
で、欠陥の主モードを特定し、発生原因を究明する手が
かりとすることがある。
【００１６】レビュー装置１０１の必要性について述べ
れば、検査装置１００は広い範囲を高速に検査するた
め、検査と同時に詳細情報を収集することが難く、レビ
ュー装置１０１で再度欠陥部へ移動して、詳細情報を収
集する必要がある。ただし、検査装置１００において検
出手段が切り換え可能な場合、検査装置１００にレビュ
ー装置１０１の機能を持たせることも可能である。さら
に、レビュー装置１０１で詳細情報が収集できる欠陥数
は、時間的制約により限界があるため、検査装置１００
が検査中に出力する欠陥情報を、詳細情報の代替として
活用することも可能である。この場合、検査装置１００
が出力する欠陥情報は、レビュー装置１０１で収集した
詳細情報と比べて情報量は劣るが、時間的遅延を要しな
いため全体の大まかな傾向を短時間で把握できる利点が
ある。本発明においては、検査装置１００から出力され
た欠陥情報であっても、レビュー装置１０１により収集
された詳細情報と同等に扱うことができる。また、前記
検査装置１００が出力する欠陥情報の分類結果に基づ
き、レビュー装置１０１で詳細情報を収集する欠陥を選
択することも可能である。
れば、検査装置１００は広い範囲を高速に検査するた
め、検査と同時に詳細情報を収集することが難く、レビ
ュー装置１０１で再度欠陥部へ移動して、詳細情報を収
集する必要がある。ただし、検査装置１００において検
出手段が切り換え可能な場合、検査装置１００にレビュ
ー装置１０１の機能を持たせることも可能である。さら
に、レビュー装置１０１で詳細情報が収集できる欠陥数
は、時間的制約により限界があるため、検査装置１００
が検査中に出力する欠陥情報を、詳細情報の代替として
活用することも可能である。この場合、検査装置１００
が出力する欠陥情報は、レビュー装置１０１で収集した
詳細情報と比べて情報量は劣るが、時間的遅延を要しな
いため全体の大まかな傾向を短時間で把握できる利点が
ある。本発明においては、検査装置１００から出力され
た欠陥情報であっても、レビュー装置１０１により収集
された詳細情報と同等に扱うことができる。また、前記
検査装置１００が出力する欠陥情報の分類結果に基づ
き、レビュー装置１０１で詳細情報を収集する欠陥を選
択することも可能である。
【００１７】電気テスタ１０２は、半導体装置が完成し
た後に電気的動作を確認する装置であり、自動ステー
ジ、電気プローブ、電気回路装置等により構成される。
電気テスタ１０２の動作原理について述べれば、完成し
たウェハを自動ステージに搭載して各チップを順次電気
プローブの位置に移動させ、電気プローブを各チップに
接触させた状態で電圧を印加して、電気回路装置により
テストを実施する。電気テスタ１０２からの出力は、半
導体装置の種類により異なる。例えば、メモリ製品では
チップ単位の良否判定結果に加え、不良ビットの位置を
詳細に記録したフェイルビットマップが出力可能であ
る。一方、ロジック製品では回路パターンにおける電気
的不良位置の特定が困難であるため、チップ単位の良否
判定結果のみが出力される。良否判定結果は、電気的不
良内容（カテゴリ）によって記録されるため、フェイル
カテゴリマップと呼ばれる。電気テスタ１０２から出力
されたテスト結果１０７は、ネットワーク１０４を経由
して致命性判定装置１０３に送られる。
た後に電気的動作を確認する装置であり、自動ステー
ジ、電気プローブ、電気回路装置等により構成される。
電気テスタ１０２の動作原理について述べれば、完成し
たウェハを自動ステージに搭載して各チップを順次電気
プローブの位置に移動させ、電気プローブを各チップに
接触させた状態で電圧を印加して、電気回路装置により
テストを実施する。電気テスタ１０２からの出力は、半
導体装置の種類により異なる。例えば、メモリ製品では
チップ単位の良否判定結果に加え、不良ビットの位置を
詳細に記録したフェイルビットマップが出力可能であ
る。一方、ロジック製品では回路パターンにおける電気
的不良位置の特定が困難であるため、チップ単位の良否
判定結果のみが出力される。良否判定結果は、電気的不
良内容（カテゴリ）によって記録されるため、フェイル
カテゴリマップと呼ばれる。電気テスタ１０２から出力
されたテスト結果１０７は、ネットワーク１０４を経由
して致命性判定装置１０３に送られる。
【００１８】致命性判定装置１０３は、ネットワーク１
０４に接続されたコンピュータシステムであり、ＣＰＵ
装置、メモリデバイス、記憶装置１０８、表示装置１０
９、入力装置１１０等により構成される。検査装置１０
０、レビュー装置１０１、電気テスタ１０２との情報授
受の他、後述する致明性判定に関するデータ処理（サン
プリング、座標突き合わせ、画像表示、画像分類、致命
性評価、致命性判定）を実施し、本発明の核となる装置
である。致命性判定装置１０３の動作の詳細について
は、以下の記述により明らかにされる。
０４に接続されたコンピュータシステムであり、ＣＰＵ
装置、メモリデバイス、記憶装置１０８、表示装置１０
９、入力装置１１０等により構成される。検査装置１０
０、レビュー装置１０１、電気テスタ１０２との情報授
受の他、後述する致明性判定に関するデータ処理（サン
プリング、座標突き合わせ、画像表示、画像分類、致命
性評価、致命性判定）を実施し、本発明の核となる装置
である。致命性判定装置１０３の動作の詳細について
は、以下の記述により明らかにされる。
【００１９】学習装置１１１はコンピュータシステムで
あり、必須ではないが、人手により確認された致命性判
定手続きを自動化させる働きがある。学習装置１１１
は、致命性判定装置１０３、検査装置１００、レビュー
装置１０１等の個別装置に接続される場合や、ネットワ
ーク１０４を経由して単独で存在する場合がある。
あり、必須ではないが、人手により確認された致命性判
定手続きを自動化させる働きがある。学習装置１１１
は、致命性判定装置１０３、検査装置１００、レビュー
装置１０１等の個別装置に接続される場合や、ネットワ
ーク１０４を経由して単独で存在する場合がある。
【００２０】学習装置１１１の動作原理について、画像
分類を例に説明する。学習装置１１１に搭載されたプロ
グラムはパターン認識法として知られた方法であり、例
えば「画像解析ハンドブック」（高木他，東京大学出版
会；１９９１年，ｐｐ．１７１〜ｐｐ．２０５，ｐｐ．
６４１〜ｐｐ．６８８）に記載がある。要約すれば、あ
らかじめ決められたルールに基づくルールベースの分類
と教師データに基づく統計的分類に分かれる。いずれの
方法においても、分類を実行する前に条件を決定する手
続き（以後，学習段階と呼ぶ）が必要となる。学習段階
では、人手により分類された手本画像から抽出された画
像特徴量をコンピュータシステムが学習し、分類段階で
は、未知の画像から抽出された画像特徴量を前記学習結
果と比較して、同様な画像特徴量を有するグループに分
類させる。具体的には、学習段階においては、致命性判
定装置１０３が記憶装置１０８から読み込んだ欠陥の画
像を、表示装置１０９、入力装置１１０等を用いて人手
により分類し、欠陥画像と分類情報を学習装置に転送す
る。学習装置は画像特徴量の抽出および学習を行い、学
習段階が終了する。分類段階においては、レビュー装置
１０１から転送される欠陥画像を学習装置１１１に入力
し、学習装置１１１から出力される分類結果および欠陥
画像を記憶装置１０８に記憶する。学習装置１１１にお
いては、学習段階での手本画像の分類が重要であり、本
発明はこの手本画像の分類に対して好適である。前記装
置はＡＤＣ（Automatic Defect Classification ）装置
として実用化されている。
分類を例に説明する。学習装置１１１に搭載されたプロ
グラムはパターン認識法として知られた方法であり、例
えば「画像解析ハンドブック」（高木他，東京大学出版
会；１９９１年，ｐｐ．１７１〜ｐｐ．２０５，ｐｐ．
６４１〜ｐｐ．６８８）に記載がある。要約すれば、あ
らかじめ決められたルールに基づくルールベースの分類
と教師データに基づく統計的分類に分かれる。いずれの
方法においても、分類を実行する前に条件を決定する手
続き（以後，学習段階と呼ぶ）が必要となる。学習段階
では、人手により分類された手本画像から抽出された画
像特徴量をコンピュータシステムが学習し、分類段階で
は、未知の画像から抽出された画像特徴量を前記学習結
果と比較して、同様な画像特徴量を有するグループに分
類させる。具体的には、学習段階においては、致命性判
定装置１０３が記憶装置１０８から読み込んだ欠陥の画
像を、表示装置１０９、入力装置１１０等を用いて人手
により分類し、欠陥画像と分類情報を学習装置に転送す
る。学習装置は画像特徴量の抽出および学習を行い、学
習段階が終了する。分類段階においては、レビュー装置
１０１から転送される欠陥画像を学習装置１１１に入力
し、学習装置１１１から出力される分類結果および欠陥
画像を記憶装置１０８に記憶する。学習装置１１１にお
いては、学習段階での手本画像の分類が重要であり、本
発明はこの手本画像の分類に対して好適である。前記装
置はＡＤＣ（Automatic Defect Classification ）装置
として実用化されている。
【００２１】図２は、半導体装置の製造工程への本実施
形態の適用を示している。本実施形態のシステムの解析
手法は、ウェハＡ（１２１）を対象とした準備段階と、
ウェハＢ（１２２）を対象とした活用段階とからなる。
ここで、ウェハＡ（１２１）、Ｂ（１２２）とは別のウ
ェハを意味する代名詞であり、固有のウェハ１枚を意味
するものではない。準備段階のウェハＡ（１２１）は、
少数でできるだけ多くの欠陥例を収集できることが望ま
しい。このため、１枚よりも複数枚を用いた方が好適で
あり、さらに、これら複数枚のウェハは、別のロットか
ら抜き取った方がなお良い。また、ウェハＡとウェハＢ
は類似プロセスで製造されていれば別品種であっても良
い。
形態の適用を示している。本実施形態のシステムの解析
手法は、ウェハＡ（１２１）を対象とした準備段階と、
ウェハＢ（１２２）を対象とした活用段階とからなる。
ここで、ウェハＡ（１２１）、Ｂ（１２２）とは別のウ
ェハを意味する代名詞であり、固有のウェハ１枚を意味
するものではない。準備段階のウェハＡ（１２１）は、
少数でできるだけ多くの欠陥例を収集できることが望ま
しい。このため、１枚よりも複数枚を用いた方が好適で
あり、さらに、これら複数枚のウェハは、別のロットか
ら抜き取った方がなお良い。また、ウェハＡとウェハＢ
は類似プロセスで製造されていれば別品種であっても良
い。
【００２２】以下、ウェハＡ（１２１）の場合を例にと
って、処理工程の流れを説明する。ウェハＡ（１２１）
が製造工程にインプットされると、図２で○で示すプロ
セスが順番に実施される。プロセスは、成膜１，３，
４、露光６、エッチング７の繰り返しであり、これによ
り回路パターンが形成される。プロセスにはこの他、イ
オン注入、洗浄等があるが、同図では省略している。
って、処理工程の流れを説明する。ウェハＡ（１２１）
が製造工程にインプットされると、図２で○で示すプロ
セスが順番に実施される。プロセスは、成膜１，３，
４、露光６、エッチング７の繰り返しであり、これによ
り回路パターンが形成される。プロセスにはこの他、イ
オン注入、洗浄等があるが、同図では省略している。
【００２３】主なプロセスの間では、図２で菱形で示す
検査が実施される。特に、異物を多く発生する成膜工程
の後には、異物検査２，５が実施される。また、エッチ
ング７により回路パターンが形成された後には、パター
ン欠陥も検出可能な外観検査８が実施される。検査で
は、ウェハ表面の異物や回路パターンの変形が自動検査
装置により検出され、座標データとして出力される。自
動検査装置で検出される欠陥は、必ずしも電気的致命性
が高い致命欠陥ばかりではなく、電気的には正常な変色
や異物が含まれる。このため、検出された欠陥から致命
欠陥を選別することが重要となる。検査は各プロセスの
前後に実施することが望ましいが、製造時間が延びるこ
とや検査コストの制約があるため、主要なプロセス後に
実施される。全てのプロセスが終了した段階で電気回路
が完成し、電気的動作を確認する電気テストが実施され
る。
検査が実施される。特に、異物を多く発生する成膜工程
の後には、異物検査２，５が実施される。また、エッチ
ング７により回路パターンが形成された後には、パター
ン欠陥も検出可能な外観検査８が実施される。検査で
は、ウェハ表面の異物や回路パターンの変形が自動検査
装置により検出され、座標データとして出力される。自
動検査装置で検出される欠陥は、必ずしも電気的致命性
が高い致命欠陥ばかりではなく、電気的には正常な変色
や異物が含まれる。このため、検出された欠陥から致命
欠陥を選別することが重要となる。検査は各プロセスの
前後に実施することが望ましいが、製造時間が延びるこ
とや検査コストの制約があるため、主要なプロセス後に
実施される。全てのプロセスが終了した段階で電気回路
が完成し、電気的動作を確認する電気テストが実施され
る。
【００２４】検査の目的は、ウェハが完成する前の段階
で致命欠陥の発生を検知して、これを対策することによ
り、以後に製造されるウェハＢ（１２２）における不良
の作りこみを、最小限に食い止めることである。図２の
更に詳細な説明は、以下の図３を用いて行う。
で致命欠陥の発生を検知して、これを対策することによ
り、以後に製造されるウェハＢ（１２２）における不良
の作りこみを、最小限に食い止めることである。図２の
更に詳細な説明は、以下の図３を用いて行う。
【００２５】図３は、本実施形態の検査の実施手順を説
明するフローチャートである。以下、図３に基づき、図
１と図２を参照して実施手順を具体的に説明する。図３
のフローチャートは、図２のウェハＡ（１２１）を対象
とする準備段階と、ウェハＢ（１２２）を対象とする活
用段階からなる。以下の説明では、欠陥の詳細情報とし
て欠陥画像を例に説明する。
明するフローチャートである。以下、図３に基づき、図
１と図２を参照して実施手順を具体的に説明する。図３
のフローチャートは、図２のウェハＡ（１２１）を対象
とする準備段階と、ウェハＢ（１２２）を対象とする活
用段階からなる。以下の説明では、欠陥の詳細情報とし
て欠陥画像を例に説明する。
【００２６】（１）欠陥検査 図３の欠陥検査１３１は、図２の外観検査８に相当す
る。このとき図２のウェハＡ（１２１）は、プロセス
１，３，４，６，７および異物検査２，５を経て、外観
検査８に到達している。外観検査８は、エッチング処理
７により回路パターンが形成された段階で行われるた
め、欠陥が回路パターンに及ぼす影響を把握することが
可能である。外観検査８は、図１の検査装置１００で実
施され、出力される座標データ（欠陥マップ）は、ネッ
トワーク１０４を経由して致命性判定装置１０３に送ら
れ、記憶装置１０８に格納される。
る。このとき図２のウェハＡ（１２１）は、プロセス
１，３，４，６，７および異物検査２，５を経て、外観
検査８に到達している。外観検査８は、エッチング処理
７により回路パターンが形成された段階で行われるた
め、欠陥が回路パターンに及ぼす影響を把握することが
可能である。外観検査８は、図１の検査装置１００で実
施され、出力される座標データ（欠陥マップ）は、ネッ
トワーク１０４を経由して致命性判定装置１０３に送ら
れ、記憶装置１０８に格納される。
【００２７】（２）サンプリング 図３のサンプリング１３２は、詳細情報を収集すべき欠
陥を、外観検査８の欠陥マップからサンプリングする処
理である。検査装置では高速に検査をするため、ウェハ
表面を粗い画素で撮像したデジタル画像が用いられる。
粗い画素のデジタル画像では欠陥の有無は判定できる
が、欠陥の外見を正確に識別する等の詳細情報の収集は
困難である。このため、検査後に欠陥を細かい画素のデ
ジタル画像で撮像し直す等の、詳細情報の収集が必要で
ある。細かい画素のデジタル画像は逐次移動により撮像
されるため、欠陥数に比例した時間が必要となる。一
方、検査装置により欠陥がウェハ内で数百から数千点も
検出されるため、限られた時間で細かい画素のデジタル
画像を撮像するには、座標点数を数十点に絞り込む必要
がある。サンプリング処理は、図１の致命性判定装置１
０３が記憶装置１０８から欠陥マップを読み込んで実施
する。サンプリング処理については、後程詳細に説明す
る。
陥を、外観検査８の欠陥マップからサンプリングする処
理である。検査装置では高速に検査をするため、ウェハ
表面を粗い画素で撮像したデジタル画像が用いられる。
粗い画素のデジタル画像では欠陥の有無は判定できる
が、欠陥の外見を正確に識別する等の詳細情報の収集は
困難である。このため、検査後に欠陥を細かい画素のデ
ジタル画像で撮像し直す等の、詳細情報の収集が必要で
ある。細かい画素のデジタル画像は逐次移動により撮像
されるため、欠陥数に比例した時間が必要となる。一
方、検査装置により欠陥がウェハ内で数百から数千点も
検出されるため、限られた時間で細かい画素のデジタル
画像を撮像するには、座標点数を数十点に絞り込む必要
がある。サンプリング処理は、図１の致命性判定装置１
０３が記憶装置１０８から欠陥マップを読み込んで実施
する。サンプリング処理については、後程詳細に説明す
る。
【００２８】（３）画像収集 図３の画像収集１３３は、図２の８’に該当し、サンプ
リングされた座標を細かい画素のデジタル画像で記録す
る処理であり、欠陥の詳細情報収集の１例である。欠陥
の詳細情報収集はこの他、ＥＤＸ分析波形の収集等があ
る。画像収集は図１のレビュー装置１０１で実施される
が、検査装置１００からウェハを移載してアライメント
を実施するとともに、致命性判定装置１０３からネット
ワーク１０４を経由してサンプリングされた座標データ
１０５を受け取り、座標データを参照して欠陥位置にス
テージを移動して、欠陥画像を収集する。収集された欠
陥画像１０６は、ネットワーク１０４を経由して致命性
判定装置１０３に送られ、欠陥座標と対応付けした状態
で記憶装置１０８に記憶される。
リングされた座標を細かい画素のデジタル画像で記録す
る処理であり、欠陥の詳細情報収集の１例である。欠陥
の詳細情報収集はこの他、ＥＤＸ分析波形の収集等があ
る。画像収集は図１のレビュー装置１０１で実施される
が、検査装置１００からウェハを移載してアライメント
を実施するとともに、致命性判定装置１０３からネット
ワーク１０４を経由してサンプリングされた座標データ
１０５を受け取り、座標データを参照して欠陥位置にス
テージを移動して、欠陥画像を収集する。収集された欠
陥画像１０６は、ネットワーク１０４を経由して致命性
判定装置１０３に送られ、欠陥座標と対応付けした状態
で記憶装置１０８に記憶される。
【００２９】（４）電気テスト 図３の電気テスト１３４は図２のＮに該当し、ウェハＡ
（１２１）が完成後に行われる電気検査である。図１の
電気テスタ１０２で実施され、電気不良の座標データや
不良チップ配置データが、ネットワーク１０４を経由し
て致命性判定装置１０３に送られ、記憶装置１０８に記
憶される。
（１２１）が完成後に行われる電気検査である。図１の
電気テスタ１０２で実施され、電気不良の座標データや
不良チップ配置データが、ネットワーク１０４を経由し
て致命性判定装置１０３に送られ、記憶装置１０８に記
憶される。
【００３０】（５）座標突き合わせ 図３の座標突き合わせ１３５は、欠陥マップと電気テス
トの結果とを突き合わせ、両者の一致・不一致を調べる
処理であり、図１の致命性判定装置１０３において、記
憶装置１０８から欠陥マップとテスト結果を読み込み実
施される。
トの結果とを突き合わせ、両者の一致・不一致を調べる
処理であり、図１の致命性判定装置１０３において、記
憶装置１０８から欠陥マップとテスト結果を読み込み実
施される。
【００３１】図４は突き合わせ処理の事例を示したもの
である。図４の（ａ）は、フェイルカテゴリマップと欠
陥マップの突き合わせ事例である。フェイルカテゴリマ
ップでは、チップに記録されたカテゴリにより良品チッ
プと不良チップが分類できる。例えば図４の（ａ）で
は、Ｇ（１５０）が良品チップ、Ｎ（１５１）が不良チ
ップを表す。このため、突き合わせにより、欠陥を良品
チップに含まれるグループ１５２と不良チップに含まれ
るグループ１５３に分類可能である。
である。図４の（ａ）は、フェイルカテゴリマップと欠
陥マップの突き合わせ事例である。フェイルカテゴリマ
ップでは、チップに記録されたカテゴリにより良品チッ
プと不良チップが分類できる。例えば図４の（ａ）で
は、Ｇ（１５０）が良品チップ、Ｎ（１５１）が不良チ
ップを表す。このため、突き合わせにより、欠陥を良品
チップに含まれるグループ１５２と不良チップに含まれ
るグループ１５３に分類可能である。
【００３２】この結果、良品チップに含まれる欠陥グル
ープは非致命な欠陥であるといえる。一方、不良チップ
に含まれる欠陥グループは、致命欠陥と非致命欠陥が存
在している。不良チップに非致命欠陥が含まれる理由
は、そのチップが特性不良や他の工程の欠陥が原因で不
良となった可能性があるためである。不良チップに含ま
れる欠陥グループを致命欠陥と非致命欠陥に分類する方
法は、後ほど詳述する。さらに、不良チップのカテゴリ
はショート、特性不良、等の不良原因別のカテゴリに細
分化されるため、外観欠陥に起因する特性不良以外のカ
テゴリを選択して突き合わせすることにより、より正確
な突き合わせが可能となる。
ープは非致命な欠陥であるといえる。一方、不良チップ
に含まれる欠陥グループは、致命欠陥と非致命欠陥が存
在している。不良チップに非致命欠陥が含まれる理由
は、そのチップが特性不良や他の工程の欠陥が原因で不
良となった可能性があるためである。不良チップに含ま
れる欠陥グループを致命欠陥と非致命欠陥に分類する方
法は、後ほど詳述する。さらに、不良チップのカテゴリ
はショート、特性不良、等の不良原因別のカテゴリに細
分化されるため、外観欠陥に起因する特性不良以外のカ
テゴリを選択して突き合わせすることにより、より正確
な突き合わせが可能となる。
【００３３】図４の（ｂ）は、フェイルビットマップと
欠陥マップの突き合わせ事例である。フェイルビットマ
ップでは正確な不良ビット位置１５４が記録されている
ため、個々の欠陥の致命性を正確に判定できる。不良ビ
ットと欠陥が一致するかどうかの判定は、両者が予め決
められた距離より近接している場合に一致しているとみ
なす処理をおこなう。前記距離は検査装置が出力する欠
陥の座標誤差であり、予め計測可能である。前記距離
は、図１の致命性判定装置１０３に予め登録されてい
る。
欠陥マップの突き合わせ事例である。フェイルビットマ
ップでは正確な不良ビット位置１５４が記録されている
ため、個々の欠陥の致命性を正確に判定できる。不良ビ
ットと欠陥が一致するかどうかの判定は、両者が予め決
められた距離より近接している場合に一致しているとみ
なす処理をおこなう。前記距離は検査装置が出力する欠
陥の座標誤差であり、予め計測可能である。前記距離
は、図１の致命性判定装置１０３に予め登録されてい
る。
【００３４】フェイルビットマップによる突き合わせ
は、個々の欠陥の致命性を正確に判定できる利点がある
が、データ取得に多くの時間を要するため、全ウェハに
ついてデータ取得することは困難である。また、ロジッ
ク製品ではデータ取得ができない。このため、フェイル
カテゴリマップによる突き合わせの重要性が増してきて
いる。以下、フェイルカテゴリマップとの突き合わせに
ついて詳細に述べる。
は、個々の欠陥の致命性を正確に判定できる利点がある
が、データ取得に多くの時間を要するため、全ウェハに
ついてデータ取得することは困難である。また、ロジッ
ク製品ではデータ取得ができない。このため、フェイル
カテゴリマップによる突き合わせの重要性が増してきて
いる。以下、フェイルカテゴリマップとの突き合わせに
ついて詳細に述べる。
【００３５】図５は座標突き合わせ結果の格納例であ
る。図１の致命性判定装置１０３において座標突き合わ
せが実施され、図５のデータ構造として記録された状態
で記憶装置１０８に記憶される。同図において、欠陥番
号１６０とは、検査装置で付与された欠陥の識別番号で
あり、チップ座標１６１とは、欠陥が存在するチップの
行列番号であり、欠陥座標１６２とは、チップ単位に定
められた座標原点を始点とする欠陥の座標である。図５
のデータ構造では、欠陥番号１６０を指定すれば、チッ
プ座標１６１と欠陥座標１６２から欠陥位置が計算可能
であり、欠陥位置へ移動することができる。
る。図１の致命性判定装置１０３において座標突き合わ
せが実施され、図５のデータ構造として記録された状態
で記憶装置１０８に記憶される。同図において、欠陥番
号１６０とは、検査装置で付与された欠陥の識別番号で
あり、チップ座標１６１とは、欠陥が存在するチップの
行列番号であり、欠陥座標１６２とは、チップ単位に定
められた座標原点を始点とする欠陥の座標である。図５
のデータ構造では、欠陥番号１６０を指定すれば、チッ
プ座標１６１と欠陥座標１６２から欠陥位置が計算可能
であり、欠陥位置へ移動することができる。
【００３６】サンプリングフラグ１６３とは、前記サン
プリング処理により選択された欠陥を識別するフラグで
あり、同図の例では、１が選択された欠陥であり、０が
選択されなかった欠陥を示す。画像名１６４とは、レビ
ュー装置１０１で撮像された画像の名称であり、サンプ
リングフラグが１の欠陥にのみ存在する。テスト結果１
６５とは、各欠陥が属するチップの電気テストによる良
否判定結果である。同図の例では、Ｇが良品チップであ
り、Ｎが不良チップである。同図の形式によれば、テス
ト結果がＧであり、かつ、サンプリングフラグが１の欠
陥を収集することにより、非致命欠陥の画像をグループ
化できる。
プリング処理により選択された欠陥を識別するフラグで
あり、同図の例では、１が選択された欠陥であり、０が
選択されなかった欠陥を示す。画像名１６４とは、レビ
ュー装置１０１で撮像された画像の名称であり、サンプ
リングフラグが１の欠陥にのみ存在する。テスト結果１
６５とは、各欠陥が属するチップの電気テストによる良
否判定結果である。同図の例では、Ｇが良品チップであ
り、Ｎが不良チップである。同図の形式によれば、テス
ト結果がＧであり、かつ、サンプリングフラグが１の欠
陥を収集することにより、非致命欠陥の画像をグループ
化できる。
【００３７】（６）画像表示 図３の画像表示１３６は、座標突き合わせ結果に基づ
き、座標と関連付けられた画像を表示する処理であり、
以下の（７）を含めて本発明の第１のポイントである。
図１の致命性判定装置１０３は、図５の座標突き合わせ
データおよび欠陥画像データを記憶装置１０８から読み
込み、座標突き合わせデータを参照して、欠陥画像を表
示装置１０９に表示する。
き、座標と関連付けられた画像を表示する処理であり、
以下の（７）を含めて本発明の第１のポイントである。
図１の致命性判定装置１０３は、図５の座標突き合わせ
データおよび欠陥画像データを記憶装置１０８から読み
込み、座標突き合わせデータを参照して、欠陥画像を表
示装置１０９に表示する。
【００３８】図６は画像表示例である。図６の（ａ）
は、光学式顕微鏡により撮像された欠陥画像を、撮像順
に配置して表示した例である。図６の（ｂ）は、人手に
より画像特徴から電気的致命性を推定して、欠陥を致命
と非致命に分類した例である。図６の（ｂ）に示した例
では、回路パターン１７０が異物１７１によりショート
している欠陥を致命、ショートしていない欠陥を非致命
とした。しかし、異物が導体であるか非導体であるか
を、画像から推定することは困難であり、図６の（ｂ）
の真偽は定かではない。図６の（ｃ）は、本発明による
表示例であり、図５の突き合わせデータに基づき、欠陥
画像を分類して表示した結果である。すなわち、突き合
わせデータのテスト結果がＧである欠陥の画像を非致命
とし、テスト結果がＮである欠陥の画像を致命として表
示している。図６の（ｃ）の表示結果は、致命欠陥と非
致命欠陥の画像特徴を判断するための指針とすることが
できる。以下、図６の（ｃ）の表示結果の活用方法を、
引き続き述べる。
は、光学式顕微鏡により撮像された欠陥画像を、撮像順
に配置して表示した例である。図６の（ｂ）は、人手に
より画像特徴から電気的致命性を推定して、欠陥を致命
と非致命に分類した例である。図６の（ｂ）に示した例
では、回路パターン１７０が異物１７１によりショート
している欠陥を致命、ショートしていない欠陥を非致命
とした。しかし、異物が導体であるか非導体であるか
を、画像から推定することは困難であり、図６の（ｂ）
の真偽は定かではない。図６の（ｃ）は、本発明による
表示例であり、図５の突き合わせデータに基づき、欠陥
画像を分類して表示した結果である。すなわち、突き合
わせデータのテスト結果がＧである欠陥の画像を非致命
とし、テスト結果がＮである欠陥の画像を致命として表
示している。図６の（ｃ）の表示結果は、致命欠陥と非
致命欠陥の画像特徴を判断するための指針とすることが
できる。以下、図６の（ｃ）の表示結果の活用方法を、
引き続き述べる。
【００３９】（７）画像分類 図３の画像分類１３７は、図１の致命性判定装置１０３
のオペレータが表示装置１０９に表示された画像表示の
結果を観察し、入力装置１１０を用いて行う操作であ
る。操作結果は致命性判定装置１０３によって把握さ
れ、図５の座標突き合わせデータに新たな情報として付
加され、記憶装置１０８に記憶される。
のオペレータが表示装置１０９に表示された画像表示の
結果を観察し、入力装置１１０を用いて行う操作であ
る。操作結果は致命性判定装置１０３によって把握さ
れ、図５の座標突き合わせデータに新たな情報として付
加され、記憶装置１０８に記憶される。
【００４０】ここで、図６の（ｃ）において非致命欠陥
はすべて非致命であるが、致命欠陥には非致命な欠陥が
含まれることに注意を要する。即ち、特性不良や他の工
程が原因で不良となったチップには、非致命欠陥が存在
する可能性があるからである。そこで、致命欠陥と分類
されたもののうち、例外的な欠陥を削除するか、もしく
は、非致命欠陥と類似した欠陥は非致命欠陥として分類
し直すことを実施する。この処理を繰り返すことによ
り、致命欠陥の代表サンプルを選択することができ、致
命欠陥の画像特徴量のまとまりを良くできる。また、致
命欠陥と非致命欠陥の画像特徴量の分離の度合いを大き
くすることができ、致命欠陥を正確に分類することが可
能となる。本発明による方法では、非致命欠陥として表
示された結果は正解とし、致命欠陥として表示された結
果のみを修正する事に特徴がある。
はすべて非致命であるが、致命欠陥には非致命な欠陥が
含まれることに注意を要する。即ち、特性不良や他の工
程が原因で不良となったチップには、非致命欠陥が存在
する可能性があるからである。そこで、致命欠陥と分類
されたもののうち、例外的な欠陥を削除するか、もしく
は、非致命欠陥と類似した欠陥は非致命欠陥として分類
し直すことを実施する。この処理を繰り返すことによ
り、致命欠陥の代表サンプルを選択することができ、致
命欠陥の画像特徴量のまとまりを良くできる。また、致
命欠陥と非致命欠陥の画像特徴量の分離の度合いを大き
くすることができ、致命欠陥を正確に分類することが可
能となる。本発明による方法では、非致命欠陥として表
示された結果は正解とし、致命欠陥として表示された結
果のみを修正する事に特徴がある。
【００４１】次に、図６の（ｃ）と（ｄ）を用いて、本
発明による画像分類の実施例およびその効果について詳
細に説明する。図６の（ｃ）と（ｄ）は例外的な欠陥１
７２を削除した例を示している。欠陥画像を消去する代
わりに、非致命欠陥の領域に移動させてもよい。
発明による画像分類の実施例およびその効果について詳
細に説明する。図６の（ｃ）と（ｄ）は例外的な欠陥１
７２を削除した例を示している。欠陥画像を消去する代
わりに、非致命欠陥の領域に移動させてもよい。
【００４２】図６の（ｃ）の非致命欠陥の画像を観察す
ると、異物がショートしているにもかかわらず非致命と
なっている欠陥１７６が存在する。このため、この工程
では異物が必ずしも導体であるとは限らないことがわか
る。一方、異物の明るさを観察すると、非致命欠陥には
暗い異物（図６中では黒ベタで示す）１７７が存在して
いないことがわかる。このため、図６の（ｄ）では致命
欠陥を暗い異物のグループ、非致命欠陥を明るい異物
（図６中ではハッチングで示す）１７８のグループとし
た。
ると、異物がショートしているにもかかわらず非致命と
なっている欠陥１７６が存在する。このため、この工程
では異物が必ずしも導体であるとは限らないことがわか
る。一方、異物の明るさを観察すると、非致命欠陥には
暗い異物（図６中では黒ベタで示す）１７７が存在して
いないことがわかる。このため、図６の（ｄ）では致命
欠陥を暗い異物のグループ、非致命欠陥を明るい異物
（図６中ではハッチングで示す）１７８のグループとし
た。
【００４３】図６の（ｄ）で形成された異物グループの
意味を図８に基づき説明する。図８は暗い異物１７７と
明るい異物１７８の断面図である。光学画像において異
物の明るさは異物の高さと相関があることが知られてい
る。すなわち、高さを持つ異物は照明光が強く散乱する
ため暗く、低い異物は散乱の度合いが低いため明るく撮
像される。図８の（ａ）の暗い異物１７７は高さを持つ
ため絶縁層１７９を突き破り配線と下地配線１８０をシ
ョートまたは断線させるため致命欠陥となることがわか
る。これに対し、図８の（ｂ）の明るい異物１７８は高
さが低いため、絶縁層１７９が異物上を覆い、下地配線
１８０とショートすることはなく、非致命欠陥となるこ
とがわかる。
意味を図８に基づき説明する。図８は暗い異物１７７と
明るい異物１７８の断面図である。光学画像において異
物の明るさは異物の高さと相関があることが知られてい
る。すなわち、高さを持つ異物は照明光が強く散乱する
ため暗く、低い異物は散乱の度合いが低いため明るく撮
像される。図８の（ａ）の暗い異物１７７は高さを持つ
ため絶縁層１７９を突き破り配線と下地配線１８０をシ
ョートまたは断線させるため致命欠陥となることがわか
る。これに対し、図８の（ｂ）の明るい異物１７８は高
さが低いため、絶縁層１７９が異物上を覆い、下地配線
１８０とショートすることはなく、非致命欠陥となるこ
とがわかる。
【００４４】上記の例はほんの１例であるが、半導体装
置の製造プロセスで発生する欠陥は多様であり、画像特
徴も多岐にわたる。このため、欠陥の致命性を画像特徴
から推定する場合、どの画像特徴に着目すべきかを決定
することが困難である。一方、本発明による画像表示で
は、欠陥の致命性を判定するに際し、どの画像特徴に着
目すべきかの指針を獲得することができるため、より正
確な致命性判定が可能となる。
置の製造プロセスで発生する欠陥は多様であり、画像特
徴も多岐にわたる。このため、欠陥の致命性を画像特徴
から推定する場合、どの画像特徴に着目すべきかを決定
することが困難である。一方、本発明による画像表示で
は、欠陥の致命性を判定するに際し、どの画像特徴に着
目すべきかの指針を獲得することができるため、より正
確な致命性判定が可能となる。
【００４５】図７は上記の画像分類結果が記録された事
例である。図７は図５のデータに画像分類の項目１７４
が付加されている。以下、欠陥画像を消去した場合につ
いて説明する。画面上の欠陥がポインティングデバイス
等で指定されると、該当する欠陥番号が図１の致命性判
定装置１０３により識別される。画像の消去機能が選択
されるとメモリデバイス上に読み込まれていたサンプリ
ングフラグ１６３が１から０に書き換えられる１７５。
同図では欠陥番号９の欠陥が消去されたことを示す。
例である。図７は図５のデータに画像分類の項目１７４
が付加されている。以下、欠陥画像を消去した場合につ
いて説明する。画面上の欠陥がポインティングデバイス
等で指定されると、該当する欠陥番号が図１の致命性判
定装置１０３により識別される。画像の消去機能が選択
されるとメモリデバイス上に読み込まれていたサンプリ
ングフラグ１６３が１から０に書き換えられる１７５。
同図では欠陥番号９の欠陥が消去されたことを示す。
【００４６】（８）致命性評価 図３および図２の致命性評価１４１は、画像分類でオペ
レータが分類した結果が致命性を反映して正しく分類さ
れたか否かを評価する処理であり、本発明の第２の重要
なポイントである。図１の致命性判定装置１０３におい
てメモリデバイス上に読み込まれた図７の分類データに
基づき致命性が評価され、結果が表示装置１０９に表示
される。オペレータは表示結果を確認して、画像分類の
やり直しか終了かを判断したり（図３の画像再分類要否
１３９）、欠陥画像による致命性判定の可否を判断する
（図３の致命判定可否１４０）。
レータが分類した結果が致命性を反映して正しく分類さ
れたか否かを評価する処理であり、本発明の第２の重要
なポイントである。図１の致命性判定装置１０３におい
てメモリデバイス上に読み込まれた図７の分類データに
基づき致命性が評価され、結果が表示装置１０９に表示
される。オペレータは表示結果を確認して、画像分類の
やり直しか終了かを判断したり（図３の画像再分類要否
１３９）、欠陥画像による致命性判定の可否を判断する
（図３の致命判定可否１４０）。
【００４７】欠陥の致命性の評価は例えば、以下の致命
率ＫＲによりできる。同式の定義ではＫＲが１に近いほ
ど致命性が高く、０に近いほど致命性が低くなる。
率ＫＲによりできる。同式の定義ではＫＲが１に近いほ
ど致命性が高く、０に近いほど致命性が低くなる。
【００４８】 ＫＲ＝ＮN／ＮO ……（１）式 ロジック製品の場合、（１）式におけるＮN は欠陥が存
在する不良チップ数、Ｎ O は欠陥が存在するチップ数で
ある。メモリ製品の場合、（１）式におけるＮNはフェ
イルビットマップの不良個所と一致する欠陥数、ＮO は
欠陥数である。以下の説明では、ロジック製品を例に取
り説明する。
在する不良チップ数、Ｎ O は欠陥が存在するチップ数で
ある。メモリ製品の場合、（１）式におけるＮNはフェ
イルビットマップの不良個所と一致する欠陥数、ＮO は
欠陥数である。以下の説明では、ロジック製品を例に取
り説明する。
【００４９】まず、画像分類のやり直しか終了かを判断
する例を説明する。すなわち、致命欠陥と非致命欠陥が
正しく分類されたか否かを、以下に記載するそれぞれの
致命率に基づき判断する。
する例を説明する。すなわち、致命欠陥と非致命欠陥が
正しく分類されたか否かを、以下に記載するそれぞれの
致命率に基づき判断する。
【００５０】 ＫＲ１＝ＮN1／ＮO1 ……（２）式 ＫＲ２＝ＮN2／ＮO2 ……（３）式 ここで、致命欠陥の致命率ＫＲ１は、致命欠陥が存在す
る不良チップ数をＮN1とし、致命欠陥が存在するチップ
数をＮO1としたときの致命率を意味し、非致命欠陥の致
命率ＫＲ２は、非致命欠陥が存在する不良チップ数をＮ
N2とし、非致命欠陥が存在するチップ数をＮO2としたと
きの致命率を意味する。
る不良チップ数をＮN1とし、致命欠陥が存在するチップ
数をＮO1としたときの致命率を意味し、非致命欠陥の致
命率ＫＲ２は、非致命欠陥が存在する不良チップ数をＮ
N2とし、非致命欠陥が存在するチップ数をＮO2としたと
きの致命率を意味する。
【００５１】例えば、図７においてＫＲ、ＫＲ１、ＫＲ
２を計算すると、 ＫＲ＝２／４＝０．５ ＫＲ１＝２／２＝１．０ ＫＲ２＝１／３＝０．３３ 上記のようになる。
２を計算すると、 ＫＲ＝２／４＝０．５ ＫＲ１＝２／２＝１．０ ＫＲ２＝１／３＝０．３３ 上記のようになる。
【００５２】すなわち、致命欠陥と非致命欠陥が正しく
分類された状態では、ＫＲ１は致命欠陥と非致命欠陥が
混在した状態で計算されたＫＲに比べて１に近づき、Ｋ
Ｒ２はＫＲに比べて０に近づく。このため、ＫＲ１およ
びＫＲ２をＫＲと比較することにより画像による致命性
判定の有効性を確認できる。ＫＲ１およびＫＲ２は図１
の致命性判定装置１０３において計算され表示装置１０
９に表示され、オペレータは表示結果を確認して、画像
分類のやり直しか終了かを判断する。画像分類のやり直
しをしてもＫＲ１およびＫＲ２が理想値に近づかない場
合は、欠陥画像による致命性の判定が困難な工程である
と判断し、画像による致命性判定を中止する。
分類された状態では、ＫＲ１は致命欠陥と非致命欠陥が
混在した状態で計算されたＫＲに比べて１に近づき、Ｋ
Ｒ２はＫＲに比べて０に近づく。このため、ＫＲ１およ
びＫＲ２をＫＲと比較することにより画像による致命性
判定の有効性を確認できる。ＫＲ１およびＫＲ２は図１
の致命性判定装置１０３において計算され表示装置１０
９に表示され、オペレータは表示結果を確認して、画像
分類のやり直しか終了かを判断する。画像分類のやり直
しをしてもＫＲ１およびＫＲ２が理想値に近づかない場
合は、欠陥画像による致命性の判定が困難な工程である
と判断し、画像による致命性判定を中止する。
【００５３】図９は致命率の計算結果である。図９の
（ａ）は、図６の（ｂ）の結果に基づき致命率を算出し
た結果であり、同図の横軸は欠陥カテゴリ１９０、縦軸
は致命率１９１である。参考のため、全欠陥の致命率Ｋ
Ｒ（１９２）を併記した。ここでは、全欠陥の致命率１
９２が０．５で、致命率の最大値は１．０であることを
表している。致命欠陥の致命率ＫＲ１（１９４）および
非致命欠陥の致命率ＫＲ２（１９５）がＫＲ（１９２）
と変わらないこと、およびＫＲ１（１９４）が最大値
（１９３）より小さいことから、図６の（ｂ）の結果は
欠陥の致命性を反映していないことが判る。一方、図９
（ｂ）は図６（ｄ）の結果に基づき致命率を算出した結
果である。図６（ｄ）の結果は、欠陥座標と電気テスト
の突き合わせ結果に基づき、画像特徴量を指針として代
表サンプルを選んだ結果である。前記手順は再現性があ
る。図９（ｂ）の結果を見ると、ＫＲ１（１９５）が
１．０であり、妥当な分類がなされていることが判る。
（ａ）は、図６の（ｂ）の結果に基づき致命率を算出し
た結果であり、同図の横軸は欠陥カテゴリ１９０、縦軸
は致命率１９１である。参考のため、全欠陥の致命率Ｋ
Ｒ（１９２）を併記した。ここでは、全欠陥の致命率１
９２が０．５で、致命率の最大値は１．０であることを
表している。致命欠陥の致命率ＫＲ１（１９４）および
非致命欠陥の致命率ＫＲ２（１９５）がＫＲ（１９２）
と変わらないこと、およびＫＲ１（１９４）が最大値
（１９３）より小さいことから、図６の（ｂ）の結果は
欠陥の致命性を反映していないことが判る。一方、図９
（ｂ）は図６（ｄ）の結果に基づき致命率を算出した結
果である。図６（ｄ）の結果は、欠陥座標と電気テスト
の突き合わせ結果に基づき、画像特徴量を指針として代
表サンプルを選んだ結果である。前記手順は再現性があ
る。図９（ｂ）の結果を見ると、ＫＲ１（１９５）が
１．０であり、妥当な分類がなされていることが判る。
【００５４】以上、本発明によれば、画像分類の結果に
より致命性が正確に判断できているか否かが定量的に把
握できる。この結果、画像分類のやり直しか終了かを把
握でき、効率的な欠陥解析が可能となる。さらに、欠陥
画像による致命性判定が困難な工程であるか否かが判断
できるため、無駄な欠陥解析作業を中止することが可能
となる。
より致命性が正確に判断できているか否かが定量的に把
握できる。この結果、画像分類のやり直しか終了かを把
握でき、効率的な欠陥解析が可能となる。さらに、欠陥
画像による致命性判定が困難な工程であるか否かが判断
できるため、無駄な欠陥解析作業を中止することが可能
となる。
【００５５】ここで、ロジック製品の場合、上記致命率
の計算式としては前記（１）式の代わりにS.Hall,M.Del
gado, et al.：“Yield monitoring and analysis in s
emiconductor manufacturing”セミコン関西セミナー’
９７，ｐｐ．４／４２〜４／４７（１９９７）に記載さ
れた数式を用いても良い。
の計算式としては前記（１）式の代わりにS.Hall,M.Del
gado, et al.：“Yield monitoring and analysis in s
emiconductor manufacturing”セミコン関西セミナー’
９７，ｐｐ．４／４２〜４／４７（１９９７）に記載さ
れた数式を用いても良い。
【００５６】（９）致命性判定 図３および図２の致命性判定１４１は、図１の致命性判
定装置１０３により実施される。ウェハＡ（１２１）を
対象とした準備段階が終了し、致命性評価１３８の結果
に基づき致命性判定が可能と判断された場合、ウェハＢ
（１２２）を対象とした活用段階に移る。
定装置１０３により実施される。ウェハＡ（１２１）を
対象とした準備段階が終了し、致命性評価１３８の結果
に基づき致命性判定が可能と判断された場合、ウェハＢ
（１２２）を対象とした活用段階に移る。
【００５７】以下、図２に基づき、具体的に説明する。
ウェハＡ（１２１）の電気テストが終了した段階で、外
観検査８に到達していないウェハがウェハＢ（１２２）
の対象となる。準備段階では、外観検査８の工程におい
て致命欠陥の画像特徴が特定されている。このため、ウ
ェハＢ（１２２）が外観検査８に到達した段階で、欠陥
の画像を収集し、前記画像特徴にしたがって致命欠陥を
分類することができる。さらに、前記分類された各カテ
ゴリの致命率が判明している。本発明では、前記画像特
徴が実際の電気テスト結果と相関付けられていること、
および相関の度合いが致命率として定量的に把握できる
ことに特徴がある。この結果、従来のウェハＡ（１２
１）ではウェハ完成後に判明していた欠陥の致命性を、
ウェハＢ（１２２）では、途中工程の外観検査８の段階
で判定できる。したがって、外観検査８の段階で致命欠
陥の発生を把握でき、不良の作り込みの防止に早期に着
手できる。
ウェハＡ（１２１）の電気テストが終了した段階で、外
観検査８に到達していないウェハがウェハＢ（１２２）
の対象となる。準備段階では、外観検査８の工程におい
て致命欠陥の画像特徴が特定されている。このため、ウ
ェハＢ（１２２）が外観検査８に到達した段階で、欠陥
の画像を収集し、前記画像特徴にしたがって致命欠陥を
分類することができる。さらに、前記分類された各カテ
ゴリの致命率が判明している。本発明では、前記画像特
徴が実際の電気テスト結果と相関付けられていること、
および相関の度合いが致命率として定量的に把握できる
ことに特徴がある。この結果、従来のウェハＡ（１２
１）ではウェハ完成後に判明していた欠陥の致命性を、
ウェハＢ（１２２）では、途中工程の外観検査８の段階
で判定できる。したがって、外観検査８の段階で致命欠
陥の発生を把握でき、不良の作り込みの防止に早期に着
手できる。
【００５８】以下、図１０を用いて致命性判定手順およ
び判定結果の活用方法について具体的に述べる。図１０
の（ｂ）は図２の外観検査８で致命欠陥を分類した結果
の活用例である。外観検査８では異物検査２、５等の成
膜工程後に実施される検査で検出された異物が回路パタ
ーンにおよぼす影響を把握することができる。この影響
を把握することにより、対策すべき工程を効率的に絞り
込むことができる。図１０の（ｂ）の横軸は検査工程で
あり、左の縦軸は欠陥数２００であり、右の縦軸は歩留
り影響２０１である。同図の棒グラフは欠陥数をあらわ
し、折れ線グラフは歩留り影響をあらわす。以下、図１
０の（ｂ）の結果を得る手段、図１０の（ｂ）の効果に
ついて順番に説明する。
び判定結果の活用方法について具体的に述べる。図１０
の（ｂ）は図２の外観検査８で致命欠陥を分類した結果
の活用例である。外観検査８では異物検査２、５等の成
膜工程後に実施される検査で検出された異物が回路パタ
ーンにおよぼす影響を把握することができる。この影響
を把握することにより、対策すべき工程を効率的に絞り
込むことができる。図１０の（ｂ）の横軸は検査工程で
あり、左の縦軸は欠陥数２００であり、右の縦軸は歩留
り影響２０１である。同図の棒グラフは欠陥数をあらわ
し、折れ線グラフは歩留り影響をあらわす。以下、図１
０の（ｂ）の結果を得る手段、図１０の（ｂ）の効果に
ついて順番に説明する。
【００５９】図１０の（ｂ）は以下の手順によって得ら
れた。ウェハＢ（１２２）は異物検査ａ〜ｌ（２０２）
を経て外観検査ｍ（２０３）に到達した状態にある。ま
ず、外観検査２０３で検出された欠陥の光学顕微鏡画像
を収集して、ＡＤＣ装置装置により致命欠陥と非致命欠
陥に分類する。次に、図１０の（ａ）に示す様に、異物
検査ａ〜ｌ（２０２）の欠陥座標と外観検査でＡＤＣを
実施した欠陥座標の突き合わせ処理を実行する。２つの
異物検査結果と外観検査結果が突き合った場合、先に実
施されている異物検査のみをカウントする。以上の手順
により、得られた結果をまとめたものが図１０の（ｂ）
である。図１０の（ｂ）の外観検査ｍに表示されている
４７欠陥は前記処理により異物検査と欠陥座標が突き合
った欠陥の総数である。また、異物検査ａ〜ｌに記載さ
れた欠陥数は、各工程で最初に突き合った欠陥数であ
り、ＡＤＣの分類結果を参照することにより致命欠陥と
非致命欠陥に分類されている。
れた。ウェハＢ（１２２）は異物検査ａ〜ｌ（２０２）
を経て外観検査ｍ（２０３）に到達した状態にある。ま
ず、外観検査２０３で検出された欠陥の光学顕微鏡画像
を収集して、ＡＤＣ装置装置により致命欠陥と非致命欠
陥に分類する。次に、図１０の（ａ）に示す様に、異物
検査ａ〜ｌ（２０２）の欠陥座標と外観検査でＡＤＣを
実施した欠陥座標の突き合わせ処理を実行する。２つの
異物検査結果と外観検査結果が突き合った場合、先に実
施されている異物検査のみをカウントする。以上の手順
により、得られた結果をまとめたものが図１０の（ｂ）
である。図１０の（ｂ）の外観検査ｍに表示されている
４７欠陥は前記処理により異物検査と欠陥座標が突き合
った欠陥の総数である。また、異物検査ａ〜ｌに記載さ
れた欠陥数は、各工程で最初に突き合った欠陥数であ
り、ＡＤＣの分類結果を参照することにより致命欠陥と
非致命欠陥に分類されている。
【００６０】図１０の（ｂ）の効果について以下に述べ
る。まず、工程ｆ（２０４）および工程ｈ（２０５）が
９個と他の工程に比べて欠陥総数が多いことがわかる。
しかし、ここで欠陥の致命率が考慮されていないことに
注意されたい。すなわち、致命率が低い非致命欠陥が多
い場合と、致命率が高い致命欠陥が多い場合では、歩留
りに及ぼす影響が大きくことなる。すなわち、歩留りへ
の影響を定量的に把握して歩留りへの影響が大きな工程
を優先的に対策することにより、不良の作りこみを最小
として歩留りを早期に向上できる。本発明は、ＡＤＣに
基づくカテゴリ別欠陥数およびカテゴリ別致命率を用い
て下記式により精度の高い歩留まり影響が算出できるこ
と、および、前記処理が電気テストに至る前段階で実施
できるため、従来に比べて外観検査（２０２）から電気
テスト（２０６）までのＮ日間（通常、１０日〜９０日
であり、外観検査工程により異なる）の迅速化が可能と
なる。
る。まず、工程ｆ（２０４）および工程ｈ（２０５）が
９個と他の工程に比べて欠陥総数が多いことがわかる。
しかし、ここで欠陥の致命率が考慮されていないことに
注意されたい。すなわち、致命率が低い非致命欠陥が多
い場合と、致命率が高い致命欠陥が多い場合では、歩留
りに及ぼす影響が大きくことなる。すなわち、歩留りへ
の影響を定量的に把握して歩留りへの影響が大きな工程
を優先的に対策することにより、不良の作りこみを最小
として歩留りを早期に向上できる。本発明は、ＡＤＣに
基づくカテゴリ別欠陥数およびカテゴリ別致命率を用い
て下記式により精度の高い歩留まり影響が算出できるこ
と、および、前記処理が電気テストに至る前段階で実施
できるため、従来に比べて外観検査（２０２）から電気
テスト（２０６）までのＮ日間（通常、１０日〜９０日
であり、外観検査工程により異なる）の迅速化が可能と
なる。
【００６１】
【数１】 上記（４）式の計算により、欠陥総数が同一である工程
ｆとｈを比較すると、致命欠陥数が多い工程ｆの歩留ま
り影響が最も高く、問題工程であることが定量的に把握
できる。
ｆとｈを比較すると、致命欠陥数が多い工程ｆの歩留ま
り影響が最も高く、問題工程であることが定量的に把握
できる。
【００６２】上記の例はウェハＡとウェハＢが同一品種
である場合について述べたが、これらは製造方法が類似
していれば別品種であっても構わない。半導体装置を例
にとれば、類似処理プロセスにより異なる品種を製造す
ることが頻繁に行われる。欠陥はプロセスに特有である
ことが多いため、ある品種のウェハＡによりであらかじ
め致命欠陥の分類基準を明らかにしておけば、類似処理
プロセスにより製造されるウェハＢは製造開始から致命
欠陥を正確に判定することが可能となる。
である場合について述べたが、これらは製造方法が類似
していれば別品種であっても構わない。半導体装置を例
にとれば、類似処理プロセスにより異なる品種を製造す
ることが頻繁に行われる。欠陥はプロセスに特有である
ことが多いため、ある品種のウェハＡによりであらかじ
め致命欠陥の分類基準を明らかにしておけば、類似処理
プロセスにより製造されるウェハＢは製造開始から致命
欠陥を正確に判定することが可能となる。
【００６３】次に、図１の致命性判定装置１０３におい
て致命性判定を実施する手順を、以下に述べる。ウェハ
Ａ（１２１）による準備段階では、図６の（ｄ）のよう
な、致命欠陥と非致命欠陥の代表的画像が特定できてい
る。このため、これら代表画像を表示装置１０９に表示
する。一方、ウェハＢ（１２２）の検査８において収集
された欠陥画像を、表示装置１０９に順次表示して、前
記代表画像と見比べることにより、致命または非致命の
フラグを入力装置１１０により付与し、致命欠陥を分類
できる。前記手動による分類作業は、学習装置１１１に
より自動化することができる。学習装置１１１に対し
て、図６の（ｄ）の代表画像を教師データとして学習さ
せることにより、前記分類作業を自動化できる。すなわ
ち、学習段階においては、図６の（ｄ）のような致命欠
陥と非致命欠陥の代表的画像から画像特徴量を抽出し、
学習装置１１１により学習を行う。この結果、致命欠陥
および非致命欠陥を、それぞれ画像特徴量が類似したい
くつかのグループに分類できる。活用段階においては、
ウェハＢ（１２２）の検査８において収集された欠陥画
像を、レビュー装置１０１から致命性判定装置１０３に
転送して、欠陥画像から画像特徴量を抽出して、学習結
果に基づき欠陥の致命性判定を行う。致命性判定結果と
欠陥画像は、記憶装置１０８に記憶される。
て致命性判定を実施する手順を、以下に述べる。ウェハ
Ａ（１２１）による準備段階では、図６の（ｄ）のよう
な、致命欠陥と非致命欠陥の代表的画像が特定できてい
る。このため、これら代表画像を表示装置１０９に表示
する。一方、ウェハＢ（１２２）の検査８において収集
された欠陥画像を、表示装置１０９に順次表示して、前
記代表画像と見比べることにより、致命または非致命の
フラグを入力装置１１０により付与し、致命欠陥を分類
できる。前記手動による分類作業は、学習装置１１１に
より自動化することができる。学習装置１１１に対し
て、図６の（ｄ）の代表画像を教師データとして学習さ
せることにより、前記分類作業を自動化できる。すなわ
ち、学習段階においては、図６の（ｄ）のような致命欠
陥と非致命欠陥の代表的画像から画像特徴量を抽出し、
学習装置１１１により学習を行う。この結果、致命欠陥
および非致命欠陥を、それぞれ画像特徴量が類似したい
くつかのグループに分類できる。活用段階においては、
ウェハＢ（１２２）の検査８において収集された欠陥画
像を、レビュー装置１０１から致命性判定装置１０３に
転送して、欠陥画像から画像特徴量を抽出して、学習結
果に基づき欠陥の致命性判定を行う。致命性判定結果と
欠陥画像は、記憶装置１０８に記憶される。
【００６４】本発明は、画像を収集した欠陥を対象とし
た処理であるため、どの欠陥の画像を収集するかを決め
るサンプリングが重要となる。図１１により、本発明に
よるサンプリングの詳細を説明する。
た処理であるため、どの欠陥の画像を収集するかを決め
るサンプリングが重要となる。図１１により、本発明に
よるサンプリングの詳細を説明する。
【００６５】図１１の（ａ）は致命性評価をロジック製
品が形成されたウェハ上のランダム欠陥に対して実施す
る場合に好適なサンプリングである。検査結果に対して
クラスタリング処理を実施し、欠陥密集部２１０を識別
し除外する。クラスタリング処理とは、欠陥密集部を欠
陥座標により認識する処理であり、例えば、特開平６−
６１３１４号公報に、半導体ウェハ上の欠陥集積回路の
特徴付け方法として記載されている。次に、ランダム欠
陥２１１に対して、チップ単位２１２にレビュー欠陥２
１３をサンプリングする。本方式では、サンプリングを
チップ単位に実施することに特徴がある。すなわち、ロ
ジック製品における致命性評価では、チップ単位に致命
欠陥の有無を判定する必要があるため、チップ単位に全
欠陥の画像を収集して、致命欠陥の有無を保証する必要
があるためである。また、致命性評価においては、多く
のチップ数を用いた方が有利であり、チップ内の欠陥数
が少ないチップ順に、サンプリングすることが好適であ
る。
品が形成されたウェハ上のランダム欠陥に対して実施す
る場合に好適なサンプリングである。検査結果に対して
クラスタリング処理を実施し、欠陥密集部２１０を識別
し除外する。クラスタリング処理とは、欠陥密集部を欠
陥座標により認識する処理であり、例えば、特開平６−
６１３１４号公報に、半導体ウェハ上の欠陥集積回路の
特徴付け方法として記載されている。次に、ランダム欠
陥２１１に対して、チップ単位２１２にレビュー欠陥２
１３をサンプリングする。本方式では、サンプリングを
チップ単位に実施することに特徴がある。すなわち、ロ
ジック製品における致命性評価では、チップ単位に致命
欠陥の有無を判定する必要があるため、チップ単位に全
欠陥の画像を収集して、致命欠陥の有無を保証する必要
があるためである。また、致命性評価においては、多く
のチップ数を用いた方が有利であり、チップ内の欠陥数
が少ないチップ順に、サンプリングすることが好適であ
る。
【００６６】図１１の（ｂ）は、図１０で示したよう
な、問題工程特定において好適なサンプリングである。
問題工程を特定するためには、あらかじめ前工程で検査
を実施しておき、それらの欠陥座標と致命欠陥との一致
度を調べる必要がある。逆に、事前に検出されていない
致命欠陥を多く検出しても、対策の絞込みに活用するこ
とができない。図１１の（ｂ）では、検査２および検査
５の欠陥座標の論理和をとり、その結果に基づきサンプ
リングを行っている。この結果、致命性判定の結果を、
検査２または検査５の工程に反映させることが可能とな
り、問題工程の絞込みを効率的に行うことができる。
な、問題工程特定において好適なサンプリングである。
問題工程を特定するためには、あらかじめ前工程で検査
を実施しておき、それらの欠陥座標と致命欠陥との一致
度を調べる必要がある。逆に、事前に検出されていない
致命欠陥を多く検出しても、対策の絞込みに活用するこ
とができない。図１１の（ｂ）では、検査２および検査
５の欠陥座標の論理和をとり、その結果に基づきサンプ
リングを行っている。この結果、致命性判定の結果を、
検査２または検査５の工程に反映させることが可能とな
り、問題工程の絞込みを効率的に行うことができる。
【００６７】なお、上述してきた実施形態では、ウェハ
Ａ（１２１）のテスト結果が判明した後に、分類基準を
決定する事例を記載したが、ウェハＡ（１２１）の画像
から致命欠陥を推定し、ウェハＡ（１２１）が電気テス
トに到達する以前に分類基準を暫定的に定め、ウェハＡ
（１２１）が電気テストに到達した時点で、上述した実
施形態に従い分類基準を見直しても良い。
Ａ（１２１）のテスト結果が判明した後に、分類基準を
決定する事例を記載したが、ウェハＡ（１２１）の画像
から致命欠陥を推定し、ウェハＡ（１２１）が電気テス
トに到達する以前に分類基準を暫定的に定め、ウェハＡ
（１２１）が電気テストに到達した時点で、上述した実
施形態に従い分類基準を見直しても良い。
【００６８】さらに、準備段階であるウェハＡ（１２
１）を省略し、活用段階であるウェハＢ（１２２）のみ
を実施しても良い。欠陥の詳細情報から致命欠陥が明確
に判別できる場合、電気テストに至る前に、欠陥の詳細
情報から致命性を判定して、図１０に示すような致命欠
陥数を活用した欠陥解析が可能となる。
１）を省略し、活用段階であるウェハＢ（１２２）のみ
を実施しても良い。欠陥の詳細情報から致命欠陥が明確
に判別できる場合、電気テストに至る前に、欠陥の詳細
情報から致命性を判定して、図１０に示すような致命欠
陥数を活用した欠陥解析が可能となる。
【００６９】以上、本発明による第１の特徴は、半導体
製造プロセスで発生する様な多様な欠陥においても、そ
の致命性を判定するに際し、どの詳細情報に着目して判
定すべきかの指針を獲得することができるため、より正
確な致命性判定が可能となることである。すなわち、欠
陥の詳細情報と電気的致命性の関係が客観的データ処理
に基づき明らかにされるため、致命欠陥を正確に分類す
る分類基準が提供される。
製造プロセスで発生する様な多様な欠陥においても、そ
の致命性を判定するに際し、どの詳細情報に着目して判
定すべきかの指針を獲得することができるため、より正
確な致命性判定が可能となることである。すなわち、欠
陥の詳細情報と電気的致命性の関係が客観的データ処理
に基づき明らかにされるため、致命欠陥を正確に分類す
る分類基準が提供される。
【００７０】本発明による第２の特徴は、致命欠陥が正
確に把握できているか否かが定量的に把握できるため、
致命欠陥判定のやり直しか終了かを把握でき、効率的な
欠陥解析が可能となることである。さらに、欠陥の詳細
情報による致命性判定が困難であるか否かが判断できる
ため、無駄な欠陥解析作業を中止することが可能とな
り、効率的な欠陥解析を行うことができる。
確に把握できているか否かが定量的に把握できるため、
致命欠陥判定のやり直しか終了かを把握でき、効率的な
欠陥解析が可能となることである。さらに、欠陥の詳細
情報による致命性判定が困難であるか否かが判断できる
ため、無駄な欠陥解析作業を中止することが可能とな
り、効率的な欠陥解析を行うことができる。
【００７１】本発明による第３の特徴は、従来はウェハ
完成後に判明していた欠陥の致命性を途中工程の外観検
査の段階で判定できることである。したがって、電気的
致命性が高くかつ発生頻度が高い歩留りを低下させる要
因が最も高い欠陥を優先的に解析することにより、不良
の作り込みの防止に早期に着手できる。
完成後に判明していた欠陥の致命性を途中工程の外観検
査の段階で判定できることである。したがって、電気的
致命性が高くかつ発生頻度が高い歩留りを低下させる要
因が最も高い欠陥を優先的に解析することにより、不良
の作り込みの防止に早期に着手できる。
【００７２】本発明による第４の特徴は、欠陥の詳細情
報が実際の電気テスト結果と相関付けられていること、
および相関の度合いが致命率として定量的に把握できる
ことである。この結果、従来はウェハ完成後に判明して
いた歩留りを完成前の段階で把握することができ、納期
までに必要な良品数を確保できるか否かが早期に判断可
能となる。この結果、生産投入量を増加させる等の策を
取ることにより、販売の機会損失を未然に防止できる。
報が実際の電気テスト結果と相関付けられていること、
および相関の度合いが致命率として定量的に把握できる
ことである。この結果、従来はウェハ完成後に判明して
いた歩留りを完成前の段階で把握することができ、納期
までに必要な良品数を確保できるか否かが早期に判断可
能となる。この結果、生産投入量を増加させる等の策を
取ることにより、販売の機会損失を未然に防止できる。
【００７３】以上を要約すれば、本発明によれば、被検
査物の完成段階で判明する不良を製造過程において検出
された欠陥から推定することができ、重大な欠陥の発生
防止を完成後の最終検査を待つことなく実行でき、ひい
ては被検査物の歩留りを早期に向上できる。
査物の完成段階で判明する不良を製造過程において検出
された欠陥から推定することができ、重大な欠陥の発生
防止を完成後の最終検査を待つことなく実行でき、ひい
ては被検査物の歩留りを早期に向上できる。
【００７４】
【発明の効果】以上のように本発明によれば、被検査物
の完成段階で判明する不良を製造過程において検出され
た欠陥から推定することにより、重大な欠陥の発生防止
を完成後の最終検査を待つことなく実行でき、以って、
被検査物の歩留りを早期に向上できる。
の完成段階で判明する不良を製造過程において検出され
た欠陥から推定することにより、重大な欠陥の発生防止
を完成後の最終検査を待つことなく実行でき、以って、
被検査物の歩留りを早期に向上できる。
【図１】本発明の１実施形態に係る欠陥解析システムの
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明の１実施形態における、半導体装置の製
造工程の流れの１例を示す説明図である。
造工程の流れの１例を示す説明図である。
【図３】本発明の１実施形態における、欠陥解析の実施
手順例を示すフローチャート図である。
手順例を示すフローチャート図である。
【図４】突き合わせ処理の事例を示す説明図である。
【図５】座標突き合わせ結果の格納例を示す説明図であ
る。
る。
【図６】欠陥画像の表示例を示す説明図である。
【図７】図６の格納項目に、画像分類の項目が付加され
た例を示す説明図である。
た例を示す説明図である。
【図８】暗い異物と明るい異物の断面図である。
【図９】致命率の算出例を示す説明図である。
【図１０】半導体装置の製造工程における実施結果の１
例を示す説明図である。
例を示す説明図である。
【図１１】サンプリング処理の例を示す説明図である。
１ 成膜 ２ 異物検査 ３ 成膜 ４ 成膜 ５ 異物検査 ６ 露光 ７ エッチング ８ 外観検査 ８’ 画像収集 Ｎ 電気テスト １００ 検査装置 １０１ レビュー装置 １０２ 電気テスタ １０３ 致命性判定装置 １０４ ネットワーク １０５ 欠陥座標 １０６ 欠陥の詳細情報 １０７ テスト結果 １０８ 記憶装置 １０９ 表示装置 １１０ 入力装置 １１１ 学習装置 １２１ ウェハＡ １２２ ウェハＢ １３０ 開始 １３１ 欠陥検査 １３２ サンプリング １３３ 画像収集 １３４ 電気テスト １３５ 座標突き合わせ １３６ 画像表示 １３７ 画像分類 １３８ 致命性評価 １３９ 画像再分類要否 １４０ 致命判定可否 １４１ 致命性判定 １４２ 終了 １５０ 良品カテゴリ １５１ 不良カテゴリ １５２ 良品チップに含まれるグループ １５３ 不良チップに含まれるグループ １５４ ＦＢＭ不良ビット位置 １６０ 欠陥番号 １６１ チップ座標 １６２ 欠陥座標 １６３ サンプリングフラグ １６４ 画像名称 １６５ テスト結果 １７０ 回路パターン １７１ 異物 １７２ 選択された画像 １７３ 欠陥画像が消去された状態 １７４ 画像分類 １７５ 消去されたサンプリングフラグ １７６ 異物がショートしているが非致命な欠陥 １７７ 暗い異物 １７８ 明るい異物 １７９ 絶縁層 １８０ 下地配線 １９１ 致命率 １９２ 全欠陥の致命率ＫＲ １９３ 致命率の最大値 １９４ 致命欠陥の致命率ＫＲ１ １９５ 非致命欠陥の致命率ＫＲ２ １９６ 致命欠陥の致命率ＫＲ１ ２００ 欠陥数 ２０１ 歩留り影響 ２０２ 異物検査 ２０３ 外観検査 ２０４ 工程ｆ ２０５ 工程ｈ ２１０ 欠陥密集部 ２１１ ランダム欠陥 ２１２ サンプリングされたチップ ２１３ サンプリングされた欠陥
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高木 裕治 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 田村 太久夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 濱村 有一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 渡辺 健二 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 小沢 康彦 茨城県ひたちなか市大字市毛882番地 株 式会社日立製作所計測器グループ内 (72)発明者 磯貝 静志 茨城県ひたちなか市大字市毛882番地 株 式会社日立製作所計測器グループ内 Ｆターム(参考） 2G051 AA51 AB01 AB02 CA03 CA04 DA07 EA02 EA12 EA14 EB01 EB02 EC01 ED07 FA10 4M106 AA01 BA14 CA38 DA15 DJ17 DJ18 DJ20 DJ21 DJ23
Claims (24)
- 【請求項１】 電子回路パターンの製造工程において検
出される欠陥の解析方法であって、 被検査物の欠陥を検出して欠陥位置を記憶するステップ
と、 前記欠陥に関する詳細情報を収集して前記欠陥位置と関
連付けて記憶するステップと、 前記被検査物の電気テストにおける不良発生位置を記憶
するステップと、 前記欠陥位置と前記不良発生位置を比較するステップ
と、 前記比較結果に基づき前記詳細情報を分類して表示する
ステップとを、含むことを特徴とする欠陥の解析方法。 - 【請求項２】 請求項１記載において、 前記表示された詳細情報から代表サンプルを選択するこ
とを特徴とする欠陥の解析方法。 - 【請求項３】 請求項２記載において、 前記選択された代表サンプルから特徴量を算出し、前記
特徴量に基づき詳細情報の分類基準を決定することを特
徴とする欠陥の解析方法。 - 【請求項４】 電子回路パターンの製造工程において検
出される欠陥の解析方法であって、 被検査物の欠陥を検出して欠陥位置を記憶するステップ
と、 前記欠陥に関する詳細情報を収集して前記欠陥位置と関
連付けて記憶するステップと、 前記被検査物の電気テストにおける不良発生位置を記憶
するステップと、 前記欠陥位置と前記不良発生位置を比較するステップ
と、 前記比較結果に基づき前記詳細情報を分類するステップ
と、 前記分類された詳細情報の特徴量を算出するステップ
と、 前記特徴量に基づき詳細情報の分類基準を決定するステ
ップとを、含むことを特徴とする欠陥の解析方法。 - 【請求項５】 電子回路パターンの製造工程において検
出される欠陥の解析方法であって、 被検査物の欠陥を検出して欠陥位置を記憶するステップ
と、 前記欠陥に関する詳細情報を収集するステップと、 前記詳細情報を予め定めた分類基準に従い複数のカテゴ
リに分類するステップと、 前記カテゴリを前記欠陥位置と関連付けて記憶するステ
ップと、 前記被検査物の電気テストにおける不良発生位置を記憶
するステップと、 前記欠陥位置と前記不良発生位置を比較するステップ
と、 前記比較結果に基づき各カテゴリの不良発生率を算出す
るステップとを、含むことを特徴とする欠陥の解析方
法。 - 【請求項６】 請求項５記載において、 前記不良発生率に基づき前記分類基準を修正するステッ
プを含むことを特徴とする欠陥の解析方法。 - 【請求項７】 請求項３乃至６の何れか１項に記載にお
いて、 前記した分類基準に従って欠陥の詳細情報を複数のカテ
ゴリに分類するステップと、各カテゴリに属する欠陥の
詳細情報から算出した特徴量を用いて分類基準を教示す
るステップと、前記教示結果に従い未知の欠陥の詳細情
報を分類するステップとを、含むことを特徴とする欠陥
の解析方法。 - 【請求項８】 電子回路パターンの製造工程において検
出される欠陥の解析方法であって、 第１の被検査物の製造工程において欠陥を検出して欠陥
位置を記憶するステップと、 前記欠陥に関する詳細情報を収集するステップと、 前記詳細情報を予め定めた分類基準に従い複数のカテゴ
リに分類するステップと、 前記カテゴリを前記欠陥位置と関連付けて記憶するステ
ップと、 前記被検査物の電気テストにおける不良発生位置を記憶
するステップと、 前記欠陥位置と前記不良発生位置を比較するステップ
と、 前記比較結果に基づき各カテゴリの不良発生率を算出す
るステップと、 第２の被検査物の前記工程もしくは前記工程に類似した
工程において欠陥を検出して欠陥位置を記憶するステッ
プと、 前記欠陥に関する詳細情報を収集するステップと、 前記詳細情報を予め定めた分類基準に従い複数のカテゴ
リに分類するステップと、 第１の被検査物において算出した各カテゴリの不良発生
率と第２の被検査物において分類した各カテゴリの欠陥
数を用いて、第２の被検査物の不良発生数を算出するス
テップとを、含むことを特徴とする欠陥の解析方法。 - 【請求項９】 電子回路パターンの製造工程において検
出される欠陥の解析方法であって、 第１の被検査物の工程Ａにおいて欠陥を検出して欠陥位
置を記憶するステップと、 前記欠陥に関する詳細情報を収集するステップと、 前記詳細情報を予め定めた分類基準に従い複数のカテゴ
リに分類するステップと、 前記カテゴリを前記欠陥位置と関連付けて記憶するステ
ップと、 前記被検査物の電気テストにおける不良発生位置を記憶
するステップと、 前記欠陥位置と前記不良発生位置を比較するステップ
と、 前記比較結果に基づき各カテゴリの不良発生率を算出す
るステップと、 第２の被検査物の工程Ａを含む類似工程より前の少なく
とも１つ以上の工程Ｂを含む類似工程において欠陥を検
出して欠陥位置を記憶するステップと、 工程Ａにおいて欠陥を検出して欠陥位置を記憶するステ
ップと、 工程Ａで検出された欠陥に関する詳細情報を収集するス
テップと、 前記詳細情報を予め定めた分類基準に従い複数のカテゴ
リに分類するステップと、 前記カテゴリを前記欠陥位置と関連付けて記憶するステ
ップと、 工程Ａと工程Ｂの欠陥座標を比較するステップと、 前記比較結果に基づき工程Ｂの欠陥をカテゴリに分類す
るステップと、 第１の被検査物において算出した各カテゴリの不良発生
率と第２の被検査物の工程Ｂの欠陥を分類した各カテゴ
リの欠陥数を用いて、第２の被検査物の工程Ｂの欠陥が
工程Ａにおいて不良を発生せしめる数を算出するステッ
プとを、含むことを特徴とする欠陥の解析方法。 - 【請求項１０】 請求項９に記載において、 前記工程Ａにおける欠陥の詳細情報の収集が、前記工程
Ｂの欠陥座標に基づいて行われることを特徴とする欠陥
の解析方法。 - 【請求項１１】 請求項１乃至１０の何れか１項に記載
において、 前記電子回路パターンが基板上に複数個形成された半導
体装置の電子回路パターンであって、欠陥の詳細情報の
収集は少なくとも１つ以上の半導体装置を選択し、前記
選択された半導体装置内に存在する欠陥について全て詳
細情報を収集することを特徴とする欠陥の解析方法。 - 【請求項１２】 請求項１乃至１０の何れか１項に記載
において、 前記電子回路パターンが基板上に複数個形成された半導
体装置であって、欠陥の詳細情報の収集は少なくとも１
つ以上の半導体装置を選択し、前記選択された半導体装
置内の予め決められた領域に存在する欠陥について全て
詳細情報を収集することを特徴とする欠陥の解析方法。 - 【請求項１３】 請求項１１または１２に記載において
前記欠陥の詳細情報の収集において、基板上の半導体装
置毎または半導体装置の予め決められた領域毎に包含さ
れる欠陥数を計数し、前記欠陥数が少ない順番に欠陥の
詳細情報を収集することを特徴とする欠陥の解析方法。 - 【請求項１４】 請求項１乃至９の何れか１項に記載に
おいて、 前記欠陥の詳細情報の収集は欠陥の検出と同期して実行
されることを特徴とする欠陥の解析方法。 - 【請求項１５】 請求項１乃至９の何れか１項に記載に
おいて、 前記欠陥の詳細情報の収集は、欠陥の検出と同期して実
行される第１の詳細情報の収集と、前記詳細情報の分類
結果に基づき選択された欠陥について実行される第２の
詳細情報の収集とからなることを特徴とする欠陥の解析
方法。 - 【請求項１６】 請求項１乃至１５の何れか１項に記載
において、 前記欠陥の詳細情報は、欠陥の光学顕微鏡画像、ＳＥＭ
画像、材料分析波形のいずれかであることを特徴とする
欠陥の解析方法。 - 【請求項１７】 電子回路パターンの製造工程において
検出される欠陥の解析システムであって、 欠陥位置の検出手段と、 前記欠陥に関する詳細情報の収集手段と、 前記欠陥位置と前記詳細情報の関連付け手段と、 前記被検査物の電気不良発生位置の検出手段と、 前記欠陥位置と前記電気不良発生位置の比較手段と、 前記比較結果に基づき前記詳細情報を分類して表示する
手段とを、有することを特徴とする欠陥の解析システ
ム。 - 【請求項１８】 請求項１７に記載において、 前記詳細情報を分類して表示する手段は、代表サンプル
を選択する手段と、前記代表サンプルの特徴量を算出す
る手段と、前記特徴量に基づき詳細情報の分類基準を決
定する手段とを、有することを特徴とする欠陥の解析シ
ステム。 - 【請求項１９】 電子回路パターンの製造工程において
検出される欠陥の解析システムであって、 欠陥位置の検出手段と、 前記欠陥に関する詳細情報の収集手段と、 前記欠陥位置と前記詳細情報の関連付け手段と、 前記被検査物の不良発生位置の検出手段と、 前記欠陥位置と前記不良発生位置の比較手段と、 前記比較結果に基づき前記詳細情報を分類する分類手段
と、 前記分類された詳細情報の特徴量を算出する手段と、 前記特徴量に基づき詳細情報の分類基準を決定する手段
とを、有することを特徴とする欠陥の解析システム。 - 【請求項２０】 電子回路パターンの製造工程において
検出される欠陥の解析システムであって、 欠陥位置の検出手段と、 前記欠陥に関する詳細情報の収集手段と、 前記詳細情報を予め定めた分類基準に従い複数のカテゴ
リに分類する分類手段と、 前記カテゴリと欠陥位置の関連付け手段と、 前記欠陥位置と前記詳細情報の関連付け手段と、 前記被検査物の電気不良発生位置の検出手段と、 前記欠陥位置と前記電気不良発生位置の比較手段と、 前記比較結果に基づき各カテゴリの不良発生率を算出す
る手段とを、有することを特徴とする欠陥の解析システ
ム。 - 【請求項２１】 請求項１８または１９または２０に記
載において、 前記分類基準を教示する手段と、前記教示結果に従い未
知の欠陥の詳細情報を分類する手段とを、有することを
特徴とする欠陥の解析システム。 - 【請求項２２】 電子回路パターンの製造工程において
検出される欠陥の解析システムであって、 第１の被検査物の欠陥を検出する手段と、 前記欠陥に関する詳細情報を収集する手段と、 前記詳細情報を予め定めた分類基準に従い複数のカテゴ
リに分類する手段と、 前記カテゴリを前記欠陥位置と関連付けて記憶する手段
と、 前記被検査物の電気テストにおける不良発生位置を検出
する手段と、 前記欠陥位置と前記不良発生位置を比較する手段と、 前記比較結果に基づき各カテゴリの不良発生率を算出す
る手段と、 第２の被検査物の欠陥を検出する手段と、 前記欠陥に関する詳細情報を収集する手段と、 前記詳細情報を予め定めた分類基準に従い複数のカテゴ
リに分類する手段と、 第１の被検査物において算出した各カテゴリの不良発生
率と第２の被検査物において分類した各カテゴリの欠陥
数を用いて、第２の被検査物の不良発生数を算出する手
段とを、有することを特徴とする欠陥の解析システム。 - 【請求項２３】 電子回路パターンの製造工程において
検出される欠陥の解析システムであって、 第１の被検査物の工程Ａにおいて欠陥を検出する手段
と、 前記欠陥に関する詳細情報を収集する手段と、 前記詳細情報を予め定めた分類基準に従い複数のカテゴ
リに分類する手段と、 前記カテゴリを前記欠陥位置と関連付けて記憶する手段
と、 前記被検査物の電気テストにおける不良発生位置を記憶
する手段と、 前記欠陥位置と前記不良発生位置を比較する手段と、 前記比較結果に基づき各カテゴリの不良発生率を算出す
る手段と、 第２の被検査物の工程Ａを含む類似工程より前の少なく
とも１つ以上の工程Ｂを含む類似工程において欠陥を検
出して欠陥位置を記憶する手段と、 工程Ａにおいて欠陥を検出して欠陥位置を記憶する手段
と、 工程Ａで検出された欠陥に関する詳細情報を収集する手
段と、 前記詳細情報を予め定めた分類基準に従い複数のカテゴ
リに分類する手段と、 前記カテゴリを前記欠陥位置と関連付けて記憶する手段
と、 工程Ａと工程Ｂの欠陥座標を比較する手段と、 前記比較結果に基づき工程Ｂの欠陥をカテゴリに分類す
る手段と、 第１の被検査物において算出した各カテゴリの不良発生
率と第２の被検査物の工程Ｂの欠陥を分類した各カテゴ
リの欠陥数を用いて、第２の被検査物の工程Ｂの欠陥が
工程Ａにおいて不良を発生せしめる数を算出する手段と
を、有することを特徴とする欠陥の解析システム。 - 【請求項２４】 請求項１乃至２３に記載の被検査物は
基板上に複数個形成された半導体装置であって、請求項
１乃至２３に記載の方法またはシステムを用いたことを
特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000036894A JP2001230289A (ja) | 2000-02-15 | 2000-02-15 | 欠陥解析方法および欠陥解析システム |
| US09/783,604 US7062081B2 (en) | 2000-02-15 | 2001-02-15 | Method and system for analyzing circuit pattern defects |
| US11/356,210 US7352890B2 (en) | 2000-02-15 | 2006-02-17 | Method for analyzing circuit pattern defects and a system thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000036894A JP2001230289A (ja) | 2000-02-15 | 2000-02-15 | 欠陥解析方法および欠陥解析システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230289A true JP2001230289A (ja) | 2001-08-24 |
Family
ID=18560868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000036894A Pending JP2001230289A (ja) | 2000-02-15 | 2000-02-15 | 欠陥解析方法および欠陥解析システム |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7062081B2 (ja) |
| JP (1) | JP2001230289A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086645A (ja) * | 2001-09-13 | 2003-03-20 | Hitachi Ltd | 検査装置および検査システム並びに半導体デバイスの製造方法 |
| JP2003090802A (ja) * | 2001-09-18 | 2003-03-28 | Olympus Optical Co Ltd | 基板検査システム |
| JP2003317082A (ja) * | 2002-04-25 | 2003-11-07 | Dainippon Screen Mfg Co Ltd | 分類支援装置、分類装置およびプログラム |
| WO2005093819A1 (ja) * | 2004-03-26 | 2005-10-06 | Advantest Corporation | 処理装置、表示方法および表示プログラム |
| JP2006173589A (ja) * | 2004-11-19 | 2006-06-29 | Hitachi High-Technologies Corp | データ処理装置，検査作業支援システム、およびデータ処理方法 |
| JP2006308364A (ja) * | 2005-04-27 | 2006-11-09 | Tokyo Seimitsu Co Ltd | 外観検査装置及び外観検査方法 |
| JP2007101359A (ja) * | 2005-10-04 | 2007-04-19 | Nippon Steel Corp | 疵検出装置及び疵検出方法 |
| JP2009070284A (ja) * | 2007-09-14 | 2009-04-02 | Seiko Epson Corp | 設定方法、識別方法及びプログラム |
| US7514949B2 (en) | 2005-08-10 | 2009-04-07 | Samsung Electronics Co., Ltd. | Testing method detecting localized failure on a semiconductor wafer |
| JP2011075426A (ja) * | 2009-09-30 | 2011-04-14 | Hitachi High-Technologies Corp | レジスト膜面ムラ検査装置及び検査方法並びにｄｔｍ製造ライン |
| US7945410B2 (en) | 2006-08-10 | 2011-05-17 | Hitachi, Ltd. | Semiconductor device yield prediction system and method |
| JP2015062034A (ja) * | 2005-11-18 | 2015-04-02 | ケーエルエー−テンカー コーポレイション | 検査データと組み合わせて設計データを使用するための方法及びシステム |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001331784A (ja) * | 2000-05-18 | 2001-11-30 | Hitachi Ltd | 欠陥分類方法及びその装置 |
| US6732002B1 (en) * | 2001-08-23 | 2004-05-04 | Kla-Tencor Corporation | Apparatus and methods for predicting multiple product chip yields through critical area matching |
| US6714828B2 (en) * | 2001-09-17 | 2004-03-30 | Formfactor, Inc. | Method and system for designing a probe card |
| US7280945B1 (en) | 2001-10-17 | 2007-10-09 | Kla-Tencor Technologies Corporation | Apparatus and methods for detection of systematic defects |
| US6948141B1 (en) | 2001-10-25 | 2005-09-20 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
| US6918101B1 (en) | 2001-10-25 | 2005-07-12 | Kla -Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
| JP2003130808A (ja) * | 2001-10-29 | 2003-05-08 | Hitachi Ltd | 欠陥検査方法及びその装置 |
| US7376708B2 (en) * | 2002-01-31 | 2008-05-20 | Claredi Corporation | Systems and methods relating to the establishment of EDI trading partner relationships |
| GB0227743D0 (en) * | 2002-11-28 | 2003-01-08 | Rolls Royce Plc | Wavelet compression |
| US7602962B2 (en) * | 2003-02-25 | 2009-10-13 | Hitachi High-Technologies Corporation | Method of classifying defects using multiple inspection machines |
| US7647132B2 (en) * | 2004-05-05 | 2010-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for problem case packaging |
| JP2006098152A (ja) * | 2004-09-29 | 2006-04-13 | Dainippon Screen Mfg Co Ltd | 欠陥検出装置および欠陥検出方法 |
| US7310788B2 (en) * | 2005-02-24 | 2007-12-18 | International Business Machines Corporation | Sample probability of fault function determination using critical defect size map |
| JP4681356B2 (ja) * | 2005-06-13 | 2011-05-11 | 株式会社日立ハイテクノロジーズ | 欠陥自動観察分類システム、欠陥自動観察分類システムにおける装置の選択方法、プログラム、及び観察装置 |
| US20080281548A1 (en) * | 2005-08-26 | 2008-11-13 | Camtek Ltd | Method and System for Automatic Defect Detection of Articles in Visual Inspection Machines |
| JP5228490B2 (ja) * | 2005-12-26 | 2013-07-03 | 株式会社ニコン | 画像解析によって欠陥検査を行う欠陥検査装置 |
| JP4644613B2 (ja) * | 2006-02-27 | 2011-03-02 | 株式会社日立ハイテクノロジーズ | 欠陥観察方法及びその装置 |
| DE102006042157B4 (de) | 2006-09-06 | 2013-03-21 | Leica Microsystems Cms Gmbh | Verfahren und Mikroskopiersystem zum Scannen einer Probe |
| US7855088B2 (en) * | 2006-12-21 | 2010-12-21 | Texas Instruments Incorporated | Method for manufacturing integrated circuits by guardbanding die regions |
| JP5103058B2 (ja) * | 2007-05-28 | 2012-12-19 | 株式会社日立ハイテクノロジーズ | 欠陥観察装置及び欠陥観察方法 |
| JP4799574B2 (ja) * | 2008-02-29 | 2011-10-26 | 株式会社東芝 | 線状パターンの検知方法および装置 |
| US20090273669A1 (en) * | 2008-04-30 | 2009-11-05 | Nadav Wertsman | Method and system for detecting critical defects |
| JP5255953B2 (ja) * | 2008-08-28 | 2013-08-07 | 株式会社日立ハイテクノロジーズ | 欠陥検査方法及び装置 |
| JP2012083147A (ja) * | 2010-10-08 | 2012-04-26 | Hitachi High-Technologies Corp | 欠陥分類システム及び欠陥分類装置及び画像撮像装置 |
| CN103645197B (zh) * | 2013-11-08 | 2015-12-02 | 上海华力微电子有限公司 | 芯片缺陷的检测方法 |
| US10627723B2 (en) | 2013-12-17 | 2020-04-21 | Asml Netherlands B.V. | Yield estimation and control |
| US10902576B2 (en) * | 2016-08-12 | 2021-01-26 | Texas Instruments Incorporated | System and method for electronic die inking after automatic visual defect inspection |
| EP3541161B1 (en) * | 2016-11-14 | 2021-11-24 | Fuji Corporation | Stored image reclassification system and re-classification method |
| US11237119B2 (en) * | 2017-01-10 | 2022-02-01 | Kla-Tencor Corporation | Diagnostic methods for the classifiers and the defects captured by optical tools |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10656994B2 (en) * | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10748271B2 (en) * | 2018-04-25 | 2020-08-18 | Applied Materials Israel Ltd. | Method of defect classification and system thereof |
| US10811290B2 (en) * | 2018-05-23 | 2020-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for inspection stations |
| CN109522931A (zh) * | 2018-10-18 | 2019-03-26 | 深圳市华星光电半导体显示技术有限公司 | 判断缺陷叠图聚集的方法及其*** |
| US11508055B2 (en) | 2018-11-20 | 2022-11-22 | Bnsf Railway Company | Systems and methods for calibrating image capturing modules |
| US11423527B2 (en) | 2018-11-20 | 2022-08-23 | Bnsf Railway Company | System and method for minimizing lost vehicle axel motion and filtering erroneous electrical signals |
| US10984521B2 (en) * | 2018-11-20 | 2021-04-20 | Bnsf Railway Company | Systems and methods for determining defects in physical objects |
| CN110070524B (zh) * | 2019-04-03 | 2021-05-18 | 北京东舟技术股份有限公司 | 一种智能终端面板视觉故障检测*** |
| CN110334733A (zh) * | 2019-05-29 | 2019-10-15 | 中国石油大学(华东) | 一种基于ConvLSTM的地下空间管道腐蚀程度预警方法 |
| CN111060520B (zh) * | 2019-12-30 | 2021-10-29 | 歌尔股份有限公司 | 一种产品缺陷检测方法、装置与*** |
| TWI750074B (zh) * | 2021-03-30 | 2021-12-11 | 力晶積成電子製造股份有限公司 | 半導體裝置的缺陷分析方法與電子裝置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2941308B2 (ja) * | 1989-07-12 | 1999-08-25 | 株式会社日立製作所 | 検査システムおよび電子デバイスの製造方法 |
| JP3051279B2 (ja) * | 1993-05-13 | 2000-06-12 | シャープ株式会社 | バンプ外観検査方法およびバンプ外観検査装置 |
| JPH07201946A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 半導体装置等の製造方法及びその装置並びに検査方法及びその装置 |
| JP3476913B2 (ja) * | 1994-07-08 | 2003-12-10 | オリンパス株式会社 | 欠陥種別判定装置及びプロセス管理システム |
| FR2761476B1 (fr) * | 1997-03-28 | 1999-06-11 | Lorraine Laminage | Procede d'inspection de surface d'une bande en defilement par classification prealable d'irregularite de surface detectee |
| WO1998059213A1 (fr) * | 1997-06-25 | 1998-12-30 | Matsushita Electric Works, Ltd. | Procede et dispositif de controle de motifs |
| US6148099A (en) * | 1997-07-03 | 2000-11-14 | Neopath, Inc. | Method and apparatus for incremental concurrent learning in automatic semiconductor wafer and liquid crystal display defect classification |
| US5966459A (en) * | 1997-07-17 | 1999-10-12 | Advanced Micro Devices, Inc. | Automatic defect classification (ADC) reclassification engine |
| JPH11176899A (ja) * | 1997-12-09 | 1999-07-02 | Toshiba Corp | 欠陥警告方法及び欠陥警告システム |
| JPH11214462A (ja) * | 1998-01-22 | 1999-08-06 | Hitachi Ltd | 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム |
| US6496596B1 (en) * | 1999-03-23 | 2002-12-17 | Advanced Micro Devices, Inc. | Method for detecting and categorizing defects |
| JP3350477B2 (ja) * | 1999-04-02 | 2002-11-25 | セイコーインスツルメンツ株式会社 | ウエハ検査装置 |
| US6597381B1 (en) * | 1999-07-24 | 2003-07-22 | Intelligent Reasoning Systems, Inc. | User interface for automated optical inspection systems |
| US6535776B1 (en) * | 1999-09-20 | 2003-03-18 | Ut-Battelle, Llc | Method for localizing and isolating an errant process step |
-
2000
- 2000-02-15 JP JP2000036894A patent/JP2001230289A/ja active Pending
-
2001
- 2001-02-15 US US09/783,604 patent/US7062081B2/en not_active Expired - Fee Related
-
2006
- 2006-02-17 US US11/356,210 patent/US7352890B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7869966B2 (en) | 2001-09-13 | 2011-01-11 | Hitachi, Ltd. | Inspection method and its apparatus, inspection system |
| JP2003086645A (ja) * | 2001-09-13 | 2003-03-20 | Hitachi Ltd | 検査装置および検査システム並びに半導体デバイスの製造方法 |
| JP2003090802A (ja) * | 2001-09-18 | 2003-03-28 | Olympus Optical Co Ltd | 基板検査システム |
| JP2003317082A (ja) * | 2002-04-25 | 2003-11-07 | Dainippon Screen Mfg Co Ltd | 分類支援装置、分類装置およびプログラム |
| WO2005093819A1 (ja) * | 2004-03-26 | 2005-10-06 | Advantest Corporation | 処理装置、表示方法および表示プログラム |
| JP2006173589A (ja) * | 2004-11-19 | 2006-06-29 | Hitachi High-Technologies Corp | データ処理装置，検査作業支援システム、およびデータ処理方法 |
| JP2006308364A (ja) * | 2005-04-27 | 2006-11-09 | Tokyo Seimitsu Co Ltd | 外観検査装置及び外観検査方法 |
| US7514949B2 (en) | 2005-08-10 | 2009-04-07 | Samsung Electronics Co., Ltd. | Testing method detecting localized failure on a semiconductor wafer |
| JP2007101359A (ja) * | 2005-10-04 | 2007-04-19 | Nippon Steel Corp | 疵検出装置及び疵検出方法 |
| JP2015062034A (ja) * | 2005-11-18 | 2015-04-02 | ケーエルエー−テンカー コーポレイション | 検査データと組み合わせて設計データを使用するための方法及びシステム |
| US7945410B2 (en) | 2006-08-10 | 2011-05-17 | Hitachi, Ltd. | Semiconductor device yield prediction system and method |
| JP2009070284A (ja) * | 2007-09-14 | 2009-04-02 | Seiko Epson Corp | 設定方法、識別方法及びプログラム |
| JP2011075426A (ja) * | 2009-09-30 | 2011-04-14 | Hitachi High-Technologies Corp | レジスト膜面ムラ検査装置及び検査方法並びにｄｔｍ製造ライン |
Also Published As
| Publication number | Publication date |
|---|---|
| US7062081B2 (en) | 2006-06-13 |
| US20010016061A1 (en) | 2001-08-23 |
| US20060140472A1 (en) | 2006-06-29 |
| US7352890B2 (en) | 2008-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001230289A (ja) | 欠陥解析方法および欠陥解析システム | |
| JP4077951B2 (ja) | 欠陥解析方法、記録媒体及び工程管理方法 | |
| US9335277B2 (en) | Region-of-interest determination apparatus, observation tool or inspection tool, region-of-interest determination method, and observation method or inspection method using region-of-interest determination method | |
| US6613590B2 (en) | Yield based, in-line defect sampling method | |
| US6799130B2 (en) | Inspection method and its apparatus, inspection system | |
| US20010042705A1 (en) | Method for classifying defects and device for the same | |
| KR20150140349A (ko) | 반도체 검사 레시피 생성, 결함 리뷰 및 계측을 위한 적응적 샘플링 | |
| JP2001159616A (ja) | パターン検査方法及びパターン検査装置 | |
| JPS62135767A (ja) | 細胞分析装置 | |
| US8121397B2 (en) | Method and its apparatus for reviewing defects | |
| JPH07201946A (ja) | 半導体装置等の製造方法及びその装置並びに検査方法及びその装置 | |
| JP2001326263A (ja) | ウェーハー表面の構造欠陥を査定する方法 | |
| US6701204B1 (en) | System and method for finding defective tools in a semiconductor fabrication facility | |
| JPH10209230A (ja) | 不良解析装置およびその方法 | |
| US20090082979A1 (en) | Defect analyzer and defect analyzing method | |
| CN112805719A (zh) | 分类半导体样本中的缺陷 | |
| JP4611369B2 (ja) | デバイスの製造方法 | |
| JP2012173017A (ja) | 欠陥分類装置 | |
| JP2001127129A (ja) | 試料の欠陥検査システム、および検査方法 | |
| JP4080087B2 (ja) | 分析方法，分析システム及び分析装置 | |
| JP4926352B2 (ja) | 欠陥解析方法、チップ分類データ検証方法及びプログラム | |
| JP3665215B2 (ja) | 異常原因特定システムおよびその方法 | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| JP2000077495A (ja) | 検査システム及びそれを用いた電子デバイスの製造方法 | |
| JP2002026102A (ja) | 検査情報処理方法及びその検査システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061121 |