TW201514513A - 晶圓的可適性電性測試 - Google Patents
晶圓的可適性電性測試 Download PDFInfo
- Publication number
- TW201514513A TW201514513A TW103126644A TW103126644A TW201514513A TW 201514513 A TW201514513 A TW 201514513A TW 103126644 A TW103126644 A TW 103126644A TW 103126644 A TW103126644 A TW 103126644A TW 201514513 A TW201514513 A TW 201514513A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- test
- information
- electrical test
- electrical
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本發明提供用於判定一晶圓之電性測試之一或多個參數之方法及系統。一種方法包含判定通過形成於一晶圓上之一器件的電性測試路徑,及對應於該等電性測試路徑之各者之該器件之不同層中的實體佈局組件。該方法亦包含基於該電性測試路徑的一或多個特性來判定該晶圓之電性測試的一或多個參數。另外,該方法包含獲取該晶圓之一實體版本之一或多個特性的資訊。藉由對該晶圓之該實體版本執行一線內程序來產生該資訊。該方法進一步包含基於該所獲取的資訊來更改該晶圓之該電性測試之該一或多個參數的至少一者。
Description
本發明大體上係關於用於基於藉由對晶圓之實體版本執行一線內程序而產生之晶圓之一實體版本之一或多個特性之資訊而更改一晶圓之電性測試之至少一參數之方法及系統。
不允許以下描述及實例憑藉此【先前技術】中之其等之內含物而成為先前技術。
在晶圓上之積體電路(IC)之製造之後之某刻,出於品質控制目的而電性測試IC。可執行測試以判定一晶片是否通過電效能要求或失敗。另外,可執行電性測試以判定為什麽一晶片依該方式執行。此測試可被用於判定關於用於製造晶片之程序之資訊。另外,此測試可被用於判定關於晶片本身之資訊(例如若晶片之設計引起生產問題)。
如今,可適性電性測試方法適當且現今已在使用中。然而,其等方法主要由來自關於測試基礎建設之各種組件之健康狀況之電性測試台之即時信號而驅動。此等現行方法決策動態調適之方向及意圖時大體上不考量線內晶圓相關之資料。在一些特定情況下,特定IC廠商可已選擇考量大量線內晶圓相關資料中之一些來驅動調適選擇。但是,在,由如今的線內檢測、度量衡及工具監測系統提供之比對規格之缺陷參數及穩定性資料屬性之詳細細微度未與產業之可適性測試方法之任何者中之測試相關。
電性測試之較舊方法能夠著眼於在一完整晶圓或一個別晶粒層級(其中此係由一工程師之判斷而驅動之一主要手動決策)處之線內缺陷資料。此等方法通常觸發自具有相對較小數目個個別測試向量之一較不密集通過/失敗類型之測試計劃至具有相對較大數目個個別測試向量之一更密集除錯類型之測試計劃之二元切換(binary switch)。在由一製造報告之相對較高缺陷層級或度量衡偏移之情況下,測試設計可考量以下兩種方法之一者。
在第一方法中,電性測試可涉及使用通過/失敗測試計劃來測試整個晶圓,且接著1)用墨點標示失效晶粒用以在沒有任何進一步測試之情況下報廢,或2)發送墨點標示之晶粒用於故障分析。故障分析工程師尋找失效晶粒與所報告之內線缺陷位置或(較不頻繁)度量衡值之間之任何關聯以引導根本原因判定。若內線資料沒有幫助,則故障分析工程師亦可調用一除錯測試計劃內之一第二測試。如名稱指示,除錯測試計劃旨在將故障電性局部化於器件電路內。然而,在一些情況下,除錯測試計劃可指示晶粒為有條件地良好的且僅適合於一有限組功能。接著,此等晶粒可被標記為「良好」用以出售至一不同、較不嚴格的市場中,例如處理器晶片之速度分級。
在第二方法中,在良率增加期間,在離線模式中略過對少數經取樣之晶圓之通過/失敗測試計劃且透過除錯測試計劃而直接發送彼等晶圓係非常常見的。
在任一方法中,已提前修正兩個測試計劃之內容。一旦一晶粒已在一特定測試中失效,則通過/失敗測試計劃在一「在第一失敗上停止」處方上操作,此藉由避免持續應用自完整計劃之隨後測試而節省每一晶粒之一些測試時間。然而,此測試時間縮減係以將故障局部化於器件電路內之任何能力為代價的。因此,出於任何故障分析之目的,存在從此測試之最小導引。
除錯測試計劃經設計以測試具有一更精細解析度及覆蓋之電路,使得當收集測試資料時,其允許透過比較所觀察測試回應與理想測試回應之一可能故障位置之三角測量。存在隨著增加數目之測試之一報酬遞減,且通常基於解析度及測試時間之一平衡而決定測試之實際數目。
上文所描述之兩種方法係耗費時間的,且需要離線拉取一量產晶圓用於額外測試。此不是測試工程師願意接受之一額外負擔。排除一些或全部此測試時間額外負擔之任何方法應非常吸引測試工程師。
據此,開發不具有上文所描述之缺點之一或多者之用於判定一晶圓之電性測試之一或多個參數之方法及系統將係有利的。
各種實施例之以下描述不依任何方式被理解為限制隨附申請專利範圍之主旨。
一實施例係關於一種用於判定一晶圓之電性測試之一或多個參數之電腦實施之方法。該方法包含判定通過形成於一晶圓上之一器件之電性測試路徑及對應於電性測試路徑之各者之器件之不同層中之實體佈局組件。該方法亦包含基於電性測試路徑之一或多個特性而判定晶圓之電性測試之一或多個參數。另外,該方法包含獲取晶圓之一實體版本之一或多個特性之資訊。藉由對晶圓之實體版本執行一線內程序而產生資訊。該方法進一步包含基於所獲取之資訊而更改晶圓之電性測試之一或多個參數之至少一者。由一或多個電腦系統來執行判定電性測試路徑、判定一或多個參數、獲取資訊及更改至少一參數。
可如文中進一步所描述而執行上文所描述之步驟之各者。上文所描述之方法可包含文中所描述之任何其他方法之任何其他步驟。可使用文中所描述之系統之任何者而執行上文所描述之方法。
另一實施例係關於一種非暫時性電腦可讀媒體,其儲存可在一
電腦系統上執行用以執行用於判定一晶圓之電性測試之一或多個參數之一電腦實施之方法之程式指令。電腦實施之方法包含可如文中進一步所描述而執行之上文所描述之電腦實施之方法之步驟。另外,可針對其而執行程式指令之電腦實施之方法可包含文中所描述之任何其他方法之任何其他步驟。非暫時性電腦可讀媒體可如文中所描述而被進一步組態。
一額外實施例係關於經組態以判定一晶圓之電性測試之一或多個參數之一系統。該系統包含經組態以獲取一晶圓之一實體版本之一或多個特性之資訊之一程序控制子系統。藉由對晶圓之實體版本執行一線內程序而產生資訊。該系統亦包含經組態用於判定電性測試路徑、判定一或多個參數及更改至少一參數之一電腦子系統,如上文所描述。該系統可如文中所描述而被進一步組態。
100‧‧‧步驟
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟
114‧‧‧晶粒切割及封裝步驟
116‧‧‧步驟
118‧‧‧步驟
200‧‧‧步驟
202‧‧‧線內資料
204‧‧‧步驟
206‧‧‧線內資料
208‧‧‧步驟
400‧‧‧非暫時性電腦可讀媒體
402‧‧‧程式指令
404‧‧‧電腦系統
500‧‧‧程序控制子系統
502‧‧‧電腦子系統
504‧‧‧光源
506‧‧‧分束器
508‧‧‧透鏡
510‧‧‧晶圓
512‧‧‧分束器
514‧‧‧偵測器
516‧‧‧偵測器
X‧‧‧遮罩層
在閱讀以下詳細描述之後及在參考附圖之後將明白本發明之其他目標及優點,其中:圖1係繪示一當前所使用之測試流程及相關決策之一實例之一流程圖;圖2係繪示一電性測試流程及相關決策之一實施例之一流程圖;圖3係繪示由文中所描述之實施例提供之電性測試決策及線內資料之各種細微度之一圖表;圖4係繪示儲存可在一電腦系統上執行用以執行文中所描述之電腦實施之方法實施例之一或多者之程式指令之一非暫時性電腦可讀媒體之一實施例之一方塊圖;及圖5係繪示經組態以判定一晶圓之電性測試之一或多個參數之一系統之一實施例之一側視圖之一示意圖。
儘管本發明易於以多種修改及替換形式呈現,然其之特定實施
例經由實例在圖式中展示且將文中詳細描述。然而,應瞭解,針對其之圖式及詳細描述不意欲將本發明限於所揭示之特定形式,但相反地,本發明欲涵蓋介於如由隨附申請專利範圍定義之本發明之精神及範疇內之全部修改、等效物及替代物。
現轉向圖式,應注意圖式未按比例繪製。特定言之,圖式之一些元件之比例經擴大以強調元件之特性。亦應注意,圖式未按相同比例繪製。已使用相同元件符號來指示可經類似組態之一個以上圖式中所示之元件。除非文中另外注意,所描述及所示元件之任何者可包含任何適合商業上可購得之元件。
一實施例係關於用於判定一晶圓之電性測試之一或多個參數之一電腦實施之方法。一般而言,文中所描述之實施例可被稱為使用線內問題癥狀測試之可適性重新配置(ARTIST)系統。文中所描述之方法及系統實施例可用於透過使用線內缺陷、度量衡及監測資料而減少積體電路(IC)測試成本。如將在文中進一步描述,實施例被用於使用如由最新線內晶圓檢測、度量衡及工具/材料監測系統擷取之缺陷/度量衡資料分佈及屬性來可適性地重新配置IC產品之電性測試以有助於測試成本之總減少。實施例允許IC廠商動態重新配置其等之測試選擇以依較低每晶片測試成本而更快地選出有缺陷的晶粒。
方法包含判定通過形成於一晶圓上之一器件之電性測試路徑及對應於電性測試路徑之各者之器件之不同層中之實體佈局組件。在一實施例中,藉由處理形成於晶圓上之器件之設計資料而執行判定通過形成於一晶圓上之一器件之電性測試路徑及對應於電性測試路徑之各者之器件之不同層中之實體佈局組件。例如,判定電性測試路徑可包含分析一IC設計以沿各遮罩層而將通過電路之電性測試路徑分解成其等之實體佈局組件。在另一實例中,判定電性測試路徑可包含設計分
析以彙總測試向量及施加應力於特定遮罩層及/或設計子區段之測試向量序列。
如文中所使用之術語「設計」及「設計資料」大體上係指透過複雜模擬或簡單幾何及布林運算之自實體設計導出之一IC及資料之實體設計(佈局)。另外,由一光罩檢測系統及/或其之衍生物獲取之一光罩之一影像可被用作設計之一或若干「代理」(proxy)。此一光罩影像或其之一衍生物可用作使用一設計之文中所描述之任何實施例中之設計佈局之一替代品。設計可包含在2009年8月4日頒予給Zafar等人之共同擁有之美國專利第7,570,796號及2010年3月9日頒予給Kulkarni等人之共同擁有之美國專利第7,676,077號中所描述之任何其他設計資料或設計資料代理,該兩個案之全文以引用之方式併入本文中。另外,設計資料可為標準胞元程式庫資料、整合式佈局資料、一或多層之設計資料、設計資料之衍生物及全部或部分晶片設計資料。
然而,一般而言,無法藉由使用一晶圓檢測系統來成像一晶圓而產生設計資訊或資料。例如,形成於晶圓上之設計圖案未精確表示該晶圓的設計並且晶圓檢測系統可能無法產生具有足夠解析度之形成於晶圓上之設計圖案之影像,使得影像可被用於判定關於晶圓之設計之資訊。因此,一般而言,無法使用一實體晶圓來產生設計資訊或設計資料。另外,文中所描述之「設計」或「設計資料」係指由一半導體器件設計者在一設計程序中所產生之資訊及資料,且因此可用於在將設計印刷於任何實體晶圓上之前在文中所描述之實施例中使用。
方法亦包含基於電性測試路徑之一或多個特性而判定晶圓之電性測試之一或多個參數。將基於針對晶圓之一實體版本而獲取之線內資料而更改此等電性測試之一或多個參數,如文中進一步所描述。然而,在已獲取線內資訊之前,可基於關於電性測試之資訊以及晶圓之任何其他資訊而設定電性測試之一般參數。例如,基於關於形成於晶
圓上之器件以及電性測試路徑之資訊,可針對晶圓而產生一基本電性測試計劃。此等一或多個參數可包含通常包含於一電性測試計劃或處方中之任何一或多個參數。文中所描述之電性測試可為由任何類型之電性測試設備對任何器件(其等在晶圓上製成)執行之任何電性測試。換言之,文中所描述之實施例不限於任何類型之電性測試。
在一實施例中,電性測試路徑之一或多個特性包含隨著不同層之一者上之電性測試路徑之佈局長度之分率而變化之電性測試路徑之一排列圖。例如,判定一或多個特性可包含基於在一所給遮罩層X上表示之其等之佈局長度之分率而產生測試路徑之一排列圖。在另一實施例中,電性測試路徑之一或多個特性包含所關注之不同層之各者之排列圖,且不同排列圖之各者係屬於隨著其之不同層之對應者上之電性測試路徑之佈局長度之分率而變化之電性測試路徑。例如,判定一或多個特性可包含產生上文所描述之一系列排列圖,每所關注之佈局層一個排列圖。
在一些實施例中,電性測試之一或多個參數包含依一優先方式而施加應力於不同層之一者之測試向量序列。例如,判定電性測試之一或多個參數可包含使用上文所描述之步驟中所產生之資料來組織依一優先方式而施加應力於一給定層X之測試向量序列。在另一實施方案中,電性測試之一或多個參數包含針對一使用者所關注之不同層之各者之不同測試向量序列,且不同測試向量序列係用於依一優先方式而施加應力於不同層之各者。例如,可針對所關注之各層而產生測試向量序列。在一額外實施例中,電性測試之一或多個參數包含針對一使用者所關注之不同層之各者之不同測試向量序列,且該等不同測試向量序列係用於依一優先方式且基於不同層內之設計子區段而施加應力於不同層之各者。例如,可針對所關注之各層且由所關注之各層之關鍵設計子區段而產生測試向量序列。
在一些實施例中,方法包含將電性測試之一或多個參數儲存於一儲存媒體中。一或多個參數包含晶圓之不同測試計劃中之測試向量序列,且儲存該等不同測試計劃之各者連同該等不同測試計劃優先施加應力之該等不同層內或該等不同層之不同設計子區段之識別。例如,該方法可包含將文中所描述之測試向量序列彙總成不同測試計劃,且可依強調其等優先施加應力之遮罩層及/或設計子區段之一方式而識別測試計劃之各者。可依任何適合資料結構(諸如一查找表)而將此資訊儲存於包含文中進一步所描述之該等儲存媒體之任何適合儲存媒體中。依此方式,該方法可包含由遮罩層及/或設計子區段而產生測試向量及測試向量序列之一查找表。
該方法亦包含獲取晶圓之一實體版本之一或多個特性的資訊。藉由對晶圓之實體版本執行一線內程序來產生資訊。晶圓之實體版本在製程中之任何階段或步驟中可為實體晶圓。例如,晶圓之實體版本在一沈積、微影、蝕刻、拋光或其他製程之後可為實體晶圓。在另一實施例中,於一程序步驟期間或於晶圓上之器件之製造的程序步驟之間,執行線內程序。換言之,可在對晶圓執行之第一製造步驟之開始與在已對晶圓執行最後製造步驟之後之間之一時間,對晶圓執行線內程序。例如,線內程序可為在一微影或蝕刻步驟之後對晶圓執行之一缺陷偵測程序。在另一實例中,線內程序可為在一蝕刻步驟期間對實體晶圓執行之一度量衡程序。該線內程序基本上可為在涉及一實體晶圓之製程(其可由一程序控制系統或工具執行)中的某刻產生關於晶圓之資訊的任何程序。
在一實施例中,晶圓之實體版本之一或多個特性的資訊包含由一晶圓檢測系統或一晶圓缺陷再檢測系統在晶圓之實體版本上偵測到之缺陷的資訊。缺陷之資訊可包含任何適合資訊,諸如缺陷之位置、缺陷ID、缺陷之一或多個特性(諸如大小、形狀、定向)及類似物。晶
圓檢測系統及晶圓缺陷再檢測系統可包含任何此等商業上可購得之工具。此等系統亦可如文中進一步所描述般經組態。在另一實施例中,晶圓之實體版本之一或多個特性的資訊包含由一晶圓度量衡系統對晶圓之實體版本執行之一或多個特性的量測。由晶圓度量衡系統執行之一或多個特性的量測可包含任何此等量測,其等包含(但不限於):形成於晶圓上之一或多個結構的臨界尺寸、晶圓上之一層至晶圓上之另一層的疊對或對準、形狀特性、材料特性及類似物。晶圓度量衡系統可包含任何此等商業上可購得之工具,且可如文中所描述般經組態。
晶圓之實體版本之特性的資訊亦可包含由對晶圓執行一或多個製造步驟之一或多個工具所產生的資訊。例如,關於對晶圓執行之程序的資訊(例如實際程序控制資訊,諸如溫度、時間、材料相關之資訊等等)可被用於評估晶圓之特性。另外,關於相對於所建立之程序控制限制對晶圓執行之一步驟期間於其中操作一程序的資訊可被用於進行關於晶圓的定量判斷。例如,若已知用於將一材料層沈積於晶圓上之一程序已相對接近程序控制限制而操作,則可藉由文中所描述之實施例,使用該資訊以判定包含該材料層之器件的層對於器件可為有問題的。依此方式,文中所描述之實施例所使用的資訊可包含在晶圓上之器件之製造期間由任何工具於任何時刻產生之關於實體晶圓的資訊。
在一些實施例中,晶圓之實體版本之一或多個特性之資訊包含對其執行線內程序之不同層之任一者之資訊。例如,該方法可包含:記錄線內缺陷、度量衡及在晶圓製造期間所擷取之層特定監測資料;若適用可使用觀察層來標記;及儲存此資料以供測試工程師稍後使用。可依任何適合方式儲存層資訊連同其之相關聯特性資訊。
在一進一步實施例中,晶圓之實體版本之一或多個特性之資訊包含在不同層之任何一者內之位置之資訊,在該等位置處藉由線內程
序判定晶圓之實體版本之一或多個特性。例如,該方法可包含:記錄線內缺陷、度量衡及在晶圓製造期間所擷取之層特定監測資料;若適用,可使用IC佈局內之觀察層及觀察位置來標記;及儲存此資料以供測試工程師稍後使用。在一此實例中,線內資訊可包含關於在晶圓上所偵測之缺陷連同在其上偵測到缺陷之層及在層內在其處偵測到缺陷之位置之資訊。在另一此實例中,線內資訊可包含晶圓以及層與層上在其處執行量測之位置之特性之量測。亦可依任何適合方式儲存此資訊。
在一額外實施例中,藉由對晶圓執行至少一額外線內程序而產生資訊。例如,文中所描述之實施例可使用藉由多個工具且在對晶圓執行之多個線內程序中產生之晶圓之線內資訊。在一此實施例中,如文中進一步所描述而使用之線內資訊可包含對相同實體晶圓執行不同程序之後對該晶圓執行之多個晶圓檢測之結果。亦可在任何組合中一起使用文中所描述之其他類型之資訊。
電腦實施之方法可包含使用執行線內程序之工具來獲取資訊。例如,獲取資訊可包含:使用一檢測系統來用光掃描遍及晶圓;回應於在掃描期間由檢測系統所偵測之來自晶圓之光而產生輸出;及使用所產生之輸出來偵測晶圓上之缺陷。依此方式,可使用實體晶圓來執行獲取資訊。然而,獲取資訊非必然包含對晶圓執行線內程序。例如,獲取資訊可包含自已將資訊儲存於其中之一儲存媒體獲取資訊(例如由一檢測系統、一缺陷再檢測系統、一度量衡系統等等)。可依任何適合方式執行自儲存媒體獲取資訊,且自其獲取資訊之儲存媒體可包含文中所描述之儲存媒體之任何者。
該方法進一步包含基於所獲取之資訊而更改晶圓之電性測試之一或多個參數之至少一者。因此,文中所描述之實施例不同於用於可適性電性測試之當前使用之方法及系統。例如,用於可適性測試之先
前使用之方法不再分析由測試向量實行之設計元件。因此,先前使用之方法可能無法基於與給定批量之晶圓相關之線內資料而做出關於測試向量之應之順序之任何即時決策。相反地,出於做出關於電性測試之即時決策之目的,文中所描述之實施例識別測試路徑之物理屬性且將其等連結至線內資料之物理屬性。
基於所獲取之資訊而明顯地更改電性測試之一或多個參數之至少一者將涉及判定所獲取之資訊中之資料與通過器件之電性測試路徑之間之一些空間相關性。例如,此一空間相關性將被用於判定電性測試路徑之哪一者及其等之對應實體佈局組件將受晶圓之實體版本之一缺陷或其他特性影響。可在若干不同空間座標系統中判定空間相關性。例如,可在遮罩或晶圓層級座標系統(與IC佈局座標系統相反)方面判定測試向量路徑位置。在一些此等例項中,可在檢測期間將測試路徑錨定至特定管理區域ID或錨定至光罩/晶圓層級座標系統上之度量衡點座標。明顯地,可使用全部形式之實體座標系統來使用文中所描述之實施例。
在一實施例中,更改至少一參數包含選擇其中在電性測試期間執行不同測試之一順序。例如,更改至少一參數可包含線內缺陷與測試向量序列之即時相關性,用於在測試期間優先鎖定特定遮罩層作為目標。
圖1及圖2繪示其中先前使用之電性測試方法與文中所描述之實施例不同之方式。例如,在圖1中所示之當前使用之方法中,現今所執行之電性測試流程及相關決策大體上包含全晶粒層級決策。在此當前使用之流程實例中,電性測試可包含步驟100,其中執行一基於劃線之電性測試(或e-Test)。基於劃線之電性測試可為此項技術中已知的任何適合此測試。
依據基於劃線之電性測試之結果,在步驟102中所示之決策1可
包含判定晶圓是否是一良好晶圓。若晶圓經判定為一良好晶圓,則該方法可繼續進行步驟104中所示之晶圓分類測試。晶圓分類測試可包含此項技術中已知的任何適合此測試。若晶圓經判定不是一良好晶圓,則該方法可繼續進行步驟106,在此步驟判定是否可補救該晶圓。
若無法補救晶圓,則可執行步驟108,在此步驟補救晶圓、對晶圓執行故障分析(FA),及/或執行良率學習測試。若判定晶圓可被補救,則該方法可包含執行一除錯測試之步驟110,該除錯測試可包含此項技術中已知之任何適合的此測試。
可在步驟112中所示之決策2中使用晶圓分類測試及除錯測試之結果,其中判定晶圓上之個別晶粒是否是良好晶粒。若在步驟112中一晶粒經判定為一良好晶粒,則該方法包含用於良好晶粒之晶粒切割及封裝步驟114,可依任何適合方式執行該步驟。若一晶粒經判定不是一良好晶粒,則該方法可繼續進行步驟116,在此步驟中針對不是良好的晶粒而執行一除錯測試,該除錯測試可包含此項技術中已知的任何適合除錯測試。
在步驟116中執行之除錯測試之結果可用於步驟118中所示之決策3,在此步驟118中判定對其執行此除錯測試之晶粒是否是一良好晶粒。若晶粒經判定為一良好晶粒,則該方法可繼續進行用於受測試晶粒之晶粒切割及封裝步驟114。若該晶粒經判定不是一良好晶粒,則該方法可繼續進行步驟108,在此步驟報廢晶粒,對晶粒執行FA及/或對晶粒執行良率學習測試。
與圖1中所示之當前使用之方法相比,圖2繪示可包含於文中所描述之方法實施例中之測試流程及決策之一實施例。使用相同元件符號來指示可如關於圖1所描述而執行之此方法之步驟。如將自圖2之以下描述明白,新的方法包含可在設計區塊及佈局層級處執行之諸多不
同步驟。例如,如步驟200中所示,在新方法中,當在步驟102中,一晶圓經判定為一良好晶圓時,該方法可包含基於線內資料202而選擇晶圓之一測試序列,線內資料202可包含藉由對晶圓之實體版本執行一線內程序而產生之文中所描述之所獲取之資訊之任何者。可在層層級(layer level)、設計區塊層級或實體佈局組件層級處執行在步驟200中選擇晶圓之測試序列,如文中進一步所描述。接著,可根據步驟200中所判定之測試序列而執行步驟104中所示之晶圓分類測試。
如圖2中進一步所示,若在步驟106中,判定晶圓可被補救,則該方法可包含步驟204,在此步驟204中針對步驟110中所示之除錯測試而選擇一測試序列。可使用線內資料206來執行在步驟204中選擇測試序列。用於在步驟200中選擇測試序列之線內資料202可相同於或不同於步驟204中所使用之線內資料206。另外,線內資料202及線內資料206可包含在多個線內程序(例如在製造中之不同點處執行之不同晶圓檢測、在製造中之相同或不同點處執行之一或多個晶圓檢測及一或多個度量衡程序等等)中針對任何一晶圓而產生之全部線內資料,且全部線內資料之相同或不同部分可被用於步驟200及204(例如,僅將全部線內資料之一部分用於步驟200及204、僅將全部線內資料之一第一部分用於步驟200及204之一者以及僅將不同於第一部分之第二部分用於步驟之其他者、或將全部線內資料之整體用於步驟200及204)。可如文中所描述而進一步執行在步驟204中選擇測試序列。可在層層級、設計區塊層級或實體佈局組件層級處執行在步驟204中針對晶圓而選擇測試序列,如文中進一步所描述。接著,可根據步驟204中所判定之測試序列而執行步驟110中所示之除錯測試。
亦如圖2中所示,若在步驟112中,判定晶圓上之一晶粒不是良好的,則該方法可包含步驟208,在此步驟針對步驟116中所示之除錯而選擇一測試序列。可使用線內資料202來執行在步驟208中選擇測試序
列。如同步驟200及204,在步驟208中所使用之線內資料可相同於或不同於步驟200及204中所使用之線內資料。可如文中所描述而進一步執行在步驟208中選擇測試序列。可在層層級、設計區塊層級或實體佈局組件層級處執行在步驟208中針對晶圓而選擇測試序列,如文中進一步所描述。接著,可根據步驟208中所判定之測試序列而執行步驟116中所示之除錯測試。圖2中所示之方法之實施例可包含文中所描述之任何其他步驟。
在一實施例中,更改至少一參數包含選擇施加應力於不同層之一者或不同層之一者之一部分(其中針對晶圓之實體版本之一或多個特性之資訊指示已偵測一或多個缺陷)之用於電性測試之一測試向量序列。例如,該方法包含剖析上文所描述之查找表用以選擇施加應力於藉由線內缺陷資料強調之層及/或設計子區段之測試向量序列(在已由一劃線測試宣告晶圓為良好之後)。可訂定測試向量序列之細微度。例如,可選擇跨整個設計或設計之任何子區段而鎖定一給定遮罩層作為目標之測試向量序列。
圖3繪示其中將線內資料與可基於資料而針對電性測試所做出之決策匹配之方式。例如,圖3中之圖表繪示隨著線內資料細微度而變化之測試決策細微度。線內資料中之細微度之最低層級可係針對晶圓層級資料。此資料可提供針對晶圓層級決策之適合細微度。此一晶圓層級決策之一實例係使用晶圓層級線內資料(諸如關於一M1化學機械拋光(CMP)端點誤差之資訊)來選擇施加應力於M1層之一電性測試序列。
如圖3中所示,晶粒層級資料之細微度高於晶圓層級資料之細微度且將適合於做出晶粒層級決策。一晶粒層級決策之一實例將使用晶粒層級線內資料(諸如由顯影後檢測(ADI)所偵測之歸因於M4層上之一背側微粒之一失焦誤差)來選擇施加應力於自M4至MTop之全部層之
一電性測試序列。
另外,如圖3中所示,設計子區段層級資料之細微度高於晶粒層級資料之細微度且適合於做出設計子區段層級決策。一設計子區段層級決策之一實例係使用設計子區段層級線內資料(諸如在一處理器核區塊中所偵測之一更高密度之缺陷)來選擇施加應力於核心(無關於遮罩層)之一電性測試序列。
如圖3中進一步所示,佈局多邊形層級資料之細微度高於設計子區段層級資料之細微度且適合於做出佈局多邊形層級決策。一佈局多邊形層級決策之一實例係使用佈局多邊形層級資料(諸如關於揑縮依一特定邊緣幾何形狀之M1層級上所偵測之缺陷之資訊)來選擇排定含有特定邊緣幾何形狀測試路徑之優先順序且將其等應用為第一測試之一電性測試序列。
因此,如圖3中所示,資料之細微度可匹配待做出之決策之細微度。另外,可使用文中所描述之實施例來做出之決策之最佳細微度處於個別佈局多邊形層級,該細微度實質上高於針對晶圓之電性測試之決策之先前可達成之細微度。
在一些實施例中,晶圓之實體版本之一或多個特性之資訊包含具有一或多個特性(不同於其等之如所設計之一或多個特性)之不同層中之實體佈局組件之一部分之資訊。例如,一或多個特性可包含任何給定層上之哪些組件或結構之尺寸不同於其等經設計所具有之尺寸。此資訊可包含可由一工具(諸如一度量衡工具)產生之資訊之任何者,且可相對於缺陷資訊而依上文所描述之相同方式而使用。依此方式,當任何工具指示實體晶圓會不同於如所設計之特性時(無論係歸因於晶圓之一缺陷或歸因於晶圓之一非缺陷屬性),可如文中所描述而使用該資訊來將晶圓之電性測試訂定為實體晶圓之實際特性。
在一此實施例中,更改至少一參數包含選擇含有作為電性測試
之一最高優先順序之實體佈局組件之部分之電性測試路徑之一或多者及含有鄰近作為電性測試之一第二高優先順序之實體佈局組件之部分之實體佈局組件之電性測試路徑之一或多者。例如,在其中位置精確低至佈局多邊形之線內資料之情況下,該方法可包含剖析設計本身以選擇含有作為最高優先順序之此等受影響之多邊形之測試路徑及含有鄰近作為下一個優先順序之受影響之多邊形之多邊形之測試路徑,接著是反映受影響之(若干)多邊形之層之測試之層特定序列。
基於針對一晶圓之一實體版本所獲取之即時線內資料依一智慧方式而選擇不同電性測試之順序可(例如藉由減少測試成本、增加電性測試結果之價值等等)將顯著優點提供至晶圓製造。現將描述其中選擇電性測試順序可顯著有益之方式之一實例。
在文中所描述之方法可如何有益於晶圓製造及電性測試之一實例中,針對一給定IC XYZ,可執行設計分析,且可使用優先施加應力之遮罩層及設計子區段來標註測試路徑。假定待被應用於此IC之測試向量之總數為5000。
在晶圓生產期間,一晶圓檢測系統(諸如可自加州Milpitas市KLA-Tencor商業上購得之29xx NanoPoint功能之晶圓檢測系統)可拾取M1層上之揑縮缺陷之一較強訊符。然而,掃描電子顯微鏡(SEM)缺陷再檢測可指示揑縮並不嚴重到足以導致清楚明線。因此,可允許全部透過該線繼續進行。
如文中所描述般經組態之一ARTIST系統可注意上文所描述之揑縮缺陷事件及查找對應於29xx缺陷位置之多邊形。接著,系統可查找含有此等多邊形之測試路徑。最終,系統可查找之刺激此等測試路徑之測試向量,且儘可能早地依此等晶圓之測試序列來配置此等向量。
若揑縮確實導致此等晶粒失效(使用如上文所描述所產生之測試計劃),則測試器將在第一少量測試循環內識別故障,且節省與應用
任何剩餘測試向量相關聯之測試時間。在最佳情況下,此將自經應用之測試向量節省4999個測試向量,因此達成與最壞情況(其中由所應用之最後向量施加應力於失效多邊形)相比節省99.98%時間。假定一常態機率分配,可預期至少節省50%時間來識別一失效晶粒(一旦其在測試器上)。由於效果隨著越多晶粒而倍增,所以良率程度越低,愈快速識別失效晶粒之價值越高。
與電性測試之其他方法及系統相比較,文中所描述之實施例亦可產生足夠成本節省。例如,在晶圓層級測試之每晶粒測試成本為約$0.50至$1.00。考量在70%良率與$0.75測試成本之一器件,500個晶粒/晶圓之製造之10,000晶圓/月容積導致一群故障之1.5M個晶粒。若文中所描述之ARTIST系統實施例如預測般運作且平均節省約一半時間來宣告一晶粒失效,則一IC廠商可實現每月節省約$0.5M。考量4個月之一產品漸增循環,此可導致約$3M測試成本節省。
文中所描述之實施例亦促進更有效率使用相對昂貴程序控制子系統(諸如晶圓檢測系統、晶圓缺陷再檢測系統及度量衡系統)。例如,最新工具(諸如可自KLA-Tencor商業上購得之29xx及NanoPoint系統)提供其等生產之資料之實質上精確座標。因此,將在高度精確座標處所產生之該資料轉譯成對應電性測試路徑允許依實質上任何細微度(例如整個層、一整個層上之一設計子區段及下至個別實體佈局組件之全部方式)基於程序控制資料而更改電性測試。因而,由前段程序控制工具提供之實質上精確座標可被用於觸發實質上精確電性測試重新配置。
在一實施例中,未執行更改電性測試之至少一參數,直到已產生晶圓之實體版本且至少已對晶圓執行線內程序。例如,與可用於更改電性測試程序之其他方法不同,文中所描述之實施例基於關於一實際晶圓之實際資料而更改電性測試。因此,電性測試可自隨晶圓而變
動且反映呈現於晶圓上之實際條件及可呈現於晶圓上之實際問題。
在一些例項中,文中所描述之實施例包含對晶圓執行電性測試。例如,實施例可包含依由查找表所判定之順序而將所選測試向量序列應用於受測試器件。實施例亦可包含按每通常測試器上程序識別一給定晶圓上之失效晶粒。可依任何適合方式使用任何適合的商業上可購得之電性測試器件及工具來執行文中所描述之電性測試向量序列及任何其他電性測試。
由可如文中進一步所描述而組態之一或多個電腦系統來執行電腦實施之方法之步驟,諸如判定電性測試路徑、判定電性測試之一或多個參數、獲取晶圓之實體版本之一或多個特性之資訊及更改電性測試之至少一參數。
文中所描述之全部方法包含將方法實施例之一或多個步驟之結果儲存於一電腦可讀儲存媒體中。該等結果可包含文中所描述之結果之任何者且可依此項技術中已知之任何方式被儲存。儲存媒體可包含文中所描述之任何儲存媒體或此項技術中已知之任何其他適合儲存媒體。在已儲存結果之後,可存取在儲存媒體中該等結果且由文中所描述之方法或系統實施例之任何者使用該等結果、將該等結果格式化以顯示給一使用者、由另一軟體模組、模型或系統使用該等結果等等。
另一實施例係關於一種非暫時性電腦可讀媒體,其儲存可在一電腦系統上執行用以執行用於判定一晶圓之電性測試之一或多個參數之一電腦實施之方法之程式指令。在圖4中展示一此實施例。例如,如圖4中所示,非暫時性電腦可讀媒體400包含可在電腦系統404上執行用以執行用於判定一晶圓之電性測試之一或多個參數之電腦實施之方法之程式指令402,如上文所描述。可針對其而執行程式指令之電腦實施之方法可包含文中所描述之任何其他方法之任何其他步驟。
可將實施方法(諸如文中所描述之此等方法)之程式指令402儲存
於非暫時性電腦可讀媒體400上。電腦可讀媒體可為一儲存媒體,諸如一磁碟片或光碟片、一磁帶或此項技術中已知的任何其他適合的電腦可讀媒體。
可依各種方式之任何者而實施程式指令,該等方式尤其包含基於程序之技術、基於組件之技術及/或物件導向式技術。例如,可使用Matlab、Visual Basic、ActiveX控制項、C、C++物件、C#、JavaBeans、Microsoft基礎類別(「MFC」)或其他技術或方法來實施程式指令,若所期望。
電腦系統404可採取各種形式,包含個人電腦系統、主機電腦系統、工作站、系統電腦、影像電腦、可程式化影像電腦、平行處理器或此項技術中已知的任何其他器件。一般而言,術語「電腦系統」可被廣泛定義為包含執行來自一記憶體媒體之指令之具有一或多個處理器之任何器件。
一額外實施例係關於經組態以判定一晶圓之電性測試之一或多個參數之一系統。在圖5中展示此一系統之一實施例。如圖5中所示,系統包含程序控制子系統500及電腦子系統502。程序控制子系統經組態以獲取一晶圓之一實體版本之一或多個特性之資訊。藉由對晶圓之實體版本執行一線內程序而產生資訊。圖5中所示之程序控制子系統將在文中進一步被描述為一晶圓檢測子系統。然而,程序控制子系統可經組態為文中所描述之其他程序控制子系統之任何者(例如一晶圓缺陷再檢測子系統、一度量衡子系統等等)。
如圖5中所示,程序控制子系統包含光源504,其可包含此項技術中已知的任何適合光源。將來自光源之光導引至分束器506,分束器506經組態以透過透鏡508而將來自光源之光導引至晶圓510。光源可耦合至任何其他適合元件(未展示),諸如一或多個聚光透鏡、準直透鏡、中繼透鏡、物鏡、孔徑、濾光片、偏振組件及類似物。如圖5
中所示,可依一正入射角將光導引至晶圓。然而,可依任何適合的入射角(包含接近正入射及斜入射)而將光導引至晶圓。另外,可依一個以上入射角而相繼或同時將光或多個光束導引至晶圓。程序控制子系統可經組態以依任何適合方式而用光掃描遍及晶圓。
在掃描期間,可由程序控制子系統之多個通道收集及偵測自晶圓510反射之光。例如,可由物鏡508收集自晶圓510鏡面反射之光。物鏡508可包含圖5中所示之折射光學元件。另外,物鏡508可包含一或多個折射光學元件及/或一或多個反射光學元件。可透過分束器506而將由物鏡508收集之光導引至分束器512,分束器512可經組態以將光分成兩個不同路徑(其等之一者被導引至偵測器514且其等之另一者被導引至偵測器516)。圖5中所示之分束器可包含此項技術中已知的任何適合的分束器。圖5中所示之偵測器可包含此項技術中已知的任何適合的偵測器,如電荷耦合器件(CCD)或另一類型之成像偵測器。偵測器514及516經組態以回應於鏡面反射光而產生輸出。因此,偵測器之各者形成程序控制子系統之一通道。
由於圖5中所示之程序控制子系統經組態以導引自晶圓鏡面反射之光,所以程序控制子系統經組態為一明場(BF)光學子系統。然而,此一程序控制子系統亦可針對其他類型之晶圓檢測而組態。例如,圖5中所示之程序控制子系統亦可包含一或多個其他通道(未展示)。其他通道可包含經組態為一散射光通道之文中所描述之光學組件之任何者,諸如一物鏡及一偵測器。物鏡及偵測器可如文中所描述而被進一步組態。依此方式,程序控制子系統亦可針對暗場(DF)檢測而組態。另外,可用一電子束檢測子系統來替換圖5中所示之程序控制子系統。
電腦子系統502經組態以獲取由程序控制子系統產生之輸出。例如,在掃描期間由偵測器產生之輸出可提供至電腦子系統502。特定言之,電腦子系統可(例如由經由圖5中虛線所示之一或多個傳輸媒
體,其等可包含此項技術中已知之任何適合的傳輸媒體)耦合至偵測器之各者,使得電腦子系統可接收由偵測器產生之輸出。電腦子系統502經組態以使用輸出來判定晶圓之實體版本之一或多個特性之資訊。例如,電腦子系統可經組態以使用輸出來偵測晶圓上之缺陷,此可依此項技術中已知的任何適合方式而執行。
圖5中所示之程序控制子系統亦可藉由仔細選擇圖5中所示之元件及/或藉由改變程序控制子系統之元件之一或多個參數而經組態為一度量衡工具。例如,由於在圖5中將程序控制子系統展示為偵測鏡面反射光,所以光控制子系統可經組態為一反射計。然而,藉由改變圖5中所示之程序控制子系統之一或多個參數(諸如入射角、照明之偏光、照明之波長、收集之角度、收集之偏光、偵測之波長等等),程序控制子系統可經組態為另一類型之度量衡系統。諸如一散射計、一橢圓偏光計、一繞射計或另一類型之基於光之度量衡系統。亦可用一基於電子束之度量衡系統(諸如一SEM)來替換基於光之度量衡系統。此外,可用此項技術中已知的任何其他適合程序控制子系統來替換程序控制子系統。
程序控制子系統可經組態以依諸多不同方式而對晶圓執行一線內程序。例如,在一實例中,程序控制子系統可為定位於一晶圓製造設施中且與設施中之其他工具實體隔離之一工具,且當待對一實體晶圓執行一線內程序時,實體晶圓可自製造設施中之其之當前位置被轉移至工具。在另一例項中,程序控制子系統可由可在程序控制子系統與製造工具之間移動晶圓之一晶圓處置器(未展示)耦合至一製造工具(未展示)。在一額外例項中,程序控制子系統可併入至製造工具之實體外殼中,使得程序控制子系統係製造工具內之一子系統。程序控制子系統亦可或替代地定位於一製造工具之一程序室內或耦合至該程序室,使得當程序工具正在對晶圓執行一製程時,子系統可對晶圓執行一線內程序。在任何情況下,程序控制子系統可依諸多不同方式組
態,使得其可在一程序步驟期間、在一程序之兩個步驟之間、在總體製程之一程序之後原地或依任何其他適合方式執行線內程序。
電腦子系統經組態用於執行文中進一步所描述之電腦實施之方法之步驟。例如,電腦子系統經組態用於判定電性測試路徑、判定電性測試之一或多個參數及更改至少一參數,如文中進一步所描述。電腦子系統可經組態以執行文中所描述之任何方法實施例之任何其他步驟。由於圖5中所示之電腦子系統直接耦合至程序控制子系統之偵測器,所以此電腦子系統經組態為可包含於任何晶圓檢測、缺陷再檢測、度量衡等等工具中之一電腦子系統。因此,在圖5中所示之實施例中,判定晶圓之特性之資訊之相同電腦子系統可執行文中所描述之其他步驟。依此方式,一程序控制工具(諸如一晶圓檢測工具、一晶圓度量衡工具、一晶圓缺陷再檢測工具等等)可經組態以判定及更改一晶圓之電性測試之一或多個參數。
然而,可由一不同電腦子系統或(若干)額外電腦子系統執行電腦實施之方法之一或多個步驟。例如,在一實施例中,可由具有用於處置及處理在晶圓上製造之器件之設計資料而訂定之一組態之一電腦子系統執行判定如文中所描述之電性測試路徑。在一此例項中,此一電腦子系統可為已經組態以判定如文中所描述之電性測試路徑之一電子設計自動化(EDA)系統之部分。另外,在另一實施例中,如文中所描述,可由一EDA工具之一經適當組態之電腦子系統或由一測試工程師使用或耦合至一電性測試系統之一電腦子系統來執行判定電性測試之一或多個參數。包含於程序控制系統中之電腦子系統或由測試工程師使用或耦合至一電性測試系統之一電腦子系統亦可經組態以更改電性測試之至少一參數,如文中所描述。依此方式,文中所描述之系統可包含依相同方式(例如經由可為「有線」或「無線」之傳輸媒體)耦合之諸多不同電腦子系統,使得可在其等之中共用資訊。電腦子系統、
程序控制子系統及系統可如文中所描述而被進一步組態。
應注意,文中提供圖5大體上繪示可包含於文中所描述之系統實施例中之一程序控制子系統之一組態。明顯地,當設計一商業程序控制系統時,文中所描述之程序控制子系統組態可經更改以最佳化如正常執行之程序控制子系統之效能。另外,可(例如藉由將文中所描述之功能新增至一既有程序控制系統)使用一既有程序控制系統(諸如可自KLA-Tencor商業上購得之29xx/28xx系列工具)來實施文中所描述之系統。針對一些此等系統,可提供文中所描述之方法作為系統之選用功能(例如除了系統之其他功能外)。替代地,可「從頭開始」設計文中所描述之系統以提供一完全新的系統。
熟悉此項技術者將鑒於此描述而明白本發明之各種態樣之進一步修改及替代實施例。例如,提供用於判定一晶圓之電性測試之一或多個參數之方法及系統。據此,此描述被理解為僅為繪示性的且出於教示熟悉此項技術者執行本發明之一般方式之目的。應瞭解,採用文中所示及所描述之本發明之形式作為目前較佳實施例。元件及材料可被替代為文中所繪示及描述之該等元件及材料,可顛倒部件及程序,且可獨立利用本發明之某些特徵。如在具有本發明之此描述之優點之後,熟悉此項技術者將明白之全部。在不背離本發明之精神及範疇之情況下可對文中所描述之元件進行改變,如在以下申請專利範圍中所描述。
100‧‧‧步驟
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟
114‧‧‧晶粒切割及封裝步驟
116‧‧‧步驟
118‧‧‧步驟
200‧‧‧步驟
202‧‧‧線內資料
204‧‧‧步驟
206‧‧‧線內資料
208‧‧‧步驟
Claims (20)
- 一種判定一晶圓之電性測試之一或多個參數之電腦實施之方法,該方法包括:判定通過形成於一晶圓上之一器件的電性測試路徑,及對應於該等電性測試路徑之各者之該器件之不同層中的實體佈局組件;基於該等電性測試路徑的一或多個特性來判定該晶圓之電性測試的一或多個參數;獲取該晶圓之一實體版本之一或多個特性的資訊,其中藉由對該晶圓之該實體版本執行一線內程序來產生該資訊;及基於該所獲取之資訊來更改該晶圓之該電性測試之該一或多個參數的至少一者,其中由一或多個電腦系統執行判定該等電性測試路徑、判定該一或多個參數、獲取該資訊及更改該至少一參數。
- 如請求項1之方法,其中該等電性測試路徑之該一或多個特性包括隨著該等不同層之一者上之該等電性測試路徑之佈局長度之分率而變化之該等電性測試路徑之一排列圖。
- 如請求項1之方法,其中該等電性測試路徑之該一或多個特性包括該等所關注之不同層之各者的不同排列圖,且其中該等不同排列圖之各者係屬於隨著該等不同層之其對應者上之該等電性測試路徑之佈局長度之分率而變化之該等電性測試路徑。
- 如請求項1之方法,其中該電性測試之該一或多個參數包括依一優先方式施加應力於該等不同層之一者之測試向量序列。
- 如請求項1之方法,其中該電性測試之該一或多個參數包括針對一使用者所關注之該等不同層之各者的不同測試向量序列,且 其中該等不同測試向量序列係用於依一優先方式來施加應力於該等不同層之各者。
- 如請求項1之方法,其中該電性測試之該一或多個參數包括針對一使用者所關注之該等不同層之各者的不同測試向量序列,且其中該等不同測試向量序列係用於依一優先方式且基於該等不同層內之設計子區段來施加應力於該等不同層之各者。
- 如請求項1之方法,進一步包括將該電性測試之該一或多個參數儲存於一儲存媒體中,其中該一或多個參數包括該晶圓之不同測試計劃中之測試向量序列,且其中儲存該等不同測試計劃之各者連同該等不同測試計劃優先施加應力之該等不同層內或該等不同層之不同設計子區段的識別。
- 如請求項1之方法,其中該晶圓之該實體版本之該一或多個特性之該資訊包括由一晶圓檢測系統或一晶圓缺陷再檢測系統在該晶圓之該實體版本上所偵測之缺陷的資訊。
- 如請求項1之方法,其中該晶圓之該實體版本之該一或多個特性之該資訊包括由一晶圓度量衡系統對該晶圓之該實體版本所執行之該一或多個特性的量測。
- 如請求項1之方法,其中在一程序步驟期間或在該晶圓上之該器件之製造的程序步驟之間執行該線內程序。
- 如請求項1之方法,其中該晶圓之該實體版本之該一或多個特性之該資訊包括針對對其執行該線內程序之該等不同層之任一者的資訊。
- 如請求項1之方法,其中該晶圓之該實體版本之該一或多個特性之該資訊包括在該等不同層之任何一者內之位置的資訊,在該等位置處藉由該線內程序來判定該晶圓之該實體版本之該一或多個特性。
- 如請求項1之方法,其中藉由對該晶圓執行至少一額外線內程序來進一步產生該資訊。
- 如請求項1之方法,其中更改該至少一參數包括:在該電性測試期間,選擇其中執行不同測試之一順序。
- 如請求項1之方法,其中更改該至少一參數包括:選擇施加應力於該等不同層之一者或其中該晶圓之該實體版本之該一或多個特性之該資訊指示已偵測一或多個缺陷之該等不同層之一者之一部分之該電性測試之一測試向量序列。
- 如請求項1之方法,其中該晶圓之該實體版本之該一或多個特性之該資訊包括具有不同於其等之如所設計之一或多個特性之一或多個特性之該等不同層中之該實體佈局組件之一部分的資訊,且其中更改該至少一參數包括選擇含有作為該電性測試之一最高優先順序之該等實體佈局組件之該部分之該等電性測試路徑的一或多者,及選擇含有鄰近作為該電性測試之一第二高優先順序之該等實體佈局組件之實體佈局組件之該等典型路徑的一或多者。
- 如請求項1之方法,其中未執行更改該電性測試之該至少一參數直到已產生該晶圓之該實體版本且至少已對該晶圓執行該線內程序。
- 如請求項1之方法,其中藉由處理形成於該晶圓上之該器件之設計資料來執行:判定通過形成於該晶圓上之器件之該等電性測試路徑,及對應於該等電性測試路徑之各者之該器件之該等不同層中之該實體佈局組件。
- 一種非暫時性電腦可讀媒體,其儲存可在一電腦系統上執行用以執行用於判定一晶圓之電性測試之一或多個參數之一電腦實施之方法之程式指令,其中該電腦實施之方法包括: 判定通過形成於一晶圓上之一器件的電性測試路徑,及對應於該等電性測試路徑之各者之該器件之不同層中的實體佈局組件;基於該等電性測試路徑之一或多個特性來判定該晶圓之電性測試的一或多個參數;獲取該晶圓之一實體版本之一或多個特性的資訊,其中藉由對該晶圓之該實體版本執行一線內程序來產生該資訊;及基於該所獲取的資訊來更改該晶圓之該電性測試之該一或多個參數的至少一者。
- 一種經組態以判定一晶圓之電性測試之一或多個參數之系統,該系統包括:一程序控制子系統,其經組態以獲取一晶圓之一實體版本之一或多個特性的資訊,其中藉由對該晶圓之該實體版本執行一線內程序來產生該資訊;及一電腦子系統,其經組態以:判定通過形成於該晶圓上之一器件的電性測試路徑,及對應於該等電性測試路徑之各者之該器件之不同層中的實體佈局組件;基於該等電性測試路徑之一或多個特性來判定該晶圓之電性測試的一或多個參數;及基於該所獲取的資訊來更改該晶圓之該電性測試之該一或多個參數的至少一者。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361861973P | 2013-08-03 | 2013-08-03 | |
US61/861,973 | 2013-08-03 | ||
US14/450,027 | 2014-08-01 | ||
US14/450,027 US9689923B2 (en) | 2013-08-03 | 2014-08-01 | Adaptive electrical testing of wafers |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201514513A true TW201514513A (zh) | 2015-04-16 |
TWI617816B TWI617816B (zh) | 2018-03-11 |
Family
ID=52428822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103126644A TWI617816B (zh) | 2013-08-03 | 2014-08-04 | 晶圓的可適性電性測試 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9689923B2 (zh) |
TW (1) | TWI617816B (zh) |
WO (1) | WO2015020918A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI641960B (zh) * | 2017-04-05 | 2018-11-21 | 敖翔科技股份有限公司 | 設計佈局的失效風險的智慧型預診斷系統及方法 |
TWI761496B (zh) * | 2017-04-28 | 2022-04-21 | 日商愛德萬測試股份有限公司 | 使用自動化測試設備以進行測試的方法及用以進行自動化測試的系統 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104678290A (zh) * | 2015-03-02 | 2015-06-03 | 上海华岭集成电路技术股份有限公司 | 多测试流程的测试方法 |
US10539612B2 (en) | 2015-05-20 | 2020-01-21 | Kla-Tencor Corporation | Voltage contrast based fault and defect inference in logic chips |
US20170010325A1 (en) * | 2015-07-08 | 2017-01-12 | Qualcomm Incorporated | Adaptive test time reduction |
JP7296835B2 (ja) | 2019-09-19 | 2023-06-23 | 株式会社ディスコ | ウェーハの処理方法、及び、チップ測定装置 |
CN115066606A (zh) * | 2020-02-16 | 2022-09-16 | 奥宝科技有限公司 | 在电子电路的制备中用于检验图案化物件的多个特征的***及方法 |
CN117707936B (zh) * | 2023-11-28 | 2024-06-11 | 海通证券股份有限公司 | 多***多版本全链路测试方法、装置、设备和存储介质 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154714A (en) | 1997-11-17 | 2000-11-28 | Heuristic Physics Laboratories | Method for using wafer navigation to reduce testing times of integrated circuit wafers |
KR100335491B1 (ko) | 1999-10-13 | 2002-05-04 | 윤종용 | 공정 파라미터 라이브러리를 내장한 웨이퍼 검사장비 및 웨이퍼 검사시의 공정 파라미터 설정방법 |
US6526545B1 (en) | 2000-08-07 | 2003-02-25 | Vanguard International Semiconductor Corporation | Method for generating wafer testing program |
US20020173942A1 (en) | 2001-03-14 | 2002-11-21 | Rochit Rajsuman | Method and apparatus for design validation of complex IC without using logic simulation |
US6618682B2 (en) | 2001-04-20 | 2003-09-09 | International Business Machines Corporation | Method for test optimization using historical and actual fabrication test data |
US6810296B2 (en) * | 2002-09-25 | 2004-10-26 | Advanced Micro Devices, Inc. | Correlating an inline parameter to a device operation parameter |
US7073107B2 (en) | 2003-02-28 | 2006-07-04 | Lsi Logic Corporation | Adaptive defect based testing |
US7111257B2 (en) * | 2003-09-12 | 2006-09-19 | International Business Machines Corporation | Using a partial metal level mask for early test results |
JP2006138705A (ja) | 2004-11-11 | 2006-06-01 | Yamaha Corp | プローブカード及びそれを用いた検査方法 |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7676077B2 (en) * | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US8102408B2 (en) * | 2006-06-29 | 2012-01-24 | Kla-Tencor Technologies Corp. | Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs |
US8194968B2 (en) * | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
US7676769B2 (en) | 2007-02-26 | 2010-03-09 | Freescale Semiconductor, Inc. | Adaptive threshold wafer testing device and method thereof |
US8000519B1 (en) | 2007-04-04 | 2011-08-16 | Xilinx, Inc. | Method of metal pattern inspection verification |
US7620921B2 (en) * | 2007-04-27 | 2009-11-17 | International Business Machines Corporation | IC chip at-functional-speed testing with process coverage evaluation |
US8190953B2 (en) | 2008-10-03 | 2012-05-29 | Chakravarthy Sameer H | Method and system for selecting test vectors in statistical volume diagnosis using failed test data |
DE102008053956A1 (de) * | 2008-10-31 | 2010-05-12 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement mit einer aufgeteilten intern verbundenen Sensorstruktur für chipinterne Überwachungszwecke |
US8549445B2 (en) | 2010-08-24 | 2013-10-01 | Synopsys, Inc. | Targeted production control using multivariate analysis of design marginalities |
US9659136B2 (en) | 2010-09-27 | 2017-05-23 | Teseda Corporation | Suspect logical region synthesis from device design and test information |
NL2007615A (en) * | 2010-11-30 | 2012-05-31 | Asml Netherlands Bv | Method of operating a patterning device and lithographic apparatus. |
US8866899B2 (en) * | 2011-06-07 | 2014-10-21 | Photon Dynamics Inc. | Systems and methods for defect detection using a whole raw image |
NL2009056A (en) * | 2011-08-09 | 2013-02-12 | Asml Netherlands Bv | A lithographic model for 3d topographic wafers. |
TWI451336B (zh) * | 2011-12-20 | 2014-09-01 | Univ Nat Cheng Kung | 預測模型之建模樣本的篩選方法及其電腦程式產品 |
US9058034B2 (en) * | 2012-08-09 | 2015-06-16 | International Business Machines Corporation | Integrated circuit product yield optimization using the results of performance path testing |
US20140303912A1 (en) * | 2013-04-07 | 2014-10-09 | Kla-Tencor Corporation | System and method for the automatic determination of critical parametric electrical test parameters for inline yield monitoring |
-
2014
- 2014-08-01 US US14/450,027 patent/US9689923B2/en active Active
- 2014-08-04 WO PCT/US2014/049515 patent/WO2015020918A1/en active Application Filing
- 2014-08-04 TW TW103126644A patent/TWI617816B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI641960B (zh) * | 2017-04-05 | 2018-11-21 | 敖翔科技股份有限公司 | 設計佈局的失效風險的智慧型預診斷系統及方法 |
TWI761496B (zh) * | 2017-04-28 | 2022-04-21 | 日商愛德萬測試股份有限公司 | 使用自動化測試設備以進行測試的方法及用以進行自動化測試的系統 |
Also Published As
Publication number | Publication date |
---|---|
WO2015020918A1 (en) | 2015-02-12 |
US9689923B2 (en) | 2017-06-27 |
TWI617816B (zh) | 2018-03-11 |
US20150039954A1 (en) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI617816B (zh) | 晶圓的可適性電性測試 | |
KR101285967B1 (ko) | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및시스템 | |
US9201022B2 (en) | Extraction of systematic defects | |
JP5405453B2 (ja) | 設計データ領域での検査データの位置を決める方法と装置 | |
US7711514B2 (en) | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan | |
US8194968B2 (en) | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions | |
US9710903B2 (en) | System and method for detecting design and process defects on a wafer using process monitoring features | |
WO2005008548A1 (en) | Method of transmitting cad data to a wafer inspection system | |
KR20180034677A (ko) | 시편 상의 관심 패턴의 하나 이상의 특성의 결정 | |
US11899065B2 (en) | System and method to weight defects with co-located modeled faults |