JP2007049126A - 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム - Google Patents
半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム Download PDFInfo
- Publication number
- JP2007049126A JP2007049126A JP2006188548A JP2006188548A JP2007049126A JP 2007049126 A JP2007049126 A JP 2007049126A JP 2006188548 A JP2006188548 A JP 2006188548A JP 2006188548 A JP2006188548 A JP 2006188548A JP 2007049126 A JP2007049126 A JP 2007049126A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- test
- filtered
- value
- map
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】半導体チップを有するウエハのテスト方法及びそのテストシステムを開示する。
【解決手段】このテスト方法はウエハが欠陥性のウエハ(defective wafer)であるか、または非欠陥性のウエハであるかを判断する方法として、前記判断は空間的に係るグループの濾過された不良チップをベースとする。前記空間的に係るグループは前記ウエハ上の局所性の不良に対応し欠陥指数値(defect index value)を算出するのに用いられる。
【選択図】図1B
【解決手段】このテスト方法はウエハが欠陥性のウエハ(defective wafer)であるか、または非欠陥性のウエハであるかを判断する方法として、前記判断は空間的に係るグループの濾過された不良チップをベースとする。前記空間的に係るグループは前記ウエハ上の局所性の不良に対応し欠陥指数値(defect index value)を算出するのに用いられる。
【選択図】図1B
Description
本発明は、ウエハ上の半導体チップをテストする方法及びシステムに関し、特に、ウエハ上の半導体チップの局所性不良を識別するためのテスト方法及びこれを用いるテストシステム(Testing method detecting localized failure on a semiconductor wafer and test system used therein)に関するものである。
すべての半導体素子の主な要素は半導体物質のダイ(die)上に形成された集積回路である。前記ダイは通常的に半導体“チップ(chip)”と呼ばれる。半導体チップはウエハ上で数多く製造される。ウエハは研磨された薄いシリコン物質からなる。一方、ウエハはシリコン以外の他の物質でも製造されることもできる。
半導体チップの製造による商業性は最も競争的であり、歩留まり(すなわち、ウエハ上に製造される半導体チップの総数量のうち実際に動作する半導体チップの百分率)は商業性を考慮した場合に重要な要素となる。歩留まりの増加または減少は収益性と不良間の差として見なされる。よって、半導体チップの設計、製造及びテストのあらゆる側面は窮極的に製造の歩留まりを増加させることに焦点が合わせられる。
さらに複雑化した半導体チップの歩留まりを改善することは容易ではない。現在の半導体チップは非常に複雑な手順で行われる互いに異なる工程を有してウエハ上で製造される。このような複雑な手順によって行われる工程は写真工程、エッチング工程、拡散工程、イオン注入工程及び薄膜蒸着工程などのような多様な技術が含まれる。このように多くの工程を用いてウエハ上に極めて小さい構成要素及び領域が形成される。これらの構成要素及び領域は極端に狭い製造工程の許容限界を有する。実際、半導体チップの集積度が去る数十年にかけて持続的に増加することによって、製造工程と係る工程余裕度はますます減少している。
製造工程の複雑性及びそれに対応する工程上にエラーとなる可能性が高くなったため、半導体チップは製造工程のうち多くの段階において精緻にテストされなければならない。このような多くのテストは半導体チップがウエハ上に製作された直後に(すなわち、前記各半導体チップがウエハから互いに分離する前に)前記半導体チップに対して実施される。このようなテストは一般的に“ウエハレベルテスト”と呼ばれる。
前記半導体チップがウエハから分離し完成された半導体素子を形成するためにパッケージされると更なるテストが進行される。半導体素子のパッケージ及びそれに対応する“パッケージレベルテスト”は特定対象、すなわち第3の会社によって実行される。すなわち、半導体チップの製造業者は半導体チップのパッケージ工程及びそれと係るパッケージレベルテストに直接参加しないこともある。理想的には、半導体製造業者から渡されるすべての半導体チップは良好なチップ(good chip)とすることができる。したがって、ウエハレベルテストは窮極的に完成された半導体素子を生産する一連の製造過程において重要な部分と言える。
さらに、半導体チップの製造業者は製造工程を経るウエハの歩留まり測定及び歩留まり傾向を理解しなければならない。第1世代の半導体チップが70%〜80%よりも低い歩留まりを示すということは一般的なことである。精緻なテスト、細密な分析及び微細な工程変化によって半導体チップの業者は99%以上の歩留まりを期待することができる。
歩留まりを改善するために製造業者が用いられる重要な分析手段としていわゆる“ウエハマップ(Wafer map)”というものを挙げられる。ウエハマップは半導体チップ上で実行される、少なくとも一種類の電気的テストによって不良チップ(FC)から良好なチップ(GC)を識別できるようにする。図5、図11及び図12は次に論議される例示的なウエハマップである。
製造効率性の関心は複数のウエハがバッチ(batch)単位、またはロット(lot)単位で処理されるシステムに集中されている。通常、ウエハレベルテストは増加されたり減少された歩留まりをもたらす製造工程の偏差を感知及び評価するためにロット(lot)ごとに実行される。一ロット内の各ウエハに欠陥性(すなわち、収容できない低い歩留まりを示すことを意味する。)があると判定れたら、具体的な不良分析が実施される。このような具体的な不良分析はコストの増加及び時間の消耗をもたらすが、歩留まりの改善のためには必須的なことである。よって、製造業者は最も有用な不良分析のために限られた品質管理資源を効率的な方法で適用しようとする。
一ロット内のウエハに対する不良基準を決定するということは非常に重要なことである。一般的に前記ウエハは歩留まりを判断基準として用いて欠陥性ウエハであるかを判断する。すなわち、従来の技術によると、目標歩留まり(target yield)よりも低い歩留まりを示す半導体ウエハが欠陥のウエハとして見なされることができる。したがって、前記ウエハのうち第1ウエハが特定歩留まりより高い歩留まりを示す場合でも、前記第1ウエハは局所性不良チップ(localized failed chips)を有することができる。一方、前記測定されたウエハのうち第2ウエハは前記特定歩留まりより低い歩留まりを示すが、ウエハ全体にかけて均一に分布された不良チップを有することができる。この場合、前記歩留まりを改善するためには前記第2ウエハよりは、むしろ前記第1ウエハが欠陥性ウエハとして見なされることが必要とされ得る。これは、前記局所性不良チップと係る工程の欠陥が前記歩留まり低下に直接的に影響を与えることができるからである。
一方、前記不良チップの位置はウエハマップによって提供することができる。しかし、前記ウエハマップのみを用いて前記局所性不良チップがウエハ内に存在するかの可否を正確に決定することは難しい。これは、前記ウエハマップのみを用いて前記局所性不良チップの判断基準を決めにくいからである。
結果的に、上述の従来技術においては、歩留まりを改善するために効率的な不良分析を実施するのには限界があるといえる。
さらに、従来技術では、ウエハマップ及び歩留まりデータは一連のウエハ(例えば、一ロットを構成する複数のウエハ)上のあらゆるチップを、ウエハテスタを用いて連続的に測定した後に提供される。これでは、ウエハのそれぞれに対する不良分析をリアルタイムで(inreal time)実施することは不可能である。
工程欠陥を光学的機構(optical tool)を用いてリアルタイムで検出する装置及び方法が特許文献1に“リアルタイム欠陥ソース確認(realtime defect source identification)”という名称でソメクら(Somekh et al.)によって開示されている。しかしながら、ソメクらによれば、ウエハ内に局所的に存在する局所性工程の欠陥を判断することが難しい。
米国特許第6、763、130B1号明細書
本発明が解決しようとする技術的課題は、効率的な不良分析のために局所性不良モードを有する欠陥性ウエハを検出することができるテスト方法を提供することにある。
本発明が解決しようとする他の技術的課題は、効率的な不良分析のために局所性不良モードを有する欠陥性ウエハを検出するテストシステムを提供することにある。
本発明の実施形態は、製造工程が終了した一ロット内における多数のウエハから欠陥性ウエハを分類するための改善された不良分析を提供する。本発明の実施形態に係る不良分析基準は単に目標歩留まりにのみ限定されるものでない。むしろ、本発明の実施形態はウエハ上での局所性不良を識別することができる。さらに、本発明の実施形態はロット単位よりはむしろウエハ単位ごとに不良情報を提供する。これによって、一ロット内のウエハそれぞれに対する不良分析をリアルタイムで実施することができる。
本発明の一実施形態によると、半導体チップを含むウエハをテストする方法が提供される。前記ウエハテスト方法は前記ウエハの不良半導体チップを示すウエハマップを生成することを含む。前記ウエハマップから濾過された不良半導体チップを示す濾過されたウエハマップを生成する。前記濾過されたウエハマップからウエハ欠陥指数を算出する。前記ウエハ欠陥指数は上限線とで比較される。
本発明の一実施形態において、前記ウエハ欠陥指数と前記上限線との間の比較結果に基づいて前記ウエハが欠陥性であるか、または非欠陥性であるかを判断することができ、前記ウエハが欠陥性の場合前記ウエハは不良分析することができる。
他の実施形態において、前記ウエハマップを生成することは前記半導体チップに対する電気的テストを行ってテストデータを生成することと、前記テストデータに基づいて前記半導体チップのそれぞれが不良半導体チップであるか否かを判断することを含むことができる。さらに、前記ウエハマップを生成することは前記テストデータからデータファイルを形成することをさらに含むことができる。この場合、前記ウエハマップは前記データファイルから形成することができる。さらに、前記ウエハマップを生成することはモニタによって識別可能なデータを示すグラフィックファイルを生成することをさらに含むことができる。
さらに他の実施形態において、前記濾過されたウエハマップは前記ウエハマップに所定の大きさを有する空間フィルタを適用することによって生成することができる。前記空間フィルタは“n×m”個のマトリックスセルを含むことができ、前記セルのそれぞれは加重係数を有することができる。前記ウエハマップは前記ウエハ上での前記半導体チップの配列と係るレイアウトマトリックスを限定する。この場合、前記濾過されたウエハマップを生成することは前記レイアウトマトリックスの前記セルにそれぞれ相応する前記半導体チップと係るテストデータ値を用いて前記空間フィルタを前記各半導体チップに適用することを含むことができる。前記空間フィルタを1つの半導体チップに適用することは、前記1つの半導体チップに対する濾過された値(filtered value)を計算することと、前記計算によって濾過された値を基準フィルタ値(reference filtered value)と比較することと、前記比較結果に基づいて前記1つの半導体チップが濾過された不良チップであるか否かを決定することを含むことができる。前記濾過された値を計算することは前記空間フィルタの前記セルの加重係数をそれぞれ前記セルに相応する前記半導体チップのテストデータ値と掛けて前記半導体チップにそれぞれ対応する加重された掛け算値(weighted product values)を算出することと、前記加重された掛け算値を加えてこれらの合計を求めることと、前記加重された掛け算値の合計を前記空間フィルタの大きさで割ることを含むことができる。前記加重係数のそれぞれは単位値を有することができ、前記テストデータ値のそれぞれは単一ビットの2進データ値(a single bit binary data value)を有することができる。また、前記基準フィルタ値は0.5とすることができる。前記濾過されたウエハマップを生成することはモニタによって識別できるデータを示すグラフィックファイルを生成することをさらに含むことができる。
さらに他の実施形態において、前記濾過されたウエハマップから前記ウエハ欠陥指数値を算出することは、前記濾過された不良半導体チップで構成され固有の値を有する少なくとも1つのグループを定義することと、前記少なくとも1つのグループ値を用いて前記ウエハ欠陥指数値を算出することを含むことができる。前記少なくとも1つのグループ値を用いて前記ウエハ欠陥指数値を算出することは前記グループ値の二乗値(squares)を算出することと、前記二乗値の合計の平方根(square root)を求めることと、前記平方根を前記ウエハ上の前記半導体チップの全体数で割ることを含むことができる。
さらに他の実施形態において、前記上限線は前記ウエハ上の前記半導体チップと類似の半導体チップをテストして得られた実際のテストデータを用いて決めることができる。前記上限線は前記実際のテスタデータの統計的モデルまたは数学的表現を用いて決められることができる。
本発明の他の様態によると、ウエハが欠陥性であるか否かを判断する方法は前記ウエハ上の濾過された不良半導体チップで構成された少なくとも1つの空間的グループを定義することを含む。前記少なくとも1つの空間的グループと係ってウエハ欠陥指数値を計算し、前記ウエハの欠陥指数値を上限線と比較する。
本発明の一実施形態において、前記少なくとも1つの空間的グループを定義することは、前記ウエハ上の不良半導体チップを表示するテストデータからウエハマップを生成することと、前記ウエハマップに空間フィルタを適用して濾過されたウエハマップを生成することと、前記濾過されたウエハマップ上の濾過された不良半導体チップを少なくとも1つのグループにグルーピングすることを含むことができる。前記ウエハテスト方法は、一ロット内のウエハそれぞれに対して順次に適用することができ、前記ウエハテスト方法は前記ウエハマップ及び前記濾過されたウエハマップからグラフィックファイルを生成することをさらに含むことができる。前記各グラフィックファイルは前記一ロット内のウエハをテストするうちに前記各ウエハのテストデータをモニタによってリアルタイムで表示することができる。前記ウエハマップを生成することは、前記半導体チップに電気的テストを進行して前記テストデータを生成することと、前記テストデータからデータファイルを生成することと、前記データファイルから前記ウエハマップを生成することと、前記テストデータに基づいて前記半導体チップのそれぞれが不良半導体チップであるか否かを判断することを含むことができる。
他の実施形態において、前記ウエハ欠陥指数値と前記上限線間の比較結果に基づいて前記ウエハが欠陥性であることと判断された場合に前記ウエハは不良として分析される。
さらに他の実施形態において、前記空間フィルタは“n×m”形態のマトリックスを構成するセルを含むことができ、前記セルのそれぞれは加重係数(weighting coefficient)を有することができる。前記ウエハマップは前記ウエハ上での前記半導体チップの配列と係るレイアウトマトリックスを限定することと、前記濾過されたウエハマップを生成することは前記レイアウトマトリックスの前記セルにそれぞれ相応する前記半導体チップと係るテストデータ値を用いて前記空間フィルタを前記各半導体チップに適用することを含むことができる。
さらに他の実施形態において、前記空間フィルタを1つの半導体チップに適用することは、前記1つの半導体チップに対する濾過された値を計算することと、前記計算の濾過された値を基準フィルタ値と比較することと、前記比較結果に基づいて前記1つの半導体チップが濾過された不良チップであるか否かを決定することを含むことができる。前記濾過された値を計算することは、前記空間フィルタの前記セルの加重係数をそれぞれ前記セルに相応する前記半導体チップのテストデータ値と掛けて前記半導体チップにそれぞれ対応する加重された掛け算値を算出することと、前記加重された掛け算値を加えてこれらの合計を求めることと、前記加重された掛け算値の合計を前記空間フィルタの大きさで割ることを含むことができる。前記加重係数のそれぞれは単位値を有することができ、前記テストデータ値のそれぞれは単一ビットの2進データ値を有することができる。また、前記基準フィルタ値は0.5とすることができる。
さらに他の実施形態において、前記上限線は前記ウエハ上の前記半導体チップと類似の半導体チップをテストして得られた実際のテストデータを用いて決めることができる。前記上限線は前記実際のテスタデータの統計的モデルまたは数学的表現を用いて決められることができる。
本発明のさらに他の様態によると、ウエハをテストするテストシステムが提供される。前記テストシステムは前記ウエハ上に形成された半導体チップに対する電気的テストを実行して前記電気的テストに相応するテストデータを生成させるウエハテスタ及び前記テストデータをデータファイルとしてデータベースに保存する制御器を含む。前記制御器は前記データベースと共に少なくとも1つのソフトウェアモジュールを実行させる。前記少なくとも1つのソフトウェアモジュールは、前記テストデータから前記半導体チップのうち不良半導体チップを表示するウエハマップを生成することと、前記ウエハマップから濾過された不良半導体チップを表示する濾過されたウエハマップを生成することと、前記濾過された不良半導体チップで構成される少なくとも1つの空間的グループを限定することと、前記少なくとも1つの空間的グループと係るウエハ欠陥指数値を算出することと、前記ウエハ欠陥指数値を上限線と比較することのうち、少なくともいずれか1つを実行する。
本発明の一実施形態において、前記制御器によって動作するモニタをさらに含むことができる。前記モニタは前記ウエハマップ及び前記濾過されたウエハマップをリアルタイムで、そしてグラフの形態で表示することができる。前記モニタは前記ウエハ欠陥指数値と前記上限線間の比較結果に基づいて前記ウエハが欠陥性であるかに対することを表示する機能をさらに含むことができる。
他の実施形態において、前記ウエハテスタは複数のウエハテスタを含むことができる。前記複数のウエハテスタのそれぞれは前記ウエハに対し互いに異なる電気的テスト項目を測定することができる。
さらに他の実施形態において、前記少なくとも1つのソフトウェアモジュールは前記データベース内に保存することができる。また、前記少なくとも1つのソフトウェアモジュールは前記制御器で実行される運営システム(operating system)によって動作することができる。
さらに他の実施形態において、前記制御器は前記テストシステムの作業者の介入なしに前記少なくとも1つのソフトウェアを動作させるため自動化されたテスト命令語を実行することができる。
本発明によれば、ウエハの歩留まりに依存せず空間フィルタを用いてウエハの欠陥指数を算出する。よって、ウエハ内の局所性不良モードを効率的に検出することができる。また、ウエハのそれぞれの電気的測定がウエハテスタによって終了される度に前記ウエハ欠陥指数が算出される。したがって、すべてのウエハに対してリアルタイムで不良分析を行うことができる。
以下、添付した図面を参照しながら本発明の好適な実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝えるために提供するものである。
本発明の第1実施形態は、図1A及び図1Bに示す工程フローチャートと係って説明される。この工程フローチャートは従来のテスト方法と係る短所を解決する一ロット内のウエハをテストする例示的な方法を示している。特に、この方法は個々のウエハ上の局所性不良を検出してウエハのそれぞれに対する不良分析をリアルタイムで(inreal time)実行されることを提供する。
図1Aを参照すると、本実施形態による方法はテストされる製品種類を選択することから始まる(段階31)。製品種類は少なくとも1つの特定半導体チップ設計に該当するものである。半導体チップにおける多くの他の種類及び/またはバージョン(versions)は一般的な製造装置を用いて製作することができる。製品の種類を選択する段階(31)は、自動化されたテスト装置を用いて選択された製品種類と係る一連のテスト項目をメモリから引き出せることができる。次に、自動化されたテスト制御器が前記一連のテスト項目にしたがってテスト装置をターンオン及び/または構成することができる。一方、製品種類を選択する段階(31)はウエハテスト装置上での特定ウエハに対するテストを実行しなければならない作業者に一連の命令語を提供することができる。ここで、前記“特定ウエハ”は、テストデータが得られたウエハまたはテストされるウエハをただ一ロット内での他のウエハから区別するために用いられる用語である。
テストすべき製品種類を選択した後に空間フィルタ(spatial filter)を限定する(段階33)。前記空間フィルタは、前記特定ウエハ上での相対的な位置による半導体チップを連関させる幾何学的なパターンまたは数学的な関連性を提供することができる。前記空間フィルタは多くの他の形態を有することができる。しかし、図2に示された例においては2次元の(例えば、行及び列)マトリックス状の空間フィルタを提示する。2次元のマトリックスを選択することは個々の半導体チップがウエハ上に行(rows)及び列(columns)にしたがって2次元的に配列できるように製造されるので便利である。
2次元のマトリックスが空間フィルタとして提供されると、前記空間フィルタは“n”個の行及び“m”個の列を含むように示されることができる。よって、前記空間フィルタの大きさは前記行及び列の倍(multiplication)として示されることができる。例えば、図2に示された予期的空間フィルタ(SF)は3個の行及び3個の列を含み、“9”に該当する大きさを有する。さらに、前記マトリックス内の各セル(すなわち、行及び列の各交差点、または図2のC1〜C9)は加重係数(weighting coefficient)を割り当てられることができる。前記加重係数は前記空間フィルタの加重値を限定する。
一実施形態において、空間フィルタを限定する段階33は前記空間フィルタの大きさ及び加重値を限定することを含む。後述するように、大きさ及び加重値によって適切に限定された空間フィルタは加重フィルタ(すなわち、低域空間フィルタ;low−pass spatial filter)の役割をする。しかし、前記空間フィルタの大きさ及び加重値は、テストされられる製品の種類及びウエハと係って区別される不良モードによって変化することができる。特に、テスト方法によって区別される局所性不良の大きさ(最小及び/または最大)は空間フィルタの定義によって決定することができる。
製品の種類及び識別されるべき不良モードを考慮した場合、適切な大きさ及び加重値を有する空間フィルタは類似の半導体チップ上において進行された過去のテスト結果から得られた経験的なデータと係って定義することができる。空間フィルタを構成する各セルの加重係数及び空間フィルタの大きさは、潜在的な局所性不良と係ってテスト方法の明確性に影響を与えられる。
一応、空間フィルタが定義されると、本発明によるテスト方法は目標欠陥指数値DIに対する上限線UCLを決定する。前記欠陥指数値はウエハの電気的/機能的テストから得られたテストデータから算出された値である(段階47参照)。前記上限線UCLは、特定ウエハが欠陥性ウエハであるか、または非欠陥性ウエハであるかを判断するための基準である。特定ウエハに対して算出された欠陥指数値DIが設定された上限線UCLよりも大きい場合、前記特定ウエハは不良分析されるべきウエハに該当する。一般的にウエハに対する前記上限線UCLは、ウエハ上に形成された半導体素子の持続的な生産とともに増加する。すなわち、さらに高い歩留まりを予測するためには上限線UCLも増加させねばならない。
定義された空間フィルタ及び設定された上限線とともに特定ウエハを選択してテストする(段階35)。前記特定ウエハの選択は前記特定ウエハと係るビン番号(bin number)または識別ラベル(label)を用いて1つのウエハロットから自動的に行うことができる。このようなウエハの選択後に前記特定ウエハはテストされる(段階37)。
前記特定ウエハは少なくとも一種類の電気的及び/または機能的テストプログラムを用いて測定することができる。例えば、回路の開放/短絡(open/short)テストのような直流テスト(DC test)が進行される。さらに、またはこれとは別途に、交流テスト(AC test)が進行される。前記交流テストは特定機能、マルチテスト(march test)及び/またはチェッカーボードテスト(checker board test)を含むことができる。各半導体チップは一連の電気的テスト中に1つのテスト項目に対して決められた範囲内の許容された値を示す良好なチップに該当する一方、他の1つのテスト項目に対しては決められた範囲を脱する不良チップに該当することができる。1つのウエハ上において行われるそれぞれの電気的テストに対する結果は前記ウエハ上の各半導体チップと係ってメモリ(すなわち、データベース)内に保存することができる。このようなテスト結果の保存は、一ロット内の多数のウエハが他のテストステーションに移動されて他のウエハテスタによって測定される前に、1つのウエハテスタ上で最もよく測定されるので重要である。すなわち、テストデータは一ロット内の多数のウエハのうち、各ウエハに対して、そして特定ウエハ上で行われる一連のテスト項目のうち、各テスト項目に対してウエハ識別番号及びテストビン番号(bin number)によって選別されなければならない。
テストデータは特定ウエハと係った少なくとも1つのデータファイル内に記録されることができる(段階39)。テストデータは、テスト判定基準と係って各テスト項目別、または累積されたテスト項目に対して各半導体チップを良好なチップ、または不良チップに分類するのに用いられる。一応、テストデータがデータファイル内に保存されるとウエハマップが生成される(段階41)。
“ウエハマップ”は特定ウエハ上の半導体チップに対する品質(すなわち、良品または不良品)だけでなくこれと係るデータを表記する空間的なグラフを意味する用語である。よって、ウエハマップは作業者が肉眼で確認することができるグラフのデータファイルとすることができる。一方、ウエハマップは、単純に特定ウエハ上の半導体チップに対する品質を設定する、データファイル内に保存されたデータを意味することができる。また、“ウエハマップに空間フィルタを適用する”という表現は、空間フィルタ内に含まれた加重係数がウエハマップの基礎となるデータに数学的に適用される少なくとも1つの工程を内包する。
例示的なウエハマップWMの一部が図3に示されている。前記ウエハマップは四角形状、すなわち第1ないし第6行及び第1ないし第5列で構成される2次元の平面マトリックス60として表現される。個々の半導体チップは平面マトリックス60によって定義された各セルC11〜C65内に形成される。平面マトリックス60も特定ウエハ上の仮想チップ(virtual chips;例えば、セルC11、C12、C21、C31を占めるウエハの端部内に形成された非動作のチップ領域)を定義する。仮想チップを表記する理由は、平面マトリックスが四角形であるのに対してそれに相応するウエハは円形であるからである。図3を参照すると、マトリックス60内において、良好なチップはテストデータ値“1”として表示され、不良チップ(斜線で示したチップ)はテストデータ値“0”として表示される。
上述したように、ウエハマップはマクロテスト(macro−test)または1つの特定テスト項目に基づいて生成することができる(段階41)。マクロテストに基づいて生成されたウエハマップにおいて、良好なチップ(good chip)は一連のテスト項目に対するすべての許容基準を満足させる半導体チップを意味し、不良チップ(failed chip)は一連のテスト項目のうち、少なくとも1つのテスト項目に対する許容基準を脱する半導体チップを意味する。しかし、良好なチップ及び不良チップにおける表記は1つの特定テスト項目に対するウエハマップまたは一連のテスト項目に対するウエハマップ上に表示することができる。
上述のウエハマップは濾過されたウエハマップFWMに変換される(段階43)。例えば、図3に示された前記ウエハマップWMは図2を参照して説明された空間フィルタSFを用いて図4の濾過されたウエハマップFWMに変換することができる。
前記濾過されたウエハマップは、ウエハマップに定義された空間フィルタを適用することによって生成される。一実施形態において、ウエハマップに空間フィルタを適用することは空間フィルタマトリックス内の加重係数にレイアウトマトリックス内の半導体チップと係るテストデータ値を1対1で掛けることによって達成することができる。すなわち、本発明の一実施形態において半導体チップはレイアウトマトリックス60によるウエハ上に配列される。前記レイアウトマトリックス60はウエハ上の半導体チップと空間的に対応する適切な限定内容(例えば、幾何学的な形態または数学的な関連性)を有することができる。所定の大きさ及び加重値を有する空間フィルタはレイアウトマトリックス60上にチップ単位で適用できるようにレイアウトマトリックス60側面で定義することができる。
一例として、9個のセルを有し各セルに割り当てられた加重係数が“1.0”である3×3形態の空間フィルタを仮定する。続いて、レイアウトマトリックス60の第1セル(すなわち、セルC11)を始めとして、前記空間フィルタがレイアウトマトリックスの各セルに順次に適用される。前記空間フィルタを適用する間、特定セルに隣接した多数のセルが空間フィルタによってウエハマップ上に置かれる。前記セルの加重値及び前記セルに対応する半導体チップのテストデータ値は前記特定セルに対する濾過された値Pを決定するための数学式に適用される。半導体チップのそれぞれに対するテストデータ値は前記半導体チップのテスト結果から得られる。一例として、良好なチップ及び不良チップを表示する例示的なテストデータ値として“1”及び“0”が用いられる。
図3のレイアウトマトリックス内のセルC43に対する例示的な空間マトリックスはセルC32、C33、C34、C42、C43、C44、C52、C53及びC54を含むことができる。前記レイアウトマトリックスによってウエハ上で識別される半導体チップと係るテストデータ値はそれぞれ前記半導体チップに相応する空間フィルタのセルの加重係数と掛けられ、このような掛け算の結果から前記セルC43に対する濾過された値(filtered value)Pを算出する。
レイアウトマトリックス内の各セルに対する濾過された値Pは多様な数式を用いて算出することができる。例えば、前記濾過された値Pを計算するのにあって、次の数式1が用いられる。
ここで、“j”は空間フィルタマトリックスによって定義されるレイアウトマトリックス内の各セルの位置であり、“S”は前記レイアウトマトリックス内のセルに相応する半導体チップと係るテストデータ値(例えば、“1”または“0”)であり、“W”は半導体チップに相応する空間フィルタマトリックスのセルに割り当てられた加重係数である。また、“m”及び“n”はそれぞれ空間フィルタマトリックスの行及び列の個数である。
図3に示されたレイアウトマトリックス内のセルC43に適用される空間フィルタが3×3形態を有し空間フィルタの加重係数Wが“1.0”の単位値を有するものと仮定した場合、前記セルC43の濾過された値Pは0.33である。濾過されたチップの不良可否を判定するための基準フィルタ値(reference filtered value)Prefを0.5として決定する場合、前記セルC43は図4の濾過されたウエハマップ内で濾過された不良チップ(filtered failed chip)として分類される。上述の手続きは、図4に示された部分レイアウトマトリックスと係るあらゆる実際の半導体チップに対する不良可否を判定するのに採用される算出方式の一例である。
前記基準フィルタ値Prefとして0.5を採用することは一例であり、所望の濾過効果が違う場合に前記基準フィルタ値Prefは0.5以外の他の値を有することもある。
上述の例において、前記空間フィルタがセルC22に適用される場合、前記空間フィルタはいくつかの仮想チップ(virtual chips;すなわち、C11、C12、C21及びC31)上に置かれることがある。これに関して、これら仮想チップはセルC22に対する濾過された値を計算するために良好なチップ(good chip)に相応するデータ値を有することによって仮定することができる。
図5A及び図5Bは上述の例と類似のテスト方法を用いてウエハマップ70から生成され濾過されたウエハマップ71を比較して示した図である。ウエハマップ70内に分布された多数の不良チップFCが適切な加重値を有する空間フィルタを介して濾過されることによって、特定ウエハ上の前記ウエハマップ70は前記不良チップFCの分布とは非常に相異なる分布を示す多様な群集形態の濾過された不良チップFFCからなる濾過されたウエハマップ71に変換される。これら濾過された不良チップFFCの群集は特定ウエハに適用された工程と係って少なくとも1つの局所性不良を現わすことができる。
図1Aのフローチャート(flow chart)を再び参照すると、前記濾過されたウエハマップ71が段階45で生成した後に、前記濾過されたウエハマップ71内の濾過された不良チップFFCのグルーピングが進行される(段階45)。前記グルーピングはテストシステムの作業者とともに、またはテストシステムの作業者なしに進行される視覚的なマッピング(mapping)に係る算出及び/またはデータ処理に係る算出に該当することができる。
図6は図5Bの濾過された不良チップをさらに示す図であり、前記濾過された不良チップから構成される4個の互いに異なるグループを示している。前記グループのそれぞれは大きさを有する。すなわち、第1及び第4グループG1、G4はそれぞれ隔離された1つの単一チップを有し、第2及び第3グループG2、G3はそれぞれ133個のチップ及び5個のチップを有する。よって、前記第1及び第4グループG1、G4のそれぞれは“1”という大きさを有し、前記第2及び第3グループG2、G3はそれぞれ“133”及び“5”という大きさを有する。前記グループの大きさは前記グループに与えられる固有の値として見なされる。
次に図1Bを参照すると、段階45で濾過された不良チップをグルーピングした後に、欠陥指数値DIが特定ウエハに対して算出される(段階47)。前記欠陥指数値を計算するのにあって適切なグループ加重数式(group weighting equation)が用いられることができる。局所性不良が製造工程の管理側面においてその他の多くの不良モードよりさらに重要であると見なされる場合もあるので、前記ウエハ欠陥指数値(すなわち、欠陥性ウエハ及び非欠陥性ウエハを窮極的に差別化させるために用いられる値)を算出するのに用いられる数式はウエハ上の濾過された不良チップから構成されるグループの大きさに対する重要性を適切に強調しなければならない。したがって、ウエハ全体にかけて濾過された不良チップが均一に分布した場合はこれに相応する欠陥指数値は相対的に低くなる。しかし、濾過された不良チップが局所的に群集され分布した場合、欠陥指数値は相対的に高くなる。
例えば、次の数式2が欠陥指数値DIを算出するのに用いられることができる。
ここで、“T”は特定ウエハ上の半導体チップの全体数量であり、“A1”は第1グループの大きさ(すなわち、G1=1)であり、“A2”は第2グループの大きさ(すなわち、G2=133)であり、“Ak”は最後のグループの大きさ(すなわち、G4=1)である。図6に示す濾過された不良チップのグルーピングに前記数式2を適用すると、前記特定ウエハに対して20.6の欠陥指数値が得られる。
図1Bを再び参照すると、前記算出された欠陥指数値DIは予め決まられた上限線値UCLと比較される(段階49)。もし特定ウエハに対する前記算出された欠陥指数値DIが前記上限線UCLよりも大きければ、前記特定ウエハは不良分析段階に送られる(段階51)。そうでなければ、図1A及び図1Bのフローチャートによるテスト方法を実行するテストシステムは前記特定ウエハが一ロット内で最後のウエハであるか否かを判断する(段階53)。もし前記特定ウエハが最後のウエハなら、前記テスト方法は終わる。しかし、前記特定ウエハが最後のウエハでないなら次のウエハが選択され(段階55)、前記次のウエハに図1Aの段階37から始まる一連のテストが適用される。
前記上限線UCLを決定する段階は、全体の測定されるウエハから受け入れることができない局所性不良を有する欠陥性ウエハを区別するのにあって非常に重要である。図7及び図8は、適切な上限線UCLを選択するのに用いられる1つの例示的なグラフである。半導体業者において利用可能である実験データが用いられるということは本発明の実施において非常に重要なことである。
実験データは、図7に示すような度数分布図(histogram)と一致することができる。個別的な欠陥指数値DIが発生頻度数Fと係って度数分布図上に示されることができる。図8はウエハ欠陥指数値DIによるベータ確率PBを示す一般的なベータ確率分布図であり、前記ベータ確率分布図は図7の度数分布図から算出されるベータ(β)及びアルファ(α)を用いて作成される。前記ベータ(β)及びアルファ(α)はそれぞれ次の数式3及び数式4を用いて得られる。
ここで、“X”は図7の度数分布図から算出された標準平均(standard mean)であり、“σ”は図7の度数分布図から算出された標準偏差(standard deviation)である。
図8のベータ確率分布図は、適切な上限線UCLを決定するために製造工程の条件、量産歩留まりの期待値、品質管理事項などと係って統計的に評価することができる。
一ロット内のウエハをテストする上述の方法は、マイクロプロセッサによって自動的に制御されるテストステーションのような通常的に用いられるテスト装置またはユーザーの要請によって開発されたテストシステム上で実行することができる。図9は、本発明の実施形態によるテスト方法を進行するのに採用されるテストシステムの一例を示す概略的なブロックダイヤグラムである。
図9を参照すると、テストシステム20は少なくとも1つのウエハテスタ19またはウエハテストステーションと接続されて動作する。ウエハテスタ19は特定ウエハ上で電気的テストを行うために採用される装置またはシステムとすることができる。多数の互いに異なるウエハテスタは特定ウエハに対する一連の電気的テスト項目を測定するためによく用いられる。例えば、前記ウエハテスタのうち第1ウエハテスタは前記特定ウエハに対する一連のテスト項目のうち第1テスト項目を測定するのに用いられることができ、前記ウエハテスタのうち第2ウエハテスタは前記特定ウエハに対する一連のテスト項目のうち第2テスト項目を測定するのに用いられることができる。一般的な制御バスライン21がテストシステム制御器3とウエハテスタ19と間の有/無線通信、またはネットワーク通信のために設置することができる。
特定ウエハの半導体チップのそれぞれに対してウエハテスタ19から測定されるテストデータが制御器3によって該当するデータベース1内に保存されることができる。データベース1は他の形態を取ることができるが、典型的に不揮発性メモリを含むハードウェアを具備することができる。通常のデータベースソフトウェアはデータベース1内にデータを記録したりデータベース1内の保存されたデータをアクセスする(access)ために用いられることができる。さらに、データベース1はまたテスト装置制御プログラム、テストシステム動作指示事項、及び/またはテストデータ及びこれと係るデータ構造を保存することができる。
制御器3は通常のレジスタ(register)5に接続されてウィンドウ(Window)またはリナックス(Linux)のような運営システム(operatingsystem)プログラムを実行する通常のマイクロプロセッサまたはマイクロコントローラとすることができる。一実施形態において、テストシステム20は通常の個人用コンピュータ(personal computer)上で実行することができる。制御器3はまたテストシステム20内にモニタ(すなわち、液晶ディスプレイ(LCD)またはブラウン管(CRT))17及び/またはマウス(mouse)またはキーボード(図示せず)のような通常の周辺装置に接続することができる。このような周辺装置及び/またはモニタ17を介してテストシステム作業者はテストシステム20との通信を実行することができる。
図9に示したテストシステム20は、前記制御器3によって運営される5個の例示的なソフトウェアモジュールとともに動作することができる。これらのソフトウェアモジュールはウエハマップ生成器7、濾過されたマップ生成器9、グルーピングされたマップ生成器11、欠陥指数値DI生成器13及び欠陥指数比較器15を含むことができる。前記制御器3と各ソフトウェアモジュールとの間にデータ通信22がなされる。前記データ通信22はハードウェア(すなわち、前記制御器3をデータベース1のようなメモリに接続させるデータ/アドレス/制御信号線)及び/またはソフトウェア方式を用いて実行することができる。前記例示的なモジュールは図1A及び図1Bに示されたテスト方法の実行を例にして説明する。
図1A、図1B及び図9を参照すると、前記テストシステム20の動作を始めるために、テストシステム作業者はテストを実施する製品を選択する(段階31)。このような選択はモニタ17上に表示されるメニューを用いて実行することができる。また、テストシステム作業者はテストシステム20の一部として提供されるマウスのような周辺器機を用いて適切な空間フィルタ及びここに対応する上限線を決定することができる(段階33)。続いて、テストする特定ウエハを選択する(段階35)。制御器3はウエハテスタ19及び/または自動化されたウエハ伝送システムの動作を制御するのに用いられる。続いて、ウエハテスタ19は前記特定ウエハに対する少なくとも1つのテスト項目を測定し(段階37)、テストデータを制御器3に送る。前記テストデータはデータベース1内でそれに該当するデータファイルを生成する(段階39)。
前記制御器3はウエハマップ生成器7がデータベース1内のデータファイルを用いてウエハマップを生成するように制御する(段階41)。一実施形態において、前記ウエハマップはモニタ17上に識別可能なデータを示すグラフィックファイルとともに生成することができる。よって、前記ウエハマップはテストシステム作業者が肉眼で確認できるようにモニタ17を介して表示される。
一応、ウエハマップが生成されると、制御器3は濾過されたマップ生成器9が前記ウエハマップと係った少なくとも1つのデータファイルを用いて濾過されたマップ(すなわち、濾過されたウエハマップ)を生成するように制御する(段階43)。前記濾過されたウエハマップもモニタ17上に識別可能なデータを示すグラフィックファイルとともに生成することができる。よって、前記濾過されたウエハマップもテストシステム作業者が肉眼で確認できるようにモニタ17を介して表示される。前記濾過されたウエハマップが生成されると、制御器3はグルーピングされたマップ生成器(grouped map generator)11が前記濾過されたウエハマップと係った少なくとも1つのデータファイルを用いて前記濾過されたウエハマップ内の濾過された不良チップ(filtered failed chips)を1つの群集または2個以上の群集にグルーピングするように制御する(段階45)。
前記濾過された不良チップがグルーピングされると、前記制御器3は欠陥指数値生成器(defect index value generator)13が前記グルーピングされた濾過された不良チップ(grouped filtered failed chips)から算出されたデータを用いて前記特定ウエハに対する欠陥指数値DIを計算するように制御する(段階47)。前記欠陥指数値DIが計算されると、前記制御器13は欠陥指数比較器15が前記計算された欠陥指数値DIを予め設定された上限線と比較するように制御する(段階49)。具体的には、前記制御器3は前記比較結果に基づいて前記特定ウエハが不良分析(段階51)が要求される欠陥性ウエハであるかまたは不良分析(段階51)が要求されない非欠陥性ウエハであるかを判断する(段階49)。一例において、前記特定ウエハに対する不良分析の必要性または不用性はモニタ17を介してテストシステム作業者が認識できるように表示することができる。
前記特定ウエハに対するテスト方法が終了した後、前記制御器3は前記特定ウエハが一テストロット内の最後のウエハであるか否かを判断する(段階53)。前記特定ウエハが一ロット内の最後のウエハであれば前記テスト方法は終了する。しかし、前記特定ウエハが一ロット内の最後のウエハでなければ、次のウエハが選択され(段階55)、前記選択されたウエハに対して上述の一連のテスト段階が順次に実施される。
上述の実施形態によるウエハテスト方法及び/またはテストシステムは作業者を必ず要求するものではない。すなわち、前記制御器はテストシステム作業者の介入なしに前記ソフトウェアモジュールの少なくとも1つを動作させるための自動化されたテスト命令語を実行させることができる。その結果、本発明によるウエハテスト方法の少なくとも1つの段階は作業者の支援なく自動的で実行することができる。同様に、本発明によるテストシステムは作業者の支援なく自動的に動作することができる。
図10及び図11は本発明の実施形態を適用するために採用された実際のウエハマップである。図10及び図11において、埋め込まれた四角形(filled squares)は不良チップFCを現わし、空の四角形(empty squares)は良好なチップGCを現わす。図10のウエハマップの第1ウエハは95.57%の歩留まりを示し、図11のウエハマップの第2ウエハは94.79%の歩留まりを示している。この場合、95%の歩留まりを目標歩留まりとして採用する従来の欠陥性ウエハ検出方法によれば、前記第1ウエハは非欠陥性ウエハとして分類され、前記第2ウエハは欠陥性ウエハとして分類される。しかし、図10及び図11のウエハマップに本発明の実施形態を適用すると、図10及び図11のウエハマップはそれぞれ図12及び図13の濾過されたウエハマップに変換させることができる。この場合、本発明の実施形態に用いられた空間フィルタは“3×3”の大きさ、“1”の加重値及び“0.5”の基準フィルタ値を有するように設定された。図12及び図13において、埋め込まれた四角形は濾過された不良チップFFCを現わす。
また、図12の濾過されたウエハマップから算出されたウエハ欠陥指数値は“0.51”であって、図13の濾過されたウエハマップから算出されたウエハ欠陥指数値は“0.08”であった。よって、0.5の目標欠陥指数(すなわち、上限線)を採用する場合、前記第1ウエハは欠陥性ウエハとして分類され、前記第2ウエハは非欠陥性ウエハとして分類される。
1 データベース
2 データ通信
3 テストシステム制御器
5 レジスタ
7 ウエハマップ生成器
9 濾過されたマップ生成器
11 グルーピングされたマップ生成器
13 欠陥指数値生成器
15 欠陥指数比較器
17 モニタ
19 ウエハテスタ
20 テストシステム
21 制御バスライン
2 データ通信
3 テストシステム制御器
5 レジスタ
7 ウエハマップ生成器
9 濾過されたマップ生成器
11 グルーピングされたマップ生成器
13 欠陥指数値生成器
15 欠陥指数比較器
17 モニタ
19 ウエハテスタ
20 テストシステム
21 制御バスライン
Claims (34)
- 半導体チップを有するウエハをテストする方法において、前記方法は、
前記ウエハの不良半導体チップを示すウエハマップを生成する段階と、
前記ウエハマップから濾過された不良半導体チップを示す濾過されたウエハマップを生成する段階と、
前記濾過されたウエハマップからウエハ欠陥指数値を算出する段階と、
前記ウエハ欠陥指数値を上限線と比較する段階と、
を含むことを特徴とするウエハテスト方法。 - 前記ウエハ欠陥指数値と前記上限線間の比較に基づいて前記ウエハが欠陥性であるかまたは非欠陥性であるかを判断する段階と、
前記ウエハが欠陥性の場合に前記ウエハを不良分析する段階と、
をさらに含むことを特徴とする請求項1記載のウエハテスト方法。 - 前記ウエハマップを生成することは、
前記半導体チップに対する電気的テストを行ってテストデータを生成する段階と、
前記テストデータに基づいて前記半導体チップのそれぞれが不良半導体チップであるか否かを判断する段階と、
を含むことを特徴とする請求項1記載のウエハテスト方法。 - 前記ウエハマップを生成する段階は、前記テストデータからデータファイルを形成する段階をさらに含み、前記ウエハマップは前記データファイルから形成されることを特徴とする請求項3記載のウエハテスト方法。
- 前記ウエハマップを生成する段階は、モニタによって識別可能なデータを示すグラフィックファイルを生成する段階をさらに含むことを特徴とする請求項4記載のウエハテスト方法。
- 前記濾過されたウエハマップは、前記ウエハマップに所定の大きさを有する空間フィルタを適用することによって生成されることを特徴とする請求項1記載のウエハテスト方法。
- 前記空間フィルタは“n×m”個のマトリックスセルを含み、前記セルのそれぞれは加重係数を有することを特徴とする請求項6記載のウエハテスト方法。
- 前記ウエハマップは、前記ウエハ上での前記半導体チップの配列と係るレイアウトマトリックスを限定する段階と、
前記濾過されたウエハマップを生成することは前記レイアウトマトリックスの前記セルにそれぞれ相応する前記半導体チップと係るテストデータ値を用いて前記空間フィルタを前記各半導体チップに適用する段階と、
を含むことを特徴とする請求項7記載のウエハテスト方法。 - 前記空間フィルタを1つの半導体チップに適用する段階は
前記1つの半導体チップに対する濾過された値を計算する段階と、
前記計算された濾過された値を基準フィルタ値と比較する段階と、
前記比較結果に基づいて前記1つの半導体チップが濾過された不良チップであるか否かを決定する段階と、
を含むことを特徴とする請求項8記載のウエハテスト方法。 - 前記濾過された値を計算する段階は、
前記空間フィルタの前記セルの加重係数をそれぞれ前記セルに相応する前記半導体チップのテストデータ値に掛けて前記半導体チップにそれぞれ対応する加重された掛け算値を算出する段階と、
前記加重された掛け算値を加えてこれらの合計を求める段階と、
前記加重された掛け算値の合計を前記空間フィルタの大きさで割る段階と、
を含むことを特徴とする請求項9記載のウエハテスト方法。 - 前記加重係数のそれぞれは単位値を有し、前記テストデータ値のそれぞれは単一ビットの2進データ値を有し、前記基準フィルタ値は0.5であることを特徴とする請求項10記載のウエハテスト方法。
- 前記濾過されたウエハマップを生成する段階は、モニタによって識別可能なデータを示すグラフィックファイルを生成する段階をさらに含むことを特徴とする請求項6記載のウエハテスト方法。
- 前記濾過されたウエハマップから前記ウエハ欠陥指数値を算出する段階は、
前記濾過された不良半導体チップで構成される少なくとも1つのグループを定義し、前記少なくとも1つのグループは固有の値を有する段階と、
前記少なくとも1つのグループ値を用いて前記ウエハ欠陥指数値を算出する段階と、
を含むことを特徴とする請求項1記載のウエハテスト方法。 - 前記少なくとも1つのグループ値を用いて前記ウエハ欠陥指数値を算出する段階は、
前記グループ値の二乗値を算出する段階と、
前記二乗値の合計の平方根を求める段階と、
前記平方根を前記ウエハ上の前記半導体チップの全体個数で割る段階と、
を含むことを特徴とする請求項13記載のウエハテスト方法。 - 前記上限線は、前記ウエハ上の前記半導体チップと類似の半導体チップをテストして得られた実際のテストデータを用いて決めることを特徴とする請求項1記載のウエハテスト方法。
- 前記上限線は、前記実際のテスタデータの統計的なモデルまたは数学的表現を用いて決められることを特徴とする請求項15記載のウエハテスト方法。
- ウエハが欠陥性であるか否かを判断する方法において、前記方法は、
前記ウエハ上の濾過された不良半導体チップで構成された少なくとも1つの空間的グループを定義する段階と、
前記少なくとも1つの空間的グループと係ってウエハ欠陥指数値を計算する段階と、
前記ウエハ欠陥指数値を上限線と比較する段階と、
を含むことを特徴とするウエハテスト方法。 - 前記少なくとも1つの空間的グループを定義する段階は、
前記ウエハ上の不良半導体チップを表示するテストデータからウエハマップを生成する段階と、
前記ウエハマップに空間フィルタを適用して濾過されたウエハマップを生成する段階と、
前記濾過されたウエハマップ上の濾過された不良半導体チップを少なくとも1つのグループにグルーピングする段階と、
を含むことを特徴とする請求項17記載のウエハテスト方法。 - 前記ウエハテスト方法は、一ロット内のウエハのそれぞれに対して順次に適用され、
前記ウエハテスト方法は、前記ウエハマップ及び前記濾過されたウエハマップからグラフィックファイルを生成する段階をさらに含み、前記各グラフィックファイルは前記一ロット内のウエハをテストする間に前記各ウエハのテストデータをモニタでリアルタイムで示すことを特徴とする請求項18記載のウエハテスト方法。 - 前記ウエハ欠陥指数値と前記上限線間の比較結果に基づいて前記ウエハが欠陥性であるものと判断した場合に前記ウエハを不良分析する段階をさらに含むことを特徴とする請求項17記載のウエハテスト方法。
- 前記ウエハマップを生成する段階は、
前記半導体チップに電気的テストを行って前記テストデータを生成する段階と、
前記テストデータからデータファイルを生成する段階と、
前記データファイルから前記ウエハマップを生成する段階と、
前記テストデータに基づいて前記半導体チップのそれぞれが不良半導体チップであるか否かを判断する段階と、
を含むことを特徴とする請求項18記載のウエハテスト方法。 - 前記空間フィルタは、“n×m”形態のマトリックスを構成するセルを含み、前記セルのそれぞれは加重係数を有することを特徴とする請求項18記載のウエハテスト方法。
- 前記ウエハマップは、前記ウエハ上での前記半導体チップの配列と係るレイアウトマトリックスを限定し、
前記濾過されたウエハマップを生成する段階は、前記レイアウトマトリックスの前記セルにそれぞれ相応する前記半導体チップと係るテストデータ値を用いて前記空間フィルタを前記各半導体チップに適用する段階を含むことを特徴とする請求項22記載のウエハテスト方法。 - 前記空間フィルタを1つの半導体チップに適用する段階は、
前記1つの半導体チップに対する濾過された値を計算する段階と、
前記計算され濾過された値を基準フィルタ値と比較する段階と、
前記比較結果に基づいて前記1つの半導体チップが濾過された不良チップであるか否かを決定する段階と、
を含むことを特徴とする請求項23記載のウエハテスト方法。 - 前記濾過された値を計算する段階は、
前記空間フィルタの前記セルの加重係数をそれぞれ前記セルに相応する前記半導体チップのテストデータ値に掛けて前記半導体チップにそれぞれ対応する加重された掛け算値を算出する段階と、
前記加重された掛け算値を加えてこれらの合計を求める段階と、
前記加重された掛け算値の合計を前記空間フィルタの大きさで割る段階と、
を含むことを特徴とする請求項24記載のウエハテスト方法。 - 前記加重係数のそれぞれは単位値を有し、前記テストデータ値のそれぞれは単一ビットの2進データ値を有し、前記基準フィルタ値は0.5であることを特徴とする請求項25記載のウエハテスト方法。
- 前記上限線は、前記ウエハ上の前記半導体チップと類似の半導体チップをテストして得られた実際のテストデータを用いて決めることを特徴とする請求項17記載のウエハテスト方法。
- 前記上限線は、前記実際のテスタデータの統計的なモデルまたは数学的表現を用いて決められることを特徴とする請求項27記載のウエハテスト方法。
- ウエハ上に形成された半導体チップに対する電気的テストを実行し、前記電気的テストに相応するテストデータを生成するウエハテスタと、
前記テストデータをデータファイルとしてデータベースに保存する制御器を含み、
前記制御器は、前記データベースとともに前記テストデータから前記半導体チップのうち不良半導体チップを表示するウエハマップを生成し、前記ウエハマップから濾過された不良半導体チップを表示する濾過されたウエハマップを生成し、前記濾過された不良半導体チップで構成される少なくとも1つの空間的グループを限定し、前記少なくとも1つの空間的グループと係るウエハ欠陥指数値を算出し、前記ウエハ欠陥指数値を上限線と比較する少なくとも1つのソフトウェアモジュールを実行させることを特徴とするテストシステム。 - 前記制御器によって動作するモニタをさらに含み、前記モニタは前記ウエハマップ及び前記濾過されたウエハマップをリアルタイムで、そしてグラフ状で示すことを特徴とする請求項29記載のテストシステム。
- 前記モニタは、前記ウエハ欠陥指数値と前記上限線間の比較結果に基づいて前記ウエハが欠陥性であるかに対する表示を示す機能をさらに含むことを特徴とする請求項30記載のテストシステム。
- 前記ウエハテスタは複数のウエハテスタを含み、前記複数のウエハテスタのそれぞれは前記ウエハに対し互いに異なる電気的テスト項目を測定することを特徴とする請求項29記載のテストシステム。
- 前記少なくとも1つのソフトウェアモジュールは、前記データベース内に保存され、前記制御器で実行される運営システムによって動作することを特徴とする請求項29記載のテストシステム。
- 前記制御器は、前記テストシステムの作業者の介入なく前記少なくとも1つのソフトウェアを動作させるための自動化されたテスト命令語を実行することを特徴とする請求項29記載のテストシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050073497A KR100909474B1 (ko) | 2005-08-10 | 2005-08-10 | 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들 |
US11/373,339 US7514949B2 (en) | 2005-08-10 | 2006-03-13 | Testing method detecting localized failure on a semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007049126A true JP2007049126A (ja) | 2007-02-22 |
Family
ID=37851662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006188548A Pending JP2007049126A (ja) | 2005-08-10 | 2006-07-07 | 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007049126A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111782695A (zh) * | 2020-06-29 | 2020-10-16 | 上海华力微电子有限公司 | Mpw多产品联测的数据处理方法、存储介质及计算机设备 |
CN112382582A (zh) * | 2020-10-28 | 2021-02-19 | 海光信息技术股份有限公司 | 一种晶圆测试分类方法及*** |
CN112612755A (zh) * | 2020-12-03 | 2021-04-06 | 海光信息技术股份有限公司 | 一种芯片测试信息展示方法、装置、电子设备及存储介质 |
WO2023127529A1 (ja) * | 2021-12-27 | 2023-07-06 | 東京エレクトロン株式会社 | 予測装置、検査システム、予測方法及び予測プログラム |
-
2006
- 2006-07-07 JP JP2006188548A patent/JP2007049126A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111782695A (zh) * | 2020-06-29 | 2020-10-16 | 上海华力微电子有限公司 | Mpw多产品联测的数据处理方法、存储介质及计算机设备 |
CN111782695B (zh) * | 2020-06-29 | 2024-03-15 | 上海华力微电子有限公司 | Mpw多产品联测的数据处理方法、存储介质及计算机设备 |
CN112382582A (zh) * | 2020-10-28 | 2021-02-19 | 海光信息技术股份有限公司 | 一种晶圆测试分类方法及*** |
CN112382582B (zh) * | 2020-10-28 | 2023-04-25 | 海光信息技术股份有限公司 | 一种晶圆测试分类方法及*** |
CN112612755A (zh) * | 2020-12-03 | 2021-04-06 | 海光信息技术股份有限公司 | 一种芯片测试信息展示方法、装置、电子设备及存储介质 |
WO2023127529A1 (ja) * | 2021-12-27 | 2023-07-06 | 東京エレクトロン株式会社 | 予測装置、検査システム、予測方法及び予測プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7514949B2 (en) | Testing method detecting localized failure on a semiconductor wafer | |
TWI617816B (zh) | 晶圓的可適性電性測試 | |
JP2002530659A (ja) | 論理集積回路の論理機能試験データを物理的表現にマッピングするためのic試験ソフトウェア・システム | |
JP2006518101A (ja) | データ分析用の装置および方法 | |
US7930130B2 (en) | Method and system for reducing device test time | |
CN115798559B (zh) | 失效单元预测方法、装置、设备及存储介质 | |
CN106407490A (zh) | 在芯片设计布局中发现未知问题图案的***与方法 | |
KR100429883B1 (ko) | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 | |
CN106971953A (zh) | 制造制程中的误差检测方法 | |
JP7354421B2 (ja) | エラー要因の推定装置及び推定方法 | |
JP2007049126A (ja) | 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム | |
US11894278B2 (en) | GIS-based method for producing spatial wafer map, and method for providing wafer test results using same | |
US7954018B2 (en) | Analysis techniques for multi-level memory | |
US20030169064A1 (en) | Selective trim and wafer testing of integrated circuits | |
TWI808595B (zh) | 分析缺陷的方法 | |
US7035770B2 (en) | Fuzzy reasoning model for semiconductor process fault detection using wafer acceptance test data | |
JP2000306395A (ja) | 半導体不良解析システムおよびその方法並びに半導体の製造方法 | |
TW202209119A (zh) | 基於晶圓分格圖的根本原因分析 | |
US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development | |
US11469122B2 (en) | Semiconductor process analysis device, semiconductor process analysis method, and storage medium | |
JP7390851B2 (ja) | 欠陥分類装置、欠陥分類プログラム | |
US20240135523A1 (en) | Semiconductor yield prediction method and apparatus | |
US20050114058A1 (en) | Method for analyzing inspected data, apparatus and its program | |
US12007428B2 (en) | Systems and methods for multidimensional dynamic part average testing | |
JP5181484B2 (ja) | 歩留まり監視システム及び歩留まり監視方法 |