TWI279893B - Substrate for electronic device, its manufacturing method, electronic device and its manufacturing method - Google Patents

Substrate for electronic device, its manufacturing method, electronic device and its manufacturing method Download PDF

Info

Publication number
TWI279893B
TWI279893B TW094146106A TW94146106A TWI279893B TW I279893 B TWI279893 B TW I279893B TW 094146106 A TW094146106 A TW 094146106A TW 94146106 A TW94146106 A TW 94146106A TW I279893 B TWI279893 B TW I279893B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
electronic device
metal
film
Prior art date
Application number
TW094146106A
Other languages
English (en)
Other versions
TW200635000A (en
Inventor
Akira Chinda
Nobuaki Miyamoto
Koki Hirasawa
Kenji Uchida
Mamoru Mita
Original Assignee
Hitachi Cable
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable, Nec Electronics Corp filed Critical Hitachi Cable
Publication of TW200635000A publication Critical patent/TW200635000A/zh
Application granted granted Critical
Publication of TWI279893B publication Critical patent/TWI279893B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00—Washing or rinsing machines for crockery or tableware
    • A47L15/42—Details
    • A47L15/4214—Water supply, recirculation or discharge arrangements; Devices therefor
    • A47L15/4217—Fittings for water supply, e.g. valves or plumbing means to connect to cold or warm water lines, aquastops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L2501/00—Output in controlling method of washing or rinsing machines for crockery or tableware, i.e. quantities or components controlled, or actions performed by the controlling device executing the controlling method
    • A47L2501/01—Water supply, e.g. opening or closure of the water inlet valve
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

1279893 九、發明說明： 【發明所屬之技術領域】 本發明係、關於’種電子裝置用基板及其製造方法、以 :子裝置及其製造方法，尤其關於能以較小的力量從電 置用基板側剝下芯基板，來減輕為了使電極面在下面 =的化學、電化學溶解法或機械研磨作業的負荷，並且 =進-步縮小尺寸的電子裝置用基板及其製造方法、以 及電子裝置及其製造方法。 【先前技術】 圖15所示係習知的電子裝置，在該圖中⑷所示係正 裁面，⑻所示係電子零件裝载面。該電子裝置i具備有： 配線基板2，係具有貫通孔3 ; 晶粒墊4，係設置在配線基板2上； 多個配線圖案5,兩端分別具有與貫通孔3相連接的 孟屬電極5&及内部連接端子⑪，且設置在配線基板2上； 電子零件6，係藉由導電糊等黏著裝載於晶粒塾4上； 多個外部電極用塾7’分別與各貫通…下端連接 且設置在配線基板2的下面； 球狀外部連接端子8，係、設置在各個外部電極用塾7; 由金線等構成的接合線9,係連接電子零# 6的端子 6a和内部連接端子5t> ;以及 岔封樹脂10’以覆蓋電子零件6和接合線 置在配線基板2上面。 配線基板2係使用麵環氧樹脂、聚醯亞胺載帶等。 1279893 貝通孔3係使金屬電極5a和外部電 的導電體。晶粒塾4、配繞_ w ^ ¥电 配線圖案5及外部電極用墊7係利 匕學14刻法形成的銅箔等。 八 、匕孔3曰曰粒墊4、配線圖案5及外部電極用墊7， 二：在内面或表面上以電鍍或化學鍍方式施以鍍銅、底層 鍍鎳、鍍金等。 噌 匕壯^ 的電子I置1，首先，在配線基板2的晶粒墊4 、包子々件6 ’接著用接合線9連接電子零件6的端 千6a和内部連接端 ,,n 而于5b再使用裱氧樹脂等製成的密封 :曰〇加以密封後，製成電子裝u。一般在最後將焊球 寺表形外部連接端子8安裝在外部電極用塾7上。 又’最近提出一種不使用模組基板的無芯結構的電子 :(以下稱為無芯封裝體）。例如，已知有一種在底膜 2粒接合電子零件，並與金屬基底之間以引線接合後， ㈣去金屬基底的不需要的部分，使端子部和裝載部 路出（例如，參考專利文獻1)。 圖16所示係無芯封裝體的結構封裝體2〇記 上述專利文獻】中，係將圖15中作為電絕緣性芯基 反的配線基板2除去，並具有晶㈣4和配線圖案5的背 面在封裝體底面露出的結構。 又，料具備有多個電子零件元件的無芯封裝體的例 ’已知错由引線接合來連接多個電子零件和電路圖案， 亚用樹脂將其密封為一體’在電子零件封裝體的底面施加 保言隻塗層，並在從該保護塗層的開口部露出的電路圖案上 1279893 施加防腐餘的鏡金r彳 戮& (例如’參考專利文獻2)。 圖1 7所示係圖1 6 先，如圖17(_丨、封^體2〇之製造方法。首 上，形成晶粒塾4和且:乍為芯基板的電絕緣性轉印膜21 的配線圖案5。 〃有金屬電極5a及内部連接端子讣 接著’如圖n(b)所示，在 後，如圖17(c)所+ 衣戰罨子零件ό 内部連接端子I 1接合線9連接電子零件6的端子和 6後，卜去韓^圖17(d)所不，用密封樹脂1〇密封電子零件 傻除去轉印膜2丨 20。該方式係將配^ ’得到無芯封裝體 稱為轉印方式。、¥體轉印到密封樹月旨10上，故一般 用轉吏用厚基材來代替轉印膜的方法來作為使 ^ 封裝體的方法（例如，參考專利文獻 電子零ST金編合到基材上，在金屬箱上安裝 一 X 4接合’進-步用樹脂加以密封後，從基材 上刀離岔封樹脂。 已知=1於類似轉印方式製造無芯封t體的眾知例， 方斗種/合解位於下面的金屬基底的半導體裝置之製造 屬基底Γ如’參考專利文獻4)。該方法係在芯基板（金 接^ 形成光阻圖案’並在光阻圖案的晶粒接合部及 後口二所對應的部位形成開口部，利用鐘錄填充開口部内 其表面實施鑛金，除去光阻圖案後，在晶粒接合部 衣載電子零件，並在作為連接部的鍍金膜上進行引線接 7 1279893 合’將其用樹脂加以密封，藉由触刻除去金屬基 & 電子裝置。 ^ ^ 晶粒塾、内部連接端子、配線圖案、外部連接電 導體，-般使用電解銅n、壓延銅#銅_，藉^ 化學姓刻法處理該銅猪，來形成晶粒塾、内部連接乂光 配線圖案、及外部連接電極等。 圖18所不係圖17的轉印膜的構成。 轉印膜21具備有： 口 18所不’ 黏著劑22，係塗佈於轉印膜2丨上； 、該晶粒墊4和配線圖案5,係形成於該黏著齊上； 以及 ’ 功能性鏡層23，係施加於晶+執 刀於日日粒墊4和配線圖案5的表 面上。 v w 功能性鍍層23係為良好進行電 屬電極5a的連接而1置。 令 、碥子和金 还接而°又置。该功能性鍍層23，係由作為 層鍍層的化學鍍錦層或電鍍鎳層、以及設置在其上的 鍍金層或電鍍金層等所構成。 ’予 “一般’電鍍錄層’係按照電子零件裝載與引線接合的 加熱條件而設U例如厚度W〜2#m的範圍。又勺 =;=正熱從銅朝鍍金膜擴散的熱擴散防止膜 厚越好，但考慮生產性和 隹…越 _範圍。 成本最佳厚度定在 8 1279893 專利文獻1 ·日本特開平3-94459號公報（第3頁、 第4頁、第1圖） 專利文獻2 :日本特開平3-99450號公報（第2頁、 第3頁、第1圖） 專利文獻3 : 曰本特開平9-252014號公報 ([0007]〜[0010]、圖 2)
專利文獻4 ··.日本特開2002-9196號公報 ([0016]〜[0025]、圖 2、圖 3) 【發明内容】 但是，依據習知的電子裝置，在圖18的構成中，功 能性鍍層23的鍍金層，具有與密封樹脂10的密合性極差 的問題。即，若在功能性鍍層23的表面實施鍍金，則金 無法製成陰電性高的氧化膜，故與密封樹脂的密合性差， 導致電子裝置的可靠性下降。 又，如圖17所示，製造無芯封裝體20時，雖在最终 =段剝離轉印膜21，但剝離後施加於轉印膜21上的黏著 d 22的成分可能仍附著在金屬電極背面上，或無法完 全被剝離導致轉印膜21破裂等缺陷產生。 *為了避免該缺陷’在專利文獻4中揭示_種使用相互 ^著性差的金屬連接芯基板（金屬基底電極的方法。 仁即使使用該方法，亦不能完全避免下述的缺陷。 (」)第1種缺陷係剝離轉印膜（芯基板）21後露出的外部 二部—般為銅或鎳，故將剝離後露出的端子部用酸洗處 寺使其清淨後，必須被覆化學鑛金、化學_等鑛層。 1279893 (2)第2種缺陷係當轉印膜21與配線圖案5的黏著力比贫 封樹脂H)與配線圖案5的黏著力強的情形，剝下: ('絲板）31日夺，會有配線圖案5以仍黏著於轉印、 的狀態從密封樹脂1 0脫離的情形。 、 為避免該缺陷’在上述專利文獻4巾雖揭示 配線圖案的金屬厚度，並在月省 θ加 萄予庋並在周邊加工出稍微突出到 月旨側的伸出部的方法，但該方法中，由於配線圖案的尸二 增加，故鍍敷作業的時間變長，或^子又 態下除去光阻膜，由於該製 保持詹形狀的狀 距離’而產生電子裝置的尺寸增大的缺陷。極間的 另方面®心基板的基底金屬為軍層的 輸送與加工中需要機械耐久性，故其要Μ在 以上。因此，用化學溶解法或機械研磨法將‘去要：m 因其厚度較大而需要長時間處理，故為了使的“， 體背面露出的化學溶解或機械 二：封裝 又’在施加機械應力來剝：負何會，大。 應力會使封裝體發生翹曲， 土氏、凊形，由於該 薄型電子裝置時會遇到障礙y 裂痕，故尤其在形成 因此，本發明的目的# 製造方法、以及電子裝置種電子裝置用基板及其 量從電子裝置用基板側刻 =4方法’其能以較小的力 在下面露出的化學、電仆：、：板，來減輕為了使電極面 荷，並且能夠進一步縮小:溶解法或機械研磨作業的負 本發明為達到上述目 ^ @，弟"寺徵係提供—種電子裝 1279893 置用基板，其特徵在於，係具備： 薄板狀的芯基板； 金屬電極，係設置在該芯基板上並與待組裝的電子零 件的電極形成電氣連接；以及 電絕緣層，係供裝载該電子零件且設置成填滿該金屬 電極周圍。 本發明為達到上述目的，第2特徵係提供一種電子襞 ^ 置用基板之製造方法，其特徵在於，係包括： 第1裝’係在金屬製的芯基板的單面上形成電絕緣 以及 第2製程，係在該電絕緣層上形成開口部； 罘3製程，係在該開口部形成金屬電極。 種電子裝 本發明為達到上述目的，帛3特徵係提供一 置’其特徵在於，係具備：
六六丨角5王，一個的外部連接用電極； J少—個的金屬電極，用來裝載該電子零件…電 通1严声^ °子令件周®的電絕緣層内以貫 ，、尽度方向的方式形成；以及 、 絕緣性被覆材，係被覆於該電 表面。 ^兔子零件和该金屬電極的 ’其具備有： 的電極形成電氣連 換σ之，本發明提供一種電子裝置 電子零件； 金屬電極，係設置在與該電子零件 接的區域；以及 " 11 1279893 絕緣性被覆材，係被覆於該電子零件並在表面上的一 部分區域具有該金屬電極；其特徵在於： 在該絕緣性被覆材的表 只孟屬電極周圍具備有電 絕緣層。 本發明為達到上述目的，第4特徵係提供-種電子裝 置之製造方法，其特徵在於，係包括·· 第1製程，係在芯基板上具備有電絕緣層盘至少一個 的金屬電極（在該電絕緣層上以貫通其厚度方向的方式形 成）的電子裝置用基板上，裝载電子零件； …弟/製程’係將該電子零件的既定電極和該金屬電極 形成電氣連接； 第3製程，係用絕緣性被覆材至少被覆該電子零件和 該金屬電極的電氣連接部；以及 第4製程’係從該電子裝置用基板上除去該芯基板。 十曰本發明中的電子零件，除IC以外，還包括電容器、 電晶體、二極體、濾波器等各晶片零件。 士依據本發明的電子裝置用基板及其製造方法、以及電 子裝置及其製造方法’對電子裝置用基板及電子裝置來 說’因能以較小的力量從電子裝置用基板側剝下芯基板， 故不用對封裴體施加應力，並可以縮小裝置尺寸。再者， 對電子裝置用基板和電子裝置之製造方法來說，可以減輕 為了使端子面在下面露出的化學、電化學溶解法或機械 磨作業的負荷。 12 -1279893 【實施方式】 [第1實施形態] (電子裝置用基板的構成） 圖1所示係本發明的第1實施形態之電子裝置用基 板。電子裝置用基板100具備有·· 芯基板1 0 1，係由銅箔構成並作為基材；
耐焊光阻劑（以下稱為PSR)膜1〇2，係在芯基板1〇1 上形成既定圖案並作為第1電絕緣層； 第1鍍膜104，係設置在形成於PSR膜1〇2的既定位 置的開口 103内； 第2鑛膜1〇5，係設置在第1鍍膜ι〇4上；以及 第3鍍膜1〇6，係設置在第2鍍膜1〇5上。 從容易取得、成本、電傳導性高、及在最終製程的除 去性等特點考慮，芯基板1〇1雖以銅箔最為適合，但亦可 以是不銹鋼荡.、！呂或其合金笛、鎳或其合金猪、或錫或其 合金箔。 田衣隹翰送與加工時需要機械耐久性，故怒基板 的厚度而要20“ m以上。另一方面’當使用於電子裝 置時’在最後需要除去芯基1〇1，此時，若忍基板ι〇ι 太厚貝1不_疋化學洛解法或機械研磨法，都需要長時間 的處理。為解決該問題’可用PSR膜102㈣，又為減少 溶解或研磨所需的時間，芯基板101例如使用厚度為 爪的㈣，以謀求機械耐久性和除去作業時間的縮短。 ㈣膜⑽係使用有機光阻膜，例如，非溶解 13 1279893 焊劑或耐焊光阻劑。 人第1鍍膜104，對於使用焊接的安裝來說，適合用鍍 金、鍍銀、鍍鈀、鍍鎳、鍍錫、焊料鍍層等。又，用異向 性導電膜（ACF)、異向性導電糊（ACP)、非導電膜（NCF)、 非導電糊（NCP)等麗接進行安裝時，第！鍍膜1〇4適合 用金、銀、I巴、鎳等。 第2鍍膜105，係當作防止焊料中的錫朝向金等擴散 的阻障層，其材料使用鎳。 <第3鍍臈106,係為與電子零件的電極形成電氣連接 而設置。其材料可以使用金、銀、鈀等。&，將形成有金 凸塊與焊料凸塊後的電子零件進行倒裝晶片連接時，需要 金、錫、鈀、及焊料鍍敷等。
薄 藉由第1至第3鍍膜104〜1〇6的組合，構成金屬 極110,該金屬電極110成為電子裝置的配線圖案。並且 金屬電極m和PSRM 102的厚度為可實現電子裝置的 型化的3 0 /z m以下。 (電子裝置用基板之製造方法） 法 接者’說明第1實施形態之電子裝置用基板之製造方 圖2所示係圖i的電子裝置用基板之製造方法。 百先，如圖2⑷所示，例如，準備厚度12 #爪、寬/ 61匪的電解㈣作為芯基板⑻。㈣，如圖Μ)所^ 藉由網版印刷法、散布法、噴墨法等在芯基板101上开“ 例如厚度！5_的PSR膜1〇2作為第i電絕緣層。在言 PSR膜102上，形成用於形成開口 1〇3的光罩⑽。 14 1279893 又，金屬電極uo的厚度雖與PSRmi 但亦可以比PSRm 102 ?專，據此 致相门 得艨此，使用鍍敷方法製 電極110的情形等，可以縮短錢敷時間。X " 能使整個基板的機械耐久性提升， ’膜1〇2 ^ , 又疋2 υ A m以下的芯 基板101，亦可以得到足以承受 久性。 電子义置的製程的機械耐 接者’如圖2⑷所示，透過光罩1〇8向psR膜1〇2昭 射紫外線1〇7後，經由顯影製程，如圖2⑷所示，在微 膜102上設置期望的形狀的開口 1 〇3。
又，當PSR膜1〇2為乾膜型的情形，邊剝離設置於psR 朕102單面上的保護帶，邊以輥層壓法結合到芯基板 上，接著與液狀PSR同樣經由露光及顯影製程來設置開口 1 0 3即可。 接著，將設置？311膜102的面和芯基板1〇1的下面（露 出面），用耐鍍藥品性電絕緣膠帶（遮蔽膠帶）1〇9保護 後形成第1鑛膜104，將整個基板浸潰到金電鍍液中， 以心基板1 〇 1作為陰極’如圖2(e)所示，在開口部形成例 如厚度0·5 // m的鍍金膜，作為第1鍍膜1〇4。 接著，浸潰到鎳電鍍液中，在第1鍍膜丨〇4上形成例 如厚度1 // m的鍍鎳膜，作為第2鍍膜105後，立即浸潰 到金電鍍液中，如圖2(f)所示，在第2鍍膜105上形成例 如厚度0.5/zm的鍍金膜，作為第3鍍膜106，而製成金 屬電極11 〇。最後，從芯基板丨01剝下遮蔽膠帶丨〇9後， 充分水洗。再經由乾燥製程，來製成如圖2(g)所示的電子 15 1279893 裝置用基板100。 (苐1實施形態的效果） 故無需在電子裝 依據弟1實施形態可達到下述效果。 (1)由於在基板製程中形成第一錢膜， 置製程中進行鍍敷作業。 (2)由於PSR1G2及金屬電極i i 〇較薄，係3心爪以下， 故容易進行細微加I’在厚度、投影面積皆比所裳載的電 子零件的尺寸稍大的情形，可提供小型且薄型的電子裝 置。 3)由於沒有必要蝕刻銅箔形成細微圖案，故不需要為 了進行光敍刻的光阻劑塗布、曝光、顯影及敍刻製程。 (4)用於設置開口 1〇3❾卿们〇2，由於在鑛敷後不 “皮浴解除去，故不用擔心剝離液造成的污染，且可以大 幅度縮短基板製程的時間，實現低成本化。 、（）在裝方法巾，藉由使用非溶解性的耐焊劑或耐焊 光阻劑來料驗臈地，故不用擔心義液造成的污染， 且不需要鑛敷用光阻膜的溶解除去製程，故能夠縮短基板 製造時間，實現低成本化。 [弟2實施形態] 圖3所示係本發明的第2實施形態之電子裝置。該電 子裝置200具備有： 胃1實施形態所示之該電子裝置用基板1〇〇 ; 電子零件201 ’係裝载於電子裝置用基板100上的既 定位置； 16 1279893 接合線202，係連接電子零件201上的未圖示的外部 連接用端子與電子裝置用基板1〇〇的該第3鍍膜1〇6 ;以 及 密封樹脂203，被覆於電子零件2〇1、接合線2〇2及 第3鍍膜1〇6上來作為被覆於電子裝置用基板1〇〇上的絕 緣性被覆材。 (電子裝置之製造方法）
接著，5兒明圖3的第2實施形態的電子裝置之製造方 法。圖4所示係圖3的電子裝置之製造方法。 極端子的電子零件（1C晶片） 1 0 0的p S R膜1 〇 2的塗布面上 線構成的接合線202將電子零 鑛膜1 0 6形成電氣連接。 首先，準備圖4(a)所示的電子裝置用基板1〇〇。接著， 如圖4(b)所示，使用晶粒接合糊將上面具有未圖示的紹電 2〇1黏著至電子裝置用基板 後’如圖4(c)所示，使用金 件201的鋁電極端子和第3 接著’用密封樹脂2G3 i覆於電子零件2()1、接合線 加及第3鍍膜106上來進行樹脂密封n 4(_心 將電子零件2 0 1和連接部伴缚把卞/ 保邊起來避免受外部環境影響。 接著，對1C封裝體204下面的， A产、 ^ r ®的心基板（銅箔）101 貝射氣化鐵水溶液，如圖4 (e^ 1Λ1 所不，化學溶解除去芯基板 1 〇 1。該芯基板1 〇 1的蝕刻，係 “ ^ 丁至弟1鍵膜10 4從樹 月日拾封面的相反一面露出為止。 °亥弟1鍍膜104亦具有芯 土板1 0 1的|虫刻阻止功能。經 ,* M , 、工由上述的製程，製成芯基板 «封衣肢上除去而不存在的姓错 个仔在的、、、“冓，即所謂無芯封裝體構成 17 1279893 的電子裝置200。
2 0 A m以下， 公司製5 6號：對鋼的密合力 # m以下。芯基板101 但由於從一開始就將化
(PSR膜102 )的補強效果，與第2 用密合強度試驗用膠帶（3M 5.5N/l〇mm)對露出的金屬 沒有剝離，該厚 第1電絕緣層 丨第2電絕緣層（密封樹脂 203 )牢固黏著。 (第2實施形態的效果） 依據第2實施形態可達到下述效果。 (1)由於最後應除去的芯基板101為很薄的金屬箱且 故完全沒有黏著劑等殘 消除了芯基板1 〇 1為膜 是以化學溶解或機械研磨來除去 產留在電子裝置側的金屬電極上 狀等情形時產生的膜破裂現象。 (2) 由於配置在金屬電極1丨〇側面的pSR膜1〇2，會提 升被覆於金屬電極1 10與電子零件2〇1的周圍的密封樹脂 203的黏著強度，且PSR膜1〇2具有提升電子裝置製程中 的機械耐久性的補強材功能，故可以製造薄型且機械強度 高的電子裝置。 (3) 由於溶解或機械除去背面的薄金屬箔後，施加於光 阻膜上的第1鍍膜104的下面會露出，故在後續製程中無 18 1279893 需施加電子零件用端子鍍層。 (4)由於可以省略光蝕刻製程和端子鍍層製程這二道製 耘故可以大幅度縮短製造時間，因此，可以降低製造成 〇 [第3實施形態]
圖5所示係本發明的第3實施形態之電子裝置用基板。 該電子裝置用基板1〇〇，係使用帶有載體的金屬箔（銅箔） 來作為芯基板（在第丨實施形態中作為基材），其他構成 則與第1實施形態相同。在本實施形態中，使用帶有載體 的心基板1 20 (在具有剝離層的載體層（載體銅箔）、2工 上形成由極薄銅箔構成的金屬層122)來作為基材。又， 金屬層122的厚度比載體層121的厚度薄。
f有載體的芯基板，係一基材（為了提供薄金屬箔（多 數情況為鋼箔），在18 // m以上的厚金屬箔（多數情況為 銅箔）載體層上，形成能夠在後續製程中剝離的具有較弱 黏著性的剝離層後，用電解法形成薄金屬箔），例如，〇UN △司的商品名 “ Copper Bond Extra Thin Foil (XTF)，，等。 再者’作為f有載體的金屬箱，除上述〇L IN公司的 c〇Pper Bond Extra Thin Foil”以外，還有三井金屬礦業 月又伤有限公司的商品名“ Micr〇 Thin，，等。後者為剝離層 使用有機系剝離層的基材，其他構成則與前者相同。兩者 句月b夠以20N/m左右的較小的力量，剝離表層的金屬層丄 (極薄銅箔）和基底的厚載體層121，尤其，由於前者基 材具有無機系剝離層，故即使加熱超過4〇〇後，亦具有 19 1279893 容易剝離的特徼。&女 羯的缺卜有有機系剝離層的帶有載體的極薄銅 、‘，、鉍無機系剝離層的材料相比，其耐敎、、w _ 達230°C左右。 町熟，皿度低 私子震置用基板100的層構成，係在由厚度18〜35 ::壓延銅羯構成的載體層121上電解產生極薄的耐心生 :二：無機系剝離層後，在其上面施有厚度5" m以下， 具體來說1〜5# m的範圍的電解銅箱構成的金屬層122的 三層結構的㈣材。該構成具有以極小的剝離力簡、 離層部分剝離載體| 121和金屬層122的特性。例如 “電子材料” 1〇月，ρ·76(工業調查會，2〇〇4)中記 其詳細情形。 ^ =者，以電化學溶解除去金屬層122的情形，殘留在 私子衣置側的第1鍍膜！〇4和第1絕緣體pSR膜工Μ，必 須是非溶解性物質，考慮到該電子裝置200的焊接，第i 鍍膜104係選自金、銀、銅、錄、把、錫、姥、鉛的單體、 % 该等合金的單層體或積層體；第1絕緣體為耐焊劑或耐浐 光阻劑。 f (電子裝置用基板之製造方法） 接著，說明第3實施形態之電子裝置用基板之製造方 法。圖6所示係圖5的電子裝置用基板ι〇〇之製造方法。 首先，在帶有載體的芯基板120(圖6(a))上，如圖6(b) 所示，用網版印刷法塗布厚度15// m的以尺膜丨02。接著， 如圖6(c)所示，設置光罩1〇8，透過光罩1〇8對 照射紫外線107。接著，經由顯影製程，如圖6(d)所示， 20 1279893 - 在PSR膜102上設置期望形狀的開口 103。 接著，如圖6(e)所示，用由耐鍍藥品性電絕緣膠帶構 成的遮蔽膠帶109保護載體層121的表面後，為了形成第 1鍍膜104，將其浸潰到金電鍍液中，以芯基板丨2〇作為 陰極，在開口 103鍍金形成厚度0,5// m的第1鍍膜104。 接著，浸潰到鎳電鍍液中，在第1鍍膜104上鍍鎳形 成厚度1 // m的第2鍵膜105後，立即浸潰到金電錢液中， 如圖6(f)所示，在第2鍍膜1〇5上鍍金形成厚度〇.5#瓜的 % 第3鍍膜1〇6。最後，從帶有載體的芯基板12〇上剝下遮 蔽膠帶109後，充分水洗，再經由乾燥製程，如圖6(幻所 示，製成電子裝置用基板100。 又’因遮蔽膠帶109的使用會導致成本升高，故其改 善方法，係作為載體層121露出的情形的鍍敷方法，將材 料浸潰於鍍液中時，在聚氯乙烯板、酚醛樹脂板、及聚碳 酸酯板等上面貼合材料，或在膠帶的連續鍍敷的情形，2 著聚氯乙烯板等絕緣板的上面輸送，儘量避免鑛液繞^ (第3實施形態的效果） 依據第3實施形態，從金屬層122上剝離由 成的載體I 121時’藉由最後的除去物僅是由薄銅产爐 的金屬層122,可減輕使金屬電極面從封裝體背面 化學研磨或機械研磨作業的負荷，使作#變為極其:、 [第4實施形態；| ”各易。 接著，說明第4實施形態之電子裝置之 衣化方法。圖 21 1279893 7所不係使用圖5所示之第3實施形態之電子裝置用基板 100的電子裝置200之製造方法。 首先’準備圖7(a)所示的電子裝置用基板ι〇〇。藉由 使用晶粒接合糊將電子零件（IC晶片）2〇1黏著在該電子 裝置用基板100的PSR膜102上面，如圖7(b)所示裝載後， 利用由金線構成的接合線2〇2將電子零件2〇1的未圖示鋁 電極端子和第3鍍膜106引線接合，使其如圖7(c)所示形
成電氣連接。 接著’如圖7(d)所示，用密封樹脂2〇3被覆於電子零 件201及接合線2〇2上來進行樹脂密封，將電子零件工 和連接部保護起來避免受外部環境影響。 接著，如圖7(e)所示，從ic封裝體上剝下載體層121， 圖7(f)所不使金屬層122露出。由於厚金屬箔的載體層 21機械上使用非常小的力量剝下即可，故電子裝置背面 上將殘留與金屬電極11〇 一體化的卜―的極薄 層 122。 ^接著，對金屬層122噴射硫酸-過氧化氫混合水溶液化 學溶解除去金屬層122。金屬層122的蝕刻，如圖7⑻所 =進行至第104露出為止。該第1鑛膜1〇4亦具 雕屬層1 22的|虫刻阻止功能。如此’製成芯基板從封裝 =上除去而不存在的結構，即所謂無芯封裝體結構的電子 作為用密封樹脂203進行樹脂密封後的金屬層122的 方去，右金屬箔122為鋼箔，則可以使用氣化鐵水溶 22 1279893 液氯化鋼水溶液、硫酸-過氧化氫水溶液、硫酸_過一硫 谷/夜硫酸-過二硫酸鉀水溶液、琐酸水溶液等。 (第4實施形態的效果） 依據第4實施形態，從金屬層122上剝離由厚銅箔構 成:載體層121時，藉由最後的除去物僅是由薄鋼荡構成 的金屬層122，可減輕使金屬電極面從封裝體背面露出的 化學研磨或機械研磨作業的負荷，使作業變為極其容易。 I 又作為廢水處理容易且成本低的銅的溶解液，大多 使用I馱與過氧化氫水溶液的混合水溶液。該水溶液的銅 浴角午速度大致為5〜2〇 # 分鐘，因此，當殘留在封裝體 为面的銅箔厚度為1〜5//m的情形，能夠以1〇〜6〇秒左 右的較短處理時間就容易將其溶解除去。 又，金屬層122的除去方法，可以是本實施形態以外 的化學、電化學溶解法、機械研磨法，或將該等組合的方 法。 [第5實施形態] 圖8所示係本發明的第5實施形態之電子裝置用基板 之製造方法。本實施形態，係使用第3實施形態中說明的 帶有載體的芯基板120作為芯基板的電子裝置用基板的另 一製造方法。 首先，準備帶有載體的芯基板丨2〇。該帶有載體的芯 基板120，如圖8(a)所示，係在由具有剝離性的銅箔構成 的載體層121上形成極薄的金屬層122，其使用上述〇lin 公司的XTF。 23 •1279893 又，如圖8(b)所示，準備膠帶零件13〇 (在作為絕緣 膜的聚酿亞胺載帶13 1上’例如以12 // m的厚度塗布黏著 劑132 )作為支持基板’如圖8(c)所示，將其與帶載體的 芯基板120疊合並由一對輥15〇a、150B之間通過，用輥 層壓法使膠帶零件130和帶有載體的芯基板12〇貼合，製 成基材140，在此，使用厚度25 # m的宇部興產股份有限 公司製造的商品名“UPILEX-S”作為聚醯亞胺載帶1M， 使用巴川製紙所製造的由環氧樹脂構成的“ X系列，，作 為黏著劑132。 在本實施形態中使用具有黏著劑的聚醯亞胺載帶i3i 的理由’係因為其耐熱性和耐化學藥品性等優異。因此， 若有能夠代替的膠帶，也可以代替聚醯亞胺㈣i3i來使 基材刚具有從表層起依次為極薄㈣（金屬層: 剥離層（約100A)/載體㈣（载體層i2i:35 “m)/黏著劑i32(12/zm) /支牿其也〆 叉持基板（聚醯亞胺載帶 • 2 5 // m )的五層結構。 盘八ΓΛ由使剝離層與載體層121的密合力小於剝離層 ”五屬層122的密合力，能夠 離層與載體層⑵、或載㈣121 厂予度的剝 葡帶^ 1 與支持基板（聚醯亞胺 載Υ 13 1 )機械剝離除去。 人力# μ #机 °亥剝離層只要具有上述密 層均可。 于到離層或者是無機系剝離 再者，考慮到蝕刻的容易性 使金屬層122的厚度為 24 .1279893 V m ’且該金屬層122 不錄鋼箔、鋁及其合金箔、 癌0 的組成係選自銅及其合金箔、 鎳及其合金箔、或錫及其合金 又，如上述，雖金屬帛122的厚度最好為5#m以下， 但若支持封裝體側的強度不夠時，亦可以加厚。
臈1〇2照射紫外、線107後，經由顯影製程，如圖8(f)所示， 在PSR膜1〇2上形成期望形狀的開口 ι〇3。 接著，如圖8(g)所示，為形成第！鍍膜1〇4，將設置 接著，如圖8(d)所示，藉由網版印刷法等，在基材14〇 土屬層1 22上’例如以厚度！ 5 " m來塗布第】電絕緣層 (PSR膜102)。接著，如圖8(e)所示，透過光罩⑽向隱 有PSR« 1〇2的基材140浸潰到金電錢液中，以極薄銅箱 作為陰極，在開口 1〇3鍍金形成例如厚度〇5#m的第工 鍍膜104。 接著，浸潰到鎳電鍍液中，在第丨鍍膜1〇4上鍍鎳形 ^ 成厚度1 # m的第2鍍膜105後，立即浸潰到金電鍍液中， 在第2鐘膜105上鍍金形成厚度0·5//π1的第3鍍膜1〇6。 將其充分水洗，再經由乾燥製程，製成電子裝置用基板 100 〇 (第5實施形態的效果） 依據第5實施形態可達到下述效果。 (1)由於在帶有載體的芯基板12〇上層壓具有絕緣性和 耐熱性的聚醯亞胺載帶13 1，故基材14〇在鍍敷處理時不 需要貼合遮蔽膠帶。因此，不會有剝下遮蔽膠帶時載體層 25 1279893 1 2 1 —起被剝掉的情形。 ⑺由於載體g 121連接聚醯亞胺載帶i3i (支持基 板）’故在加工製程的輸送時成為支持體，可以提高電子 裝置用基板1〇〇的機械耐久性。又，亦可使聚酰工胺帶i3i 具有加工製程的輸送時的支持體的功能。 [第6實施形態] 圖9所示係本發明的第6實施形態，即，使用圖8所 示第5實施形態的雷早驻吳^甘， 电千表置用基板1〇〇的電子裝置2〇〇之 製造方法的製程。 首先’如圖9(a)所示 子裝置用基板100。接著 糊將電子零件（1C晶片） 定位置後，如圖9(c)所示 將電子零件201的鋁電極端子（電 線接合，使其形成電氣連接。 ，準備以圖8所示方法製作的電 ’如圖9(b)所示，使用晶粒接合 2〇1黏著在PSR膜102上面的既 ’利用由金線構成的接合線2〇2 極）和第3鏡膜1〇6 引
一起從金屬層122上剝下 接著，如圖9(d)所示，用密封樹脂2〇3被覆於電子零 件201、接合'線202及第3 _ 1〇6上來進行樹脂密封: 將屯子零件201和接合線2〇2保護起來避免受外部環境影 響。接著，如® 9⑷所示，將膠帶零件13〇和載體層^ 如圖9(f)所示使金屬層122露 在此，剝下膠帶零件 中的電子裝置用基板1 〇〇 脂203、電子零件201與
13〇和載體層121之前的圖9(d) 的層結構從表層起依次為密封樹 晶粒接合糊、或接合線202/PSR 26 1279893 膜102、或金屬電極層（第3鍍膜1〇6) /極薄鋼箱（金屬 層122) /剝離層/載體銅箔（載體層ι21) /黏著劑支 持基板(聚醯亞胺載帶131)的七層結構。其中二薄銅辖 (金屬層122) /剝離層介面的密合力為2〇N/m，相較於其 他介面的密合力1000N/m以上極小。因此，能夠正=剝掉 聚隨亞胺載帶131和載體層121和剝離層，使金屬層m (極薄銅箔）的面容易露出。 接著，對金屬層122噴射硫酸-過氧化氫混合水溶液， 化學溶解除去金屬| 122。金屬層122的餘刻，如圖9⑻ 所示，進行至封裝體背面的第i鍍膜1〇4露出為止。與第 2實施形態相同’該第i鑛膜1〇4亦具有金屬層a〗_ 刻阻止的功能。經由上述製程，製成外部連接用端子沒有 從封裝體上突出的結才冓、即所謂無芯封裝體結才籌的電 置 200 。 & 圖1〇所示係帛5實施形態的電子裳置的平面結構。該 ，子裝置200 ’在電子裝置用基板1〇〇的中央部裝載電子 零件2G1’在該電子零# 2()1的周圍設置有多個金屬電極 "〇。又’在電子零件201的周圍設置有作為電極的多個 叙電極端子2〇la’該紹電極端子2〇la和金屬電極^ 由接合線202相連接。 q (第6實施形態的效果） 依據第6實施形態可達到下述效果。 ⑴由於在較厚的帶有載體的芯基板m上進—步貼人 聚醯亞胺載帶131，故可吨高加卫基板和組裝封裝料 27 1279893 對機械應力的耐性。 (2)由於不使用遮蔽膠帶，故不僅作業簡單，且可以避 免剝除遮蔽膠帶時作為載體的較厚的銅羯也冋時被剝離的 缺陷。 [第7實施形態] (電子裝置用基板的構成）
圖1 1所示係本發明的第7實施形態之電子裝置用基 板。電子裝置用基板1〇〇具備有： 複合金屬層（複合銅箔）〗6〇，在由銅箔構成的基材金 屬層161上形成可剝離層，接著在該可剝離層上形成薄金 屬膜162 ; 膠帶零件130，在該複合金屬層ι60上利用黏著劑132 (參考圖12)來貼合； 财焊光阻劑（PSR)膜102，係在金屬層ι61上形成既 定圖案並作為第1電絕緣層； 第1鍍膜104，係設置在形成於PSR膜1〇2的既定位 置的開口 10 3内； 第2鍍膜105，係設置在第1鍍膜1〇4上；以及 第3鍍膜106，係設置在第2鍍膜105上。 從容易取得、成本、導電性高、及在最終製程的除去 性等特點考慮，金屬層1 61雖以銅箔最為適合，但亦也可 以是不銹剛箱、鋁或其合金箔、鎳或其合金箔、或锡或其 合金箔。 又，複合金屬層160由於在輸送與加工時需要機械耐 28 1279893 久性，故其厚度必須在20 子震置時，最後需要除去全屬芦16二 當用於電 而受I示舌至屬層161，此時，若金屬層161 乂予貝1 T官是化學溶解法還是機械研磨法都需要較長的 外理時間。為了解決該問題’可用PSR膜102補強，又為 ;咸少溶解或研磨所需的時間，金屬層161例如使用厚度為 心的銅箱，以謀求機械财久性和除去作業時間的縮短。 冑1G2係使用有機光阻膜，例如非溶解性的耐焊
劑或耐焊光阻劑。 八弟1鍍膜UM，對於使用焊接的安裝來說，適合用鑛 至、鑛銀、鍍把、鍵錄、鍍錫、焊料鍍層等。又，用異向 性導電膜（ACF)、異向性導電糊（Acp)、非導電膜⑽㈠、 非導電糊（NCP)等壓接進行安穿的主 ^ 叮文衣的丨月形，弟1鍍膜104 適合用金、銀、鈀、鎳等。 弟2錢膜1 〇 5，係當作p方+ ψ曰座、L丄 下防止知枓中的錫朝向金等擴散 的阻障層，其材料使用鎳或鋼。 .^ ^ n \⑺具/予度，在鎳的情形最好 為3/zm以上，在銅的情形最好為5私瓜以上。 接著說明其理由。製成封震體後在封裝體背面上露出 的第1錄膜1G4從容易組裝的角度考慮最好為鑛金。但是， 金與錫的熱擴散速度極快，在焊接時立即就會擴散消失。 因此’若第2鑛膜⑽不具有錫的擴散阻障層的作用，錫 就會熱擴散到第2鍍膜且到達第3 _ 1〇6,其結果，嚴 重汙損弓丨線接合部。即，第2制⑼必須具有防止組裝 時的錫的熱擴散的厚度。 第 2鍍膜105所需的厚度係根據各 種金屬對熔融焊料 29 1279893 解速度（擴散速度）來決定。作為封裝體的焊接組裝 性此’要求具有在26(rc的焊料浴中浸潰ι〇秒並反覆三次 2上的再流平試驗耐久性。即，對焊料㈣累積浸潰時間 為3〇秒以上。在此，由於26〇t：中錫對錄的擴散速度為㈣丄 焊接的基礎與應用》， :年，工業調查會），故浸潰30秒時擴散的厚度計算 為A右’但由於薄的鍍臈針孔較 Γ擴散阻障膜的作用，故為了形成針孔較少的膜必須： 3 // m。 n 文 适擇銅作為第2鍍膜的情形，2 6 〇。广士 μ 产Α Λ〗/ ㈣26〇C中錫對銅的擴散速 ：左右（參考上述文獻）。因此，浸潰30秒 斷?::厚度計算上為3…右。因此，考慮安全性列 断取好要5 // m以上。 〜 的再的第2鍍層的厚度，係根據要求 改變。例如，若要耐受6次·。C、10 情二：試驗’則在録的情形為3…P可，但在鋼的 h形則需要10 // m左右。 7 第3鑛膜1G6係為了與電子零件的電 而設置，其材料可以❹金、銀、 4電孔連接 金凸塊或谭料凸塊的電子零 ±曰又’將已形成有 需要金H及烊㈣㈣。'“片連接的情形， . 第2鍍膜105使用鍍銅層的情形，為了防止铜6 -表面熱擴散，最好在銅上鑛 ：：止：向 錫、鈀等。 工右，再轭加金、 30 110, •1279893 將第1至第 該金屬電極11 〇 3鍍膜104〜106組合，構成金屬電極 成為電子裝置中的配線圖案。 圖 造方法 12所不係本發明的實施形態之電子裝置用基板之製 百先’如圖12(a)所示，準備複合金屬層（複合銅幻 160、（例如在厚度18//m’由壓延銅箱構成的金屬層161上 Φ成可剝離層’接著，在該可剝離層上形成由極薄銅箱構 成的金屬膜162)。可以使用〇LIN公司的“Copper B〇nd Extra ThlnFoil(XTF)”等作為該複合金屬層⑽。 /該複合銅箱稱為帶有載體的銅箱。帶有載體的芯基板， 係-基材（為了提供薄金屬帛（多數情況為銅箱），在Μ // m以上的厚金屬箔（多數情況為鋼箔）載體層上，形成 能夠在後續呈中剝離的具有較弱！占¥性的剝離層後，用 電解法形成薄金屬箔）。 再者，作為帶有載體的金屬箔，除上述〇LIN公司的 ‘‘ Copper Bond Extra Thin Foil”以外，還有三井金屬礦業 股份有限公司的商品名“ Micro Thin，，等。後者為剝離層 使用有機系剝離層的基材，其他構成則與前者相同。兩者 均旎夠以20N/m左右的較小的力量，剝離表層的金屬層丄22 (極薄銅箔）和基底的厚載體層121，尤其，由於前者基 材具有無機系剝離層，故即使加熱超過4〇〇〇c後，亦具有 各易剝離的特徵。具有有機系剝離層的帶有載體的極薄銅 箔的缺點，係與無機系剝離層的材料相比，其耐熱溫度低 達230°C左右。 31 1279893 又’如圖12(b)所示，準備在聚酰工胺帶131上塗布有 黏著劑132的膠帶零件13〇。在此，使用厚度25//m的宇 部興產製造的“UPILEX-S”作為聚醯亞胺載帶131，使用 巴川製紙所製造的“X系列，，作為黏著劑132。 接著，使聚醯亞胺載帶131與複合金屬層16〇呈相對 向黏著劑132與金屬層162呈相對向的狀態下，如圖12(c) 所示，使用親層壓法將其貼合而製作基材i 4〇。據此，基 材140形成從表層起依次為壓延銅箔（金屬層i6i : 18〆㈤） /剝離層（約H)〇 A) /極薄銅箱（3//m) /黏著劑132 (12 /支持基板（聚醯亞胺載帶131 : 25//m)的五層結 構。 八接著，如圖12(d)所示，使用網版印刷法在基材14〇的 至屬層161上以厚度15//m塗布第i電絕緣層（膜 1〇2)。接著，如圖12⑷所示，透過光罩1〇8向psR膜 照射紫外、線107,再經由顯影製程，如目12⑺所示，在psR 膜102上設置期望形狀的開口 1 〇3。 …接者’為了形成第1鑛膜104 ’將圖12(f)狀態的基板 浸潰到金電鍍液中，以極薄銅箔作為陰極，如目12⑷所 不’在開〇 103上鍍金形成例如厚度〇·5"㈤的第^鍍膜 104。 ^者’如® 12(h)所示，浸潰到錄電鑛液中，在第】鑛 膜1〇4上鍍鎳形成厚度5心的第2鍍膜105後，立即浸 潰到金電鑛液令’在第2鍍膜1〇5上鍍金形成厚度…爪 的弟3鍍膜106。接著，充分水洗，經由乾燥製程，製成 32 1279893 • 電子裝置用基板100。 ， （第7實施形態的效果） 依據第7實施形態可達到下述效果。 (1)由於在複合金屬層160上層壓具有絕緣性和耐熱性 的聚醯亞胺載帶131，故鍍敷處理時基材140不需要貼合 遮蔽膠π。據此，可以防止在剝掉遮蔽膠帶時金屬膜1Μ 也一起被剝掉。 | (2)若在複合金屬層160的金屬膜162上貼合支持基板 (^零# 13G)，則能夠保持厚金屬€ 161和聚酿亞胺 載π 131之間的厚度均衡，使聚醯亞胺載帶的剝掉除去能 夠極順利進行。 L罘S貫施形態] 圖13所示係本發明的第7實施形態之電子裝置用基板 的電子裝置之製造方法。
“首先，在圖13(a)所示的電子裝置用基板1〇〇的psR $ 1〇2上的岐位置，如圖u(b)所示，使用晶粒 I電子零件日日日片）加。接著，利用由金線構成的 妾5線202將電子零件2〇1的產呂電極 :?。的第3鑛膜1〇…接合，如圖u⑷所 成電氣連接。 接著’用密封樹脂203被覆於電子零件2G1、接合線2〇2 電弟3鍍膜1〇6上來進行樹脂密封，如圖13⑷所示，將 :子零# 2G1和連接部保護起來避免受外部環境影響。接 ’如圖u⑷所示，將膠帶零件13〇和金屬層162 一起從 33 1279893 金屬層161上剝下，使金屬層ι61露出。 圖13⑷狀態下的層結構形成從表層起依次為密封樹脂 203、電子零件201與晶粒接合糊、或接合線2〇2 (金線） /PSR膜102、或第3鍵膜106/壓延銅箱（金屬層161 ) /剝 離層/極薄銅猪（金屬膜162) /黏著劑132/支持基板（聚酿 亞胺載帶131)的七層結構。其中’麼延銅箱（金屬層i6i) /剝離層介面的密合力為20N/m，相較於其他介面的密合力 1〇〇〇N/m以上極小。因此，能夠正確剝下聚醯亞胺載帶i3i 和金屬膜162和剝離層，使金屬層161 (壓延銅羯）的面 露出。 接者，對金屬層161噴射硫酸_過氧化氫混合水溶液， 化學溶解除去金屬層161。該金屬層161的蝕刻，如圖n(g) 所示，至第i鍍膜104露出為止。與帛2實施形態相 同’第1鑛膜104亦具有金屬層161的蝕刻阻止的功能。 I由上述製程，製成芯基板從封裝體上除去而不存在的結 構’即所谓的無芯封裝體結構的電子裝置·。該實施形 悲的電子裝置200的平面結構如圖i〇所示。 (第8實施形態的效果） 依據第8貫施形態，可達到下述效果。 (1) 與第5實施形態同樣，由於在複合金屬層16〇上進 一步貼合具有耐熱性的膠帶零件13〇,故可以提高加工基 板和組裝封裝體時對熱、機械應力的耐性。 (2) 在由絕緣性物質（施加於較厚的壓延銅箔面上）構 成的開口内進行鍍敷處理時，由於在金屬膜1 上事先貼 34 1279893 合了聚醯亞胺載帶131，故不需要貼合遮蔽膠帶，因此不 僅作業簡I，而且可以防止剝掉遮蔽膠帶時極薄銅箱也同 時被剝離。 (3)可保持複合金屬層16〇和膠帶零件13〇之間的厚度 均衡，使聚醯亞胺載帶13丨的剝掉除去能夠極順利進行。 ⑷封裝體下面的鍵金電極在焊接金時，錫會瞬間执擴 散’但由於鍍層結構中在中間形成3〜乂上的鍍鎳膜:、 故中間層的鎳具有多次焊接時的錫擴散阻障層的功能。3 # m以上的鎳鍍層，即使進行至少7次260t、30秒的再 流平試驗’錫也不會擴散到錄中並到達最表面，故引線接 合部不會受損。 々々又，在第8實施形態中，雖使用厚度18/ζηι的壓延銅 =作為金屬層161，但亦可以是電解㈣或其他種類的銅 1。再者，若使用厚度更薄的金屬羯，則能夠減輕化學溶 解或機械研磨中的除去作業的負荷。 [第9實施形態] 上述形態的電鑛電極結構，係從相當於封裝體背面的 組裝用電極的最下層起依次為金/鎳/金的三層結構，作梦 =取代錄的形態亦可行。此情形，由於銅與錫的擴散逹: :鎳的10倍以上’故作為錫的擴散阻障層所需的厚度 將加厚。 使用銅作為第2鍍膜的恃犯AA每》/ , 一 溉胰的h形的貫施例，其製造方法盥 弟7實施形態大致相同。即經由目12⑷〜⑺的製程，： 以可剝離銅猪為基底的帶基板上用PSR設置開口。 35 1279893 接著，為了形&楚，^ 、 战弟1鍍膜104，將圖12(f)狀態的基板 一 T 以極溥銅箔作為陰極，如圖12(g)所 在開1〇3鑛金形成例如厚度0.5// m的第1鐘膜1〇4。 、接著’浸漬到銅電鍍液中，在第i鍍膜HM上鍍鋼形 成厚度1 0 // m的篦9g ! A, / 咏 弟2鍍膜105後，浸潰到鎳電鍍液中，在 弟一鑛膜105上鑛錄形士、 又螺I成厗度的第3鍍膜1〇6，立即 浸潰到金電鍍液中，舻+ 锻孟形成厚度〇.5//m的第4鍍膜 1 06接著’充分水洗，經由乾燥製程，製成電子裝置用 P 基板100。 圖14中所示係本構成的鍍膜的概要圖。即，本實施例 的艘層、、、口構;k相當於封裝體背面的組裝用電極的最下層開 始依夂為金（0.5# m) /銅（10// m) /鎳（i # m) /金（〇·5 V m)的四層結構。 (第9實施形態的效果） 本貫施形態的效果，除第7實施形態的效果（1)、（2)以 外，由於配線的大部分由鍍銅形成，故導電性和導熱性高， _ 配線的傳導特性優異。 使用第9實施形態的帶基板的電子零件的組裝製程及 其效果與第8實施形態相同。 [其他實施形態] 又’本發明並不限於上述各實施形態，在不脫離或改 :本發明技術構思的範圍内可以進行各種變形。 在上述各實施形態中，金屬電極Π 〇上也可以連接焊 球。再者，第3焊接膜106和電子零件201的電氣連接， 36 1279893 也可以使用焊料凸塊來連接以取代引線接合。 在上述各實施形態中，係以引線接合型封裝體的焊接 、、且農為鈾k，來表示金/鎳/金三層結構的金屬電極11 〇，作 電子零件20 1的組裝法、尤其是零件與基板的電氣連接方 法及組裝後的零件的印刷電路板上的組裝方法，可自由組 合適當種類和厚度。 又，在上述各實施形態中，也可以在第丨焊接膜工料 上安裝焊料凸塊，製成所謂BGA (Ball Grid Array)結構 的電子裝置用基板100或電子裝置2〇〇。又，電子裝置2㈧ 的電子零件201的電極和金屬電極11〇的電氣連接，可以 是將電子零件2(H的背面連接到電子裝置用基⑽後， 利=金屬細線來連接的引線接合法；或者，也可以是在電 子令件上連接凸塊後，在電子梦署其 牡电于衷置用基板100上透過凸塊 來連接的倒裝晶片法。
壯^ ’在上述實施形態中，所示係在一個電子裝置扇 衣載的電子零件201為-個的例子，但也可以是裝載多 個零件的所謂多晶片封裝體。 丹有在早位區域將多個雷 子零件載置到陣列上，一叔
Ml 起用树脂密封後，利用切判箄分 割成相當於單位零件的晶粒 ^寻刀 明。 π电千衣置也可以適用於本發 晶片以外， 微機電系統 晶片的例子 又’在上述實施形態中，電子零件除了 IC 即使是電容器、電感器、電晶體、二極體、 (MEMS )、濾波器等功能 卞//此冬件，也可以與ic 同樣適用於本發明。 37 1279893 - 【圖式簡單說明】 圖1所不係本發明的第1實施形態之電子裝置用基板 的截面圖。 圖2所示係圖1的電子裝置用基板之製造方法的製程 圖。 圖3所不係本發明的第2實施形態之電子裝置的截面 圖。 圖4所示係圖3的電子裝置之製造方法的製程圖。 • ® 5所示係本發明的第3實施形態之電子裝置用基板 的截面圖。 圖6所不係圖5的電子裝置用基板之製造方法的製程 圖。 圖7所示係使用圖5所示之第3實施形態之電子裝置 用基板的電子Μ之製造方法的製程圖。 圖8所不係本發明的第5實施形態之電子裝置用 % 之製造方法的製程圖。 方回 所示係本發明的第6實施形態之電子裝置之製造 音的製程圖。 、 圖 10 俯規圖 所示係第6實施形態之電子裝置的平面結構的 _ 11 — 板的A 所示係本發明的第7實施形態之電子裝置用美 W栽面圖。 丞 板< ^、1 2所不係本發明的第7實施形態之電子裝置用基 衣造方法的製程圖。 38 1279893 Θ 所示係使用本發明的第$實施形態之電子裝置 用基板的電子裝置之製造方法的製程圖。 、 圖14所不係本發明的第9實施形態之電子裝置用基 板的概要的截面圖。 土 八b電子零件裝載面的俯視圖
圖15所示係以往的電子裝置，0)係 圖16所不係無芯電子裝置的結構的截面圖。 圖17所示係圖16的盔拭雷工壯职 L 士、丄 圖。 “、、#^電子裝置之製造方法的製程 圖18所“ ® 17的轉印膜的構成的截面圖。 【主要元件符號說明】
1 電子裝置 2 配線基板 3 貫通孔 4 晶粒塾 5 配線圖案 5a 金屬電極 5b 内部連接端子 6 電子零件 6a 端子 7 外部電極用塾 8 外部連接端子 9 接合線 10 後、封樹脂 39 1279893
20 無芯封裝體 21 轉印膜 22 黏著劑 23 功能性鍍層 100 電子裝置用基板 101 芯基板 102 PSR膜 103 開口 104 第1鍍膜 105 第2鍍膜 106 第3鍍膜 1065 第4鍍膜 107 紫外線 108 光罩 109 遮蔽膠帶 110 金屬電極 120 帶有載體的芯基板 121 載體層 122 金屬層 130 膠帶零件 131 聚醯亞胺載帶 132 黏著劑 140 基材 150A、150B 輥 40 •1279893
160 複合金屬層 161 金屬層 162 金屬膜 200 電子裝置 201 電子零件 201a 鋁電極端子 202 接合線 203 密封樹脂 204 1C封裝體
41

Claims (1)

1279893 十、申請專利範圍： 卜一種電子裝㈣基板，其特徵在於 薄板狀的芯基板； :屬電極’係設置在該芯基板上並與待組裝的電子零 件的電極形成電氣連接；以及 1Z 1層’係供裝載該電子零件且設置成填滿該金屬 弘極周圍。 2其如中請專利範圍第i項之電子裝置用基板，其中， ΓΓΐ板係選自㈣、不錄鋼m其合金n、錄或其 3 ^自、錫或其合金箱中的任一種。 該/其.广巾請專利範圍第1項之電子裝置用基板，其甲， .,^ 口戟體層、形成於該載體層上的 ;呙s 、以及形成於該剝离隹； 要如 P層上的金屬層，且該金屬層配 1在該電絕緣層側。 42 1 ·如申請專利範圍笫1 5 呤入s a ㈣弟3項之電子裝置用基板，其中， =屬層與該載體層（隔著該剝離層）的黏著力，小於該金 屬層與該電絕緣層的黏著力。 5. 如中請專利範圍第3項之電子裝置用基板，其中， 邊剝離層為有機系剝離層或無機系剝離層。 6. 如中請專利範圍第3項之電子褒置用基板，其中， =層係：自銅及其合金羯、不鱗鋼羯、銘及其合金箱、 ’、合金箔、錫及其合金箔中的任—種。 7. 如中請專利範圍第i項之電子裝置用基板，其中， ^心基板上貼合有支持基板。 1279893 1 8·如中請專利範圍第7項之電子裝置用基板，其令， 忒支持基板係具有黏著劑的絕緣膜。 9·如申請專利範圍第1項之電子裝置用基板，其_， 該電絕緣層係耐焊劑或耐焊光阻劑。 1 〇如申凊專利範圍帛i項之電子裝置用基板，其中， 該金屬電極係選自金、銀、銅、鎳、把、錫、姥、始的單 體、該等合金的單層體或積層體。 111如申睛專利範圍第1項之電子裝置用基板，其中， 該金屬電極，至少具有5…上的銅或其合金鍍層，或3 以上的鎳或其合金鍍層。 12 一種電子裝置用基板之製造方法，其特徵在於， 係包括· 第1製程’係在金屬製的芯基板的單面上形成電絕緣 層；
第2製程，係在該電絕緣層上形成開口部；以及 第3製程，係在該開口部形成金屬電極。 1 3 ·如申請專利範圍第12項之電子裝置用基板之製 造方法’其中，該芯基板係使用由載體層、剝離層和金屬 層所積層而成的複合基材。 14 ·如申請專利範圍第1 2項之電子裝置用基板之製 造方法’其中，該芯基板係使用由載體層、剝離層和金屬 層所積層而成的複合基材，並使該複合基材與支持基板一 體化。 1 5 ·如申請專利範圍第14項之電子裝置用基板之製 43 1279893 其中，該支持基板係具有黏著劑的絕緣膜。 如申請專利範圍第12項之電子裝置用基板之製 其中，該電絕緣層藉由塗布或壓接來結合在該怎 如申請專利範圍第12項之電子萝罟 造方法，士 电于衣置用基板之製 具中，該電絕緣層係耐焊劑或耐焊光阻劑。
如申請專利範圍第12項之電子穿詈 造方法，* 私丁衣置用基板之製 /、中，该芯基板係選自銅箔、不錢_ 人冬纥从 个瑪綱泊、鋁或其 ° / 、桌或其合金箔、錫或其合金箔中的任一種。 19 ·—種電子裝置，其特徵在於，係具備： 電子零件，其具備有至少一個的外部連接用電極. 個的金屬電極，用來裝載該電子零件並與該電 =氣連接’且在該電子零件周圍的電絕緣層内以貫 ，、尽度方向的方式形成；以及 絕緣性被覆材，係被覆於該電子零件和該金屬電極的
造方法 16 造方法 基板上 表面。 20 · —種電子裝置，其具備有： 電子零件； 金屬電極，係設置在與該電子零件的電極形成電氣連 接的區域；以及 立絕緣性被覆材，係被覆於該電子零件並在表面上的一 部分區域具有該金屬電極；其特徵在於： 在該絕緣性被覆材的表面的該全屬雪4 々至屬電極周圍具備有電 絕緣層。 44 1279893 21 .如申請專利範圍第19項或第2〇項之 其中，該金屬電極上連接焊球。 衣 22 .如申請專利範圍第丨9項或第20項之電子妒置， 其中，該金屬電極藉由金屬細線來與二’ 形成電氣連接。 束子零件的該電極 20之電子裝置，其 件的該電極形成電 23 ·如申請專利範圍第19項或第 中’该金屬電極藉由凸塊來與該電子零 氣連接。 ^ ?里¥子裝置之製造方法’其特徵在於，係具備： 弟1製程，係在芯基板上具備有電絕緣層與至少一個 的金屬《(在該電絕緣層上以貫通其厚度方向的方式形 成）的電子叙置用基板上，裝載電子零件； 第2製程，係將該電子零件的既定電極和該 形成電氣連接； 第3製程，係用絕緣性被覆材至少被覆該電子零件和 该金屬電極的電氣連接部；以及 第4製程，係從該電子裝置用基板上除去該芯基板。 乃二如申請專利範圍第24項之電子裝置之製造方法， 〃、中孩第4衣私，係藉由化學溶解、電化學溶解、機械研 磨、或該等的組合來除去該芯基板。 26二如申請專利範圍第24項之電子裝置之製造方法， ^中σ亥第4衣釭，當該芯基板為中間插設剝離層的多層構 1 k係將表面側從該剝離層的面上剝下後，藉由化學溶 2、電化學溶解、機械研磨或該等的組合來除去殘留在該 兒絕緣層上的該芯基板背面側的金屬層。 45
TW094146106A 2005-03-17 2005-12-23 Substrate for electronic device, its manufacturing method, electronic device and its manufacturing method TWI279893B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005076674 2005-03-17
JP2005290463A JP5001542B2 (ja) 2005-03-17 2005-10-03 電子装置用基板およびその製造方法、ならびに電子装置の製造方法

Publications (2)

Publication Number Publication Date
TW200635000A TW200635000A (en) 2006-10-01
TWI279893B true TWI279893B (en) 2007-04-21

Family

ID=36942468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094146106A TWI279893B (en) 2005-03-17 2005-12-23 Substrate for electronic device, its manufacturing method, electronic device and its manufacturing method

Country Status (7)

Country Link
US (3) US20060225918A1 (zh)
JP (1) JP5001542B2 (zh)
KR (1) KR100800251B1 (zh)
DE (1) DE102006012322A1 (zh)
FR (1) FR2883415A1 (zh)
IT (1) ITMI20060484A1 (zh)
TW (1) TWI279893B (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
KR100835720B1 (ko) 2006-12-04 2008-06-05 삼성전기주식회사 이미지센서 모듈 및 이를 이용한 카메라 모듈
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
CN101821431B (zh) 2007-07-06 2012-02-15 第一电子工业株式会社 连接器制造方法和通过该方法制造的连接器
JP5034913B2 (ja) * 2007-12-07 2012-09-26 住友金属鉱山株式会社 半導体装置製造用基板とその製造方法
WO2009081929A1 (ja) * 2007-12-26 2009-07-02 Fujikura Ltd. 実装基板及びその製造方法
US8367304B2 (en) 2008-06-08 2013-02-05 Apple Inc. Techniques for marking product housings
JP5320863B2 (ja) * 2008-07-02 2013-10-23 オムロン株式会社 電子部品
JP5429169B2 (ja) * 2008-08-06 2014-02-26 日立化成株式会社 Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた基板の研磨方法
JP2010056269A (ja) * 2008-08-28 2010-03-11 Nec Tokin Corp 固体電解コンデンサ
JP2010123703A (ja) * 2008-11-19 2010-06-03 Furukawa Electric Co Ltd:The キャリア付きプリント配線基板およびその製造方法
TWM356216U (en) * 2008-12-12 2009-05-01 Kun Yuan Technology Co Ltd Memory chip packaging module
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
WO2010112983A1 (en) * 2009-03-31 2010-10-07 Stmicroelectronics (Grenoble 2) Sas Wire-bonded semiconductor package with a coated wire
JP2010258311A (ja) * 2009-04-27 2010-11-11 Furukawa Electric Co Ltd:The プリント配線基板の製造方法
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
US9173336B2 (en) 2009-05-19 2015-10-27 Apple Inc. Techniques for marking product housings
JP5120342B2 (ja) 2009-06-18 2013-01-16 ソニー株式会社 半導体パッケージの製造方法
WO2011007588A1 (ja) 2009-07-16 2011-01-20 日立化成工業株式会社 パラジウム研磨用ｃｍｐ研磨液及び研磨方法
US8663806B2 (en) 2009-08-25 2014-03-04 Apple Inc. Techniques for marking a substrate using a physical vapor deposition material
JP5463812B2 (ja) 2009-09-10 2014-04-09 ソニー株式会社 半導体装置および通信装置
WO2011034137A1 (ja) * 2009-09-16 2011-03-24 株式会社村田製作所 電子部品内蔵モジュール
US10071583B2 (en) 2009-10-16 2018-09-11 Apple Inc. Marking of product housings
US9845546B2 (en) 2009-10-16 2017-12-19 Apple Inc. Sub-surface marking of product housings
US8809733B2 (en) 2009-10-16 2014-08-19 Apple Inc. Sub-surface marking of product housings
JP5636184B2 (ja) * 2009-11-19 2014-12-03 日立マクセル株式会社 半導体装置、半導体装置用基板及びこれらの製造方法
US8194400B2 (en) * 2009-12-11 2012-06-05 Kabushiki Kaisha Toshiba Electronic device
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2378550A1 (en) * 2010-04-14 2011-10-19 Nxp B.V. Leadless IC package and manufacturing method thereof
US8703546B2 (en) * 2010-05-20 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Activation treatments in plating processes
JP5333353B2 (ja) * 2010-06-14 2013-11-06 住友金属鉱山株式会社 半導体素子搭載用基板及びその製造方法
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US20120077054A1 (en) * 2010-09-25 2012-03-29 Tao Wu Electrolytic gold or gold palladium surface finish application in coreless substrate processing
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
WO2012108469A1 (ja) * 2011-02-08 2012-08-16 ローム株式会社 半導体装置および半導体装置の製造方法
US20120248001A1 (en) 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US9280183B2 (en) * 2011-04-01 2016-03-08 Apple Inc. Advanced techniques for bonding metal to plastic
TW201248745A (en) * 2011-05-20 2012-12-01 Subtron Technology Co Ltd Package structure and manufacturing method thereof
JP5403435B2 (ja) * 2011-09-09 2014-01-29 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
TW201351515A (zh) * 2012-06-07 2013-12-16 Subtron Technology Co Ltd 封裝載板及其製作方法
US10071584B2 (en) 2012-07-09 2018-09-11 Apple Inc. Process for creating sub-surface marking on plastic parts
TW201405590A (zh) * 2012-07-25 2014-02-01 Benq Materials Corp 異方性導電膜
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9434197B2 (en) 2013-06-18 2016-09-06 Apple Inc. Laser engraved reflective surface structures
US9314871B2 (en) 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
JP5807815B2 (ja) * 2013-11-01 2015-11-10 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
DE102014000126A1 (de) * 2014-01-13 2015-07-16 Auto-Kabel Management Gmbh Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
JP6031059B2 (ja) 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP6031060B2 (ja) 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
DE102014214057A1 (de) * 2014-07-18 2016-01-21 Zf Friedrichshafen Ag Elektronische Getriebesteuerungseinrichtung und Verfahren zum Herstellen derselben
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002843B2 (en) 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
JP6380805B2 (ja) * 2015-04-07 2018-08-29 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及びそれらの製造方法
KR101944783B1 (ko) * 2017-01-16 2019-04-18 일진머티리얼즈 주식회사 캐리어박 부착 극박동박
CN107146774A (zh) * 2017-04-19 2017-09-08 深圳市环基实业有限公司 一种ic封装用载板及其封装工艺
DE102017210894A1 (de) * 2017-06-28 2019-01-03 Robert Bosch Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
US11075435B2 (en) 2018-10-25 2021-07-27 International Business Machines Corporation Electroplating of niobium titanium
CN113474853B (zh) * 2019-02-27 2023-04-04 住友电工印刷电路株式会社 印刷配线板及印刷配线板的制造方法
US11735802B2 (en) * 2020-04-27 2023-08-22 International Business Machines Corporation Electroplated metal layer on a niobium-titanium substrate
JP7132298B2 (ja) * 2020-09-18 2022-09-06 マクセル株式会社 半導体装置用基板、半導体装置の製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781020B2 (ja) 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
JP2840316B2 (ja) 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JP2624068B2 (ja) * 1991-12-12 1997-06-25 日立化成工業株式会社 プリント配線板の製造法
EP0723387A1 (en) * 1995-01-19 1996-07-24 Digital Equipment Corporation Soldermask gasketing of printed wiring board surface mount pads
JPH09252014A (ja) 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
KR19980020727A (ko) * 1996-09-11 1998-06-25 김광호 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US7270867B1 (en) * 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US7226811B1 (en) * 1998-06-10 2007-06-05 Asat Ltd. Process for fabricating a leadless plastic chip carrier
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US7271032B1 (en) * 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6569543B2 (en) * 2001-02-15 2003-05-27 Olin Corporation Copper foil with low profile bond enahncement
US6346335B1 (en) 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
JP3626075B2 (ja) 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP2002158313A (ja) * 2000-09-08 2002-05-31 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
JP4002736B2 (ja) * 2001-03-21 2007-11-07 株式会社巴川製紙所 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP4627957B2 (ja) * 2002-05-29 2011-02-09 日立化成工業株式会社 半導体装置の製造方法及び積層型半導体装置
JP4245370B2 (ja) * 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
JP2005005435A (ja) * 2003-06-11 2005-01-06 Sony Corp 実装基板及びその製造方法
JP4397653B2 (ja) * 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
US7132158B2 (en) * 2003-10-22 2006-11-07 Olin Corporation Support layer for thin copper foil
US7144517B1 (en) * 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
JP5001542B2 (ja) 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法

Also Published As

Publication number Publication date
US20090211796A1 (en) 2009-08-27
FR2883415A1 (fr) 2006-09-22
KR20060101348A (ko) 2006-09-22
KR100800251B1 (ko) 2008-02-01
US20080201943A1 (en) 2008-08-28
ITMI20060484A1 (it) 2006-09-18
DE102006012322A1 (de) 2006-10-05
JP5001542B2 (ja) 2012-08-15
JP2006295114A (ja) 2006-10-26
US8230591B2 (en) 2012-07-31
US20060225918A1 (en) 2006-10-12
US8101864B2 (en) 2012-01-24
TW200635000A (en) 2006-10-01

Similar Documents

Publication Publication Date Title
TWI279893B (en) Substrate for electronic device, its manufacturing method, electronic device and its manufacturing method
JP5113346B2 (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
TWI229435B (en) Manufacture of semiconductor device
TWI333404B (zh)
TWI373999B (zh)
JP5896200B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
TWI275144B (en) Method of manufacturing semiconductor device
TW200303604A (en) Semiconductor device and method of manufacturing the same
TW201010552A (en) Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
TWI226092B (en) Method for making a circuit device
TW200931548A (en) Method for manufacturing a substrate for mounting a semiconductor element
TW201637140A (zh) 配線基板積層體及使用其之半導體裝置的製造方法
WO2012121373A1 (ja) 半導体素子搭載用パッケージ基板の製造方法、半導体素子搭載用パッケージ基板及び半導体パッケージ
TW200908264A (en) Package substrate having electrical connection structure and method for fabricating the same
JP2012216824A (ja) 半導体素子搭載用パッケージ基板の製造方法
TW201115656A (en) Method of forming package structure
CN100481403C (zh) 电子装置用基板及其制造方法以及电子装置制造方法
TWI305127B (en) Circuit board structure capable of performing electrica tests and fabrication method thereof
TW502350B (en) BGA type semiconductor device having a solder-flow damping/stopping pattern
TWI351749B (en) Packaging substrate and method for menufacturing t
TW200810647A (en) Method for manufacturing printed wiring board
JP2018204066A (ja) 電極形成方法及び半導体素子電極構造
WO2016200157A1 (ko) 범프 구조체의 제조방법
JP2018010931A (ja) 配線基板及びその製造方法
JP4006409B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees