FR2883415A1 - Substrat de dispositif electronique, dispositif electronique et leurs procedes de fabrication - Google Patents

Substrat de dispositif electronique, dispositif electronique et leurs procedes de fabrication Download PDF

Info

Publication number
FR2883415A1
FR2883415A1 FR0650937A FR0650937A FR2883415A1 FR 2883415 A1 FR2883415 A1 FR 2883415A1 FR 0650937 A FR0650937 A FR 0650937A FR 0650937 A FR0650937 A FR 0650937A FR 2883415 A1 FR2883415 A1 FR 2883415A1
Authority
FR
France
Prior art keywords
electronic device
substrate
layer
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0650937A
Other languages
English (en)
Inventor
Akira Chinda
Nobuaki Miyamoto
Koki Hirasawa
Kenji Uchida
Mamoru Mita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Hitachi Cable Ltd
Original Assignee
NEC Electronics Corp
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, Hitachi Cable Ltd filed Critical NEC Electronics Corp
Publication of FR2883415A1 publication Critical patent/FR2883415A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00—Washing or rinsing machines for crockery or tableware
    • A47L15/42—Details
    • A47L15/4214—Water supply, recirculation or discharge arrangements; Devices therefor
    • A47L15/4217—Fittings for water supply, e.g. valves or plumbing means to connect to cold or warm water lines, aquastops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L2501/00—Output in controlling method of washing or rinsing machines for crockery or tableware, i.e. quantities or components controlled, or actions performed by the controlling device executing the controlling method
    • A47L2501/01—Water supply, e.g. opening or closure of the water inlet valve
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Un substrat (100) pour dispositif électronique est doté d'un substrat (101) de partie centrale du type plaque mince ; une électrode métallique placée sur le substrat de la partie centrale est électriquement connectée à une électrode d'un composant électronique devant être mis sous boîtier ; et une couche d'isolation électrique sur laquelle est monté le composant électronique et qui est disposée de façon à entourer l'électrode métallique.

Description

La présente invention concerne un substrat de dispositif électronique et
son procédé de fabrication, ainsi qu'un dispositif électronique et son procédé de fabrication. Plus spécialement, elle concerne un substrat de dispositif électronique et son procédé de
fabrication ainsi qu'un dispositif électronique et son procédé de fabrication qui sont en mesure de permettre la libération d'un substrat âme vis-à-vis du côté d'un substrat de dispositif électronique avec une force faible, de réduire la charge de la dissolution chimique ou électrochimique, ou le meulage mécanique visant à exposer une surface de borne à une surface inférieure, et de réduire la taille.
Les figures 1A et 1B sont respectivement une vue en section droite de face et une vue en plan montrant la surface de montage de composants électroniques d'un dispositif électronique classique. Ce dispositif électronique 1 comprend une carte de câblage 2 possédant des trous traversants 3, un plot de puce 4 placé sur la carte de câblage 2, plusieurs motifs de câblage 5 ayant chacun une électrode métallique 5a et une borne de connexion interne 5b à ses deux extrémités et étant disposé sur la carte de câblage 2, un composant électronique 6 monté sur le plot de puce 4 par soudage au moyen d'une pâte conductrice, plusieurs plots d'électrodes externes 7 connectés aux extrémités inférieures respectives des trous traversants 3 et placés dans la surface inférieure de la carte de câblage 2, des bornes de connexion externes en forme de billes 8 respectivement prévues pour les plots d'électrodes externes 7, des fils de liaison métalliques 9 connectant des bornes 6a du composant électronique 6 et la borne de connexion interne 5b, et une résine de scellement 10 placée au niveau de la surface supérieure de la carte de câblage 2 servant à recouvrir le composant électronique 6 et les fils de liaison 9.
La carte de câblage 2 fait usage d'une résine d'époxy et de verre, d'une bande de polyimide, etc. Les trous traversants 3 comprennent un corps conducteur destiné à assurer la conduction électrique entre l'électrode métallique 5a et les plots d'électrodes externes 7. Le plot de puce 4, le motif de câblage 5 et les plots d'électrodes externes 7 comprennent une feuille de cuivre formée par gravure photochimique.
Les trous traversants, le plot de puce 4, le motif de câblage 5 et les plots d'électrodes externes 7 sont plaqués au moyen de cuivre, plaqués 2883415 2 par un placage à base de nickel ou plaqués au moyen d'or sur une surface interne ou sur une surface antérieure par plaquage électrique ou sans courant.
Le dispositif électrique 1 est complété par montage du composant électronique 6 sur le plot de puce 4 de la carte de câblage 2, par connexion des bornes 6a du composant électronique 6 et de la borne de connexion interne 5b, et par scellement au moyen de la résine de scellement 10, par exemple une résine époxy. Typiquement, pour terminer, les bornes 8 de connexion externe sériques, comme par exemple des billes de soudure, sont fixées aux plots d'électrodes externes 7.
De plus, on a récemment proposé un dispositif électronique sans partie centrale, qui utilise un substrat sans module (ci-après un boîtier sans partie centrale). Par exemple, on connaît un dispositif électronique sans partie centrale qui fixe un composant électronique sur une pellicule de base et relie par fil celui-ci avec une base métallique, après quoi est effectuée une gravure des parties non voulues de la base métallique ayant pour effet d'exposer une borne et une partie de montage (voir 3P-A-3-94 459).
La figure 2 montre la structure d'un boîtier sans partie centrale, comme représenté dans 3P-A-3-94459. Ce boîtier 20 sans partie centrale possède une configuration dans laquelle la carte de câblage 2 faisant fonction d'un substrat central électriquement isolant est retirée sur la figure 1, et les côtés arrière du plot de puce 4 ainsi que le motif de câblage 5 sont exposés à la partie inférieure du boîtier.
En outre, comme exemple d'un boîtier sans partie centrale ayant plusieurs composants électroniques, comme représenté dans 3P-A-3-99456, il est montré que des composants électroniques et un motif de circuit sont connectés via une liaison par fils, lesquels sont solidairement scellés au moyen de résine, et un revêtement protecteur est appliqué au fond du boîtier du composant électronique, et le circuit exposé depuis une ouverture ménagée dans son revêtement protecteur fait l'objet d'un plaquage par de l'or visant à empêcher la corrosion.
Les figures 3A-3E représentent un procédé de fabrication du boîtier sans partie centrale 20 de la figure 2. Tout d'abord, comme représenté sur la figure 3A, les figures 3A à 3E montrent un procédé de fabrication du boîtier sans partie centrale 20 de la figure 2. Tout d'abord, comme représenté sur la figure 3A, sont formés un plot de puces et plusieurs motifs de câblage 5 ayant chacun une électrode métallique 5a et une borne de connexion interne 5b présents sur une pellicule de transfert électriquement isolante 21 faisant fonction de substrat de partie centrale.
Ensuite, comme représenté sur la figure 3B, on monte un composant électronique 6 sur le plot de puce 4, et, comme représenté sur la figure 3C, cette opération est suivie par la connexion des bornes du composant électronique 6 et des bornes de connexion internes au moyen de fils de liaison 9.
Ensuite, comme représenté sur la figure 3D, on scelle le composant électronique 6 au moyen d'une résine de scellement 10, après quoi on enlève la pellicule de transfert 21, ce qui donne le boîtier sans partie centrale 20, comme représenté sur la figure 3E. Ce procédé opère le transfert d'un conducteur de câblage à la résine de scellement 10, et est donc appelé un procédé de transfert.
Comme procédé de fabrication d'un boîtier sans partie centrale par transfert, on connaît un procédé qui utilise un matériau formant une base épaisse au lieu d'une pellicule de transfert (voir par exemple 3P-A-9252014). Ce procédé dépose en stratification une feuille de métal sur le matériau de base, effectue la mise sous boîtier et la liaison par fil d'un composant électronique sur la feuille de métal, après quoi on effectue le scellement dans la résine et la séparation ultérieure de la résine vis-à-vis du matériau de base.
De plus, comme exemple connu analogue d'un procédé de transfert pour boîtier sans partie centrale, comme représenté dans 3P-A-2002-9196, on connaît un procédé de fabrication de dispositif à semiconducteur, qui dissout une base métallique placée dans une surface inférieure. Ce procédé fabrique un dispositif électronique via la formation d'un motif de résist dans la base de métal d'un substrat de partie centrale, formation d'une ouverture dans une partie de soudage de puce et une partie correspondant à la partie de liaison du motif de résist, et remplissage de l'ouverture au moyen d'un placage de nickel, après quoi on effectue les opérations suivantes: plaquage métallique de sa surface, enlèvement du motif de résist, montage d'un composant électronique dans la partie de liaison, liaison par fils sur une pellicule de placage d'or faisant fonction de la partie de liaison, scellement dans de la résine et gravure de la base de métal.
Les conducteurs tels que le plot de puce, la borne de connexion interne, le motif de câblage, l'électrode de connexion externe, etc. sont formés par gravure photochimique d'une feuille de cuivre qui utilise typiquement une feuille de cuivre électrolytique, une feuille de cuivre laminée, etc. La figure 4 montre la structure d'une pellicule de transfert de la figure 3. Comme représenté sur la figure 4, cette pellicule de transfert 21 est dotée d'un adhésif 22 qui a été déposé sur la pellicule, d'un plot de puce 4 et d'un motif de câblage 5 formée sur l'adhésif 22, ainsi que d'un placage fonctionnel 23 appliqué à la surface du plot de puce 4 et du motif de câblage 5.
Le placage fonctionnel 23 est prévu pour assurer une bonne connexion entre une borne du composant électronique 6 et une électrode métallique 5a. Ce placage fonctionnel 23 comprend un placage de nickel sans courant ou électrique de la fonction de placage de base, après quoi est effectué un placage d'or sans courant ou électrique.
Typiquement, le placage de nickel électrique se fait dans la gamme d'épaisseur de 0,5 à 2,0 pm en fonction des conditions de chauffage utilisées lors du montage du composant électronique et de la liaison par fils. De plus, le placage de nickel de base fait fonction d'une pellicule destinée à empêcher la diffusion thermique (une pellicule de barrière) dans la pellicule de placage d'or du cuivre. Le placage d'or est appliqué à une couche de surface en raison de la grande fiabilité des connexions réalisées par soudage de fils par ultrasons. Pour améliorer la liaison par fils, plus l'épaisseur est grande, mieux c'est, mais l'épaisseur optimale est choisie dans l'intervalle de 0,1 à 2,0 pm, car on doit tenir compte de la productivité et du coût.
///Avec le dispositif électronique classique ayant la configuration de la figure 4, il existe toutefois un problème, qui est celui de la très médiocre adhésion du placage d'or utilisé dans le placage fonctionnel 23 avec la résine de scellement 10. Plus spécialement, lorsqu'on applique le placage d'or à la surface du placage fonctionnel 23, l'or ne forme pas une pellicule d'oxyde à électronégativité élevée, ce qui conduit à une médiocre adhésion avec la résine de scellement et dégrade la fiabilité du dispositif électronique.
De plus, comme représenté sur la figure 3, lors de la fabrication du boîtier sans partie centrale 20, on enlève la pellicule de transfert 21 lors d'une opération finale, mais celle-ci s'enlève avec le composant de l'adhésif 22 appliqué à la pellicule de transfert 21 adhérant au côté dorsal de l'électrode de métal 5a, ou bien la pellicule de métal 21 se déchire sans s'enlever complètement.
Pour éviter ce défaut, JP-A-2002-9196 décrit un procédé connectant la base de métal du substrat de partie centrale et l'électrode au moyen de métaux médiocrement adhésifs. Toutefois, même ce procédé ne peut éviter entièrement ce qui suit.
(1) Puisque la partie d'électrode externe exposée après l'enlèvement de la pellicule de transfert (substrat de partie centrale) 21 comprend généralement du cuivre ou du nickel, la partie borne exposée après l'enlèvement peut être nettoyée à l'acide, puis être revêtue au moyen d'un placage sans courant d'or ou d'étain. En deuxième lieu, lorsque la résistance de la liaison entre la pellicule de transfert 21 et le motif de câblage 5 est plus forte qu'entre la résine de scellement 10 et le motif de câblage 5, alors, lorsque l'on enlève la pellicule de transfert (le substrat de partie centrale) 21, s'il se sépare souvent de la résine de scellement 10, le motif de câblage 5 étant lié à la pellicule de transfert 21.
Pour éviter ce défaut, JP-A-2002-9196 décrit également un procédé d'épaississement du métal du motif de câblage et la fabrication en périphérie d'une partie en surplomb qui fait légèrement saillie du côté de la résine de scellement, mais, puisque l'épaisseur du motif de câblage augmente, le temps de plaquage est alors long, ou bien il faut retirer la pellicule de résist en lui maintenant une forme de parachute, de sorte que, en raison de toutes ces opérations, la distance entre les électrodes adjacentes ne peut être diminuée, ce qui conduit à une augmentation des dimensions du dispositif électronique.
Par ailleurs, dans le cas où il n'y a qu'une seule couche de métal pour la base du substrat de partie centrale, puisqu'une certaine durée mécanique est nécessaire pour le transport et la fabrication, son épaisseur doit être généralement de 20 dam ou plus. Pour cette raison, on retire celle-ci par dissolution chimique ou meulage mécanique, le temps de traitement est long du fait de l'épaisseur, ce qui conduit à une importante charge pour la dissolution chimique ou le meulage mécanique pour arriver à exposer une surface de borne depuis le côté arrière du boîtier.
De plus, lorsque la base de métal est retirée par application d'une contrainte mécanique, le boîtier s'incurve ou se craquelle du fait de l'effort appliqué, ce qui constitue un obstacle en particulier lorsqu'on veut former un dispositif électronique mince.
Par conséquent, un but de l'invention est de produire un substrat de dispositif électronique et de son procédé de fabrication, ainsi qu'un dispositif électronique et son procédé de fabrication, qui sont en mesure de permettre de retirer un substrat de partie centrale vis-à-vis du côté du substrat du dispositif électronique avec une force faible, de réduire la charge de la dissolution chimique ou électrochimique ou du meulage mécanique permettant d'exposer la surface d'une borne à une surface inférieure, et de diminuer la taille.
(1) Selon un aspect de l'invention, le substrat de dispositif électronique comprend: un substrat de partie centrale formant une plaque mince; une électrode de métal placée sur le substrat de partie centrale et électriquement connectée à une électrode d'un composant électronique devant être mis sous boîtier sur celui-ci; et une couche d'isolation électrique conçue pour entourer l'électrode de métal.
Dans l'invention ci-dessus présentée (1), on peut effectuer les modifications et les changements suivants.
(a) Le substrat de partie centrale comprend une feuille parmi les suivantes: une feuille de cuivre, une feuille d'acier inoxydable, une feuille d'aluminium ou d'alliage d'aluminium, une feuille de nickel ou d'alliage de nickel, et une feuille d'étain ou d'alliage d'étain.
(b) Le substrat de partie centrale comprend une couche de support formée comme matière première en un métal, une couche d'enlèvement formée sur la couche de support, et une couche de métal formée sur la couche d'enlèvement, la couche de métal étant disposée du côté de la couche d'isolation électrique.
(c) La couche de métal possède une plus petite résistance de liaison entre la couche de support, via la couche d'enlèvement, que la résistance de liaison existant entre la couche de métal et la couche d'isolation électrique.
(d) La couche de libération comprend une couche de libération à base organique ou à base inorganique.
(e) La couche de métal comprend une feuille de cuivre, une feuille d'alliage de cuivre, une feuille d'acier inoxydable, une feuille d'aluminium ou d'alliage d'aluminium, une feuille de nickel ou d'alliage de nickel, une feuille d'étain ou d'alliage d'étain.
(f) Le substrat de partie centrale est stratifié avec un substrat de support.
(g) Le substrat de support comprend une pellicule d'isolation ayant un adhésif.
(h) La couche d'isolation électrique comprend un résist de soudure et un photorésist de soudure.
(i) L'électrode de métal comprend une couche unique d'une substance élémentaire d'or, d'argent, de cuivre, de nickel, de palladium, d'étain, de rhodium, de cobalt ou leurs alliages, ou bien une couche empilée de ceux-ci.
(j) L'électrode de métal comprend au moins 5 pm, ou davantage, de placage de cuivre ou d'alliage de cuivre, ou bien 3 pm, ou davantage, de placage de nickel ou d'alliage de nickel.
(2) Selon un autre aspect de l'invention, le procédé de fabrication d'un substrat de dispositif électronique comprend les opérations suivantes: former une couche d'isolation électrique sur un côté d'un substrat de partie centrale métallique; former une ouverture dans la couche d'isolation électrique; et former une électrode de métal dans l'ouverture.
Selon l'invention ci-dessus présentée (2), on peut effectuer les modifications et les changements suivants.
(a) Le substrat de partie centrale comprend un matériau de base composite ayant une couche de support, une couche d'enlèvement et 35 une couche de métal empilée.
(b) Le substrat de partie centrale comprend un matériau de base composite ayant une couche de support, une couche d'enlèvement et une couche de métal empilée, le matériau de base composite en solidaire d'un substrat de support.
(c) Le substrat de support comprend une pellicule d'isolation ayant un adhésif.
(d) La couche d'isolation électrique est liée au substrat de partie centrale par dépôt ou par soudage sous pression.
(e) La couche d'isolation électrique comprend un résist de 10 soudure ou un photorésist de soudure.
(f) Le substrat de partie centrale comprend une feuille quelconque parmi les suivantes: feuille de cuivre, feuille d'acier inoxydable, feuille d'aluminium ou d'alliage d'aluminium, feuille de nickel ou d'alliage de nickel, ou bien feuille d'étain ou d'alliage d'étain.
(3) Selon un autre aspect de l'invention, un dispositif électronique comprend: un composant électronique dans lequel sont incluses une ou plusieurs électrodes relatives à la connexion externe; une ou plusieurs électrodes de métal sur lesquelles est monté le composant électronique destiné à être électriquement connecté à l'électrode, et qui sont formées pour passer à travers l'épaisseur d'une couche d'isolation électrique autour du composant électronique; et une matière de revêtement isolante qui couvre la surface du composant électronique et l'électrode de métal.
(4) Selon un autre aspect de l'invention, le dispositif électronique comprend: un composant électronique; une électrode de métal placée dans une région qui est électriquement connectée à une électrode du composant électronique; et un matériau de revêtement isolant qui couvre le composant électronique et possédant une électrode de métal dans une partie de sa surface, où : une couche d'isolation électrique est prévue autour de l'électrode de métal dans la surface du matériau de revêtement isolant.
Selon les inventions ci-dessus présentées (3) et (4), on peut effectuer les modifications et les changements suivants.
(a) L'électrode de métal est connectée à une bille de soudure.
(b) L'électrode de métal est électriquement connectée à l'électrode du composant électronique au moyen d'un fil mince métallique.
(c) L'électrode de métal est électriquement connectée à l'électrode du composant électronique au moyen d'une bosse.
(5) Selon un autre aspect de l'invention, un procédé de fabrication d'un dispositif électronique comprend les opérations suivantes: monter un composant électronique sur un substrat de dispositif électronique comprenant, sur un substrat de partie centrale, une couche d'isolation électrique et une ou plusieurs électrodes de métal formées dans la couche d'isolation électrique de façon à passer à travers l'épaisseur de la couche d'isolation électrique; connecter électriquement une électrode particulière du composant électronique et l'électrode de métal; couvrir, au moyen d'un matériau de revêtement isolant, au moins une partie de connexion électrique du composant électronique et l'électrode métallique; et retirer le substrat de partie centrale vis-à-vis du substrat du dispositif électronique.
Selon l'invention ci-dessus présentée (5), on peut effectuer les modifications et les changements suivants.
(a) L'opération d'enlèvement du substrat de partie centrale vis-à-vis du substrat du dispositif électronique s'effectue par dissolution chimique, dissolution électrochimique, meulage mécanique, ou bien combinaison de ces procédés.
(b) Lorsque le substrat de partie centrale comprend plusieurs couches où est insérée une couche d'enlèvement, l'opération d'enlèvement du substrat de partie centrale vis-à-vis du substrat du dispositif électronique comprend l'enlèvement du côté avant du substrat de partie centrale vis-àvis de la surface de la couche d'enlèvement, après quoi on enlève la couche de métal du substrat de partie centrale qui reste dans la couche d'isolation électrique, par dissolution chimique, dissolution électrochimique, meulage mécanique, ou une combinaison de ces procédés.
Selon la présente invention, le composant électronique comprend, en plus d'un circuit intégré, chacun des composants de puce, comme par exemple un condensateur, un transistor, une diode, un filtre électrique, etc. Au titre de ses avantages, selon l'invention, dans le substrat de dispositif électronique et le dispositif électronique, il est possible de réduire la taille du dispositif sans appliquer de contraintes à un boîtier car le substrat de partie centrale s'enlève depuis le côté du substrat du dispositif électronique avec une force faible. En outre, avec les procédés de fabrication d'un substrat de dispositif électronique et d'un dispositif électronique, il est possible de réduire la charge de dissolution chimique ou électrochimique ou le meulage mécanique visant à exposer une surface de borne à une surface inférieure.
La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: Les figures 1A et 1B sont respectivement une vue en section droite de face et une vue en plan montrant la surface de montage d'un composant électronique dans un dispositif électronique classique; la figure 2 est une vue en section droite montrant la structure du dispositif électronique sans partie centrale; les figures 3A à 3E sont un schéma fonctionnel montrant un procédé de fabrication du dispositif électronique sans partie centrale de la figure 2; la figure 4 est une vue en section droite montrant la structure d'une pellicule de transfert de la figure 3; la figure 5 est une vue en section droite montrant un substrat de dispositif électronique selon un premier mode de réalisation de l'invention; les figures 6A à 6G sont un schéma fonctionnel montrant un procédé de fabrication dudit substrat de dispositif électronique de la 35 figure 5; Il la figure 7 est une vue en section droite montrant un dispositif électronique selon un deuxième mode de réalisation de l'invention; les figures 8A à 8E sont un schéma fonctionnel montrant un procédé de fabrication du dispositif électronique de la figure 7; la figure 9 est une vue en section droite montrant un substrat de dispositif électronique selon un troisième mode de réalisation de l'invention les figures 10A à 10G sont un schéma fonctionnel montrant un procédé de fabrication du substrat de dispositif électronique selon le troisième mode de réalisation de la figure 9; les figures 11A à 11G sont un schéma fonctionnel montrant un procédé de fabrication d'un dispositif électronique selon un quatrième mode de réalisation de l'invention, utilisant le substrat de dispositif électronique du troisième mode de réalisation de la figure 9; les figures 12A à 12H sont un schéma fonctionnel montrant un procédé de fabrication du substrat de dispositif électronique selon un cinquième mode de réalisation de l'invention; les figures 13A à 13G sont un schéma fonctionnel montrant un procédé de fabrication d'un dispositif électronique selon un sixième mode de réalisation de l'invention; la figure 14 est une vue en plan montrant la structure plane du dispositif électronique selon le sixième mode de réalisation; la figure 15 est une vue en section droite montrant un substrat de dispositif électronique selon un septième mode de réalisation de l'invention; les figures 16A à 16H sont un schéma fonctionnel montrant un procédé de fabrication du substrat de dispositif électronique selon le septième mode de réalisation de l'invention; les figures 17A à 17G sont un schéma fonctionnel montrant un procédé de fabrication d'un dispositif électronique utilisant un substrat de dispositif électronique selon un huitième mode de réalisation; et la figure 18 est une vue en section droite simplifiée montrant un substrat de dispositif électronique selon un neuvième mode de réalisation de l'invention.
Sur la figure 5, est présenté un substrat de dispositif électronique selon un premier mode de réalisation de l'invention.
Ce substrat 100 de dispositif électronique comprend un substrat sans partie centrale 101 formé d'une feuille de cuivre comme matériau de base, une pellicule 102 de photorésist de soudure (que l'on appellera "PSR", d'après "photo solder resist") faisant fonction d'une première couche d'isolation électrique formée suivant un motif spécifié sur le substrat de partie centrale 101, une première pellicule de placage 104 placée dans une ouverture 103 qui est formée en une position spécifiée de la pellicule de PSR 102, une deuxième pellicule de placage 105 placée sur la première pellicule de placage 104, et une troisième pellicule de placage 106 placée sur la deuxième pellicule de placage 105.
Du point de vue de la disponibilité, du point de vue du coût, du point de vue d'une conductivité électrique élevée et du point de vue de la facilité d'enlèvement lors de l'étape finale, le substrat de partie centrale 101 comprend de la manière la plus préférée, une feuille de cuivre, mais elle peut comprendre une feuille d'acier inoxydable, une feuille d'aluminium ou d'alliage d'aluminium, une feuille de nickel ou d'alliage de nickel, ou bien une feuille d'étain ou d'alliage d'étain.
Le substrat de partie centrale 101 nécessite d'avoir une épaisseur de 20 pm ou davantage, parce qu'une certaine durabilité mécanique est nécessaire dans le transport et la fabrication. D'autre part, lorsqu'il est utilisé dans un dispositif électronique, le substrat de partie centrale 101 doit être finalement enlevé, auquel cas il faut un temps de traitement prolongé dans le cas du substrat de partie centrale 101 épais même en cas de dissolution chimique ou de meulage mécanique.
Pour résoudre ce problème, on renforce le substrat de partie centrale 101 au moyen de la pellicule de PSR 102, et pour réduire le temps de dissolution ou de meulage, le substrat de partie centrale 101 utilise par exemple une feuille de cuivre d'une épaisseur de 12 pm afin d'assurer la durabilité mécanique et de permettre une réduction du temps d'enlèvement.
La pellicule de PSR 102 utilise une pellicule de résist organique, comme par exemple un résist de soudure insoluble ou un photorésist de soudure.
La première pellicule de placage 104 utilise de manière appropriée le placage d'or, d'argent, de palladium, de nickel, d'étain ou de soudure pour une mise sous boîtier avec soudure. De plus, dans le cas 2883415 13 d'une mise sous boîtier avec soudure sous pression utilisant une pellicule conductrice anisotrope (notée ACF, d'après "anisotropic conductive film"), une pâte conductrice anisotrope (notée ACP, d'après "anisotropic conductive paste"), une pellicule non conductrice (notée NCF, d'après "non-conductive film"), ou bien une pâte non conductrice (notée NCP, d'après "non-conductive paste"), la première pellicule de placage 104 utilise de manière appropriée de l'or, de l'argent, du palladium ou du nickel.
La deuxième pellicule de placage 105 est prévue comme 10 couche de barrière destinée à empêcher la diffusion de l'étain présent dans la soudure dans l'or et utilise du nickel.
La troisième pellicule de placage 106 est prévue pour assurer la connexion électrique avec une électrode d'un composant électronique. Cette troisième pellicule de placage 106 peut utiliser de l'or, de l'argent et du palladium. Lorsqu'un composant électronique doté d'une bosse d'or ou d'une bosse de soudure formée comme une puce à bosses, un placage d'or, d'étain, de palladium et de soudure est nécessaire. La combinaison des trois pellicules de placage 104, 105 et 106 constitue
une électrode de métal 110, qui fait fonction de motif de câblage dans le dispositif électronique. L'épaisseur de l'électrode métallique 110 et de la pellicule de PSR 102 est de 30 pm ou moins, ce qui permet de former un dispositif électronique mince.
Ensuite, on va expliquer un procédé de fabrication d'un substrat de dispositif électronique selon le premier mode de réalisation. Les figures 6A à 6G montrent un procédé de fabrication pour un substrat de dispositif électronique tel que représenté sur la figure 5.
Tout d'abord, comme représenté sur la figure 6A, on prépare, au titre d'un substrat de partie centrale 101, une feuille de cuivre électronique qui est d'une épaisseur de 12 pm et d'une largeur de 61 mm.
Ensuite, comme représenté sur la figure 6B, on forme une pellicule de PSR 102 d'épaisseur de 15 pm sur le substrat de partie centrale 101 au titre d'une première couche d'isolation électrique, par impression sérigraphique, diffusion, projection de jets d'encre, etc. Pour former les ouvertures, on forme sur la pellicule de PSR 102 un masque photographique 108.
L'épaisseur de l'électrode métallique 110 est sensiblement identique à celle de la pellicule de PSR 102, mais elle peut être inférieure à celle de la pellicule de PSR 102, ce qui permet de réduire le temps de plaquage lorsqu'on réalise l'électrode métallique 110 par plaquage.
De plus, la pellicule de PSR 102 améliore la durabilité mécanique du substrat tout entier, pour obtenir une durabilité mécanique du procédé de fabrication d'un dispositif électronique même dans le cas d'un substrat de partie centrale 101 de 20 pm ou moins.
Ensuite, comme représenté sur la figure 6C, on envoie sur la pellicule de PSR 102 les rayons ultraviolets à travers le masque photographique 108. Comme représenté sur la figure 6D, ceci est suivi par le développement et la formation d'ouvertures 103 ayant les formes voulues dans la pellicule de PSR 102.
Dans le cas d'une pellicule de PSR 102 du type pellicule sèche, en enlevant une borne protectrice placée d'un côté de la pellicule de PSR 102, la pellicule de PSR 102 est liée au substrat de partie centrale 101 par une stratification de laminage, qui peut, de la même manière que pour un PSR liquide, être suivie par une exposition à la lumière, un développement et la formation d'ouvertures 103.
Ensuite, après que la surface où la pellicule de PSR 102 a été appliquée et que la surface inférieure (surface exposée) du substrat de partie centrale 101 ont été protégées au moyen d'une bande d'isolation électrique chimique résistant au plaquage (borne de masquage) 109, on immerge le substrat dans un liquide de placage électrique formé d'or afin de former une première pellicule de placage 104, et, comme représenté sur la figure 6E, en utilisant le substrat de partie centrale 101 comme cathode, on applique une pellicule de placage d'or d'une épaisseur de 0,5 pm à l'ouverture au titre d'une première pellicule de placage 104.
Ensuite, par immersion dans un liquide de placage électrique fait de nickel, on applique une pellicule de placage de nickel d'une épaisseur de 1 pm à la première pellicule de placage 104, au titre de la deuxième pellicule de placage 105, ceci étant immédiatement suivi par immersion dans un liquide de placage électrique fait d'or, et, comme représenté sur la figure 6F, on applique à la deuxième pellicule de placage 105 une pellicule de placage en or d'une épaisseur de 0,5 pm au titre de la troisième pellicule de placage 106, ce qui donne une électrode de métal 110. Enfin, on enlève la bande de masquage 109 du substrat de partie centrale 101, après quoi on applique un lavage à l'eau suffisant, suivi d'un séchage, ce qui donne un substrat de dispositif électronique 100, comme représenté sur la figure 6G.
Le premier mode de réalisation présente les avantages suivants.
(a) Puisque la première pellicule de placage est appliquée lors du processus de fabrication du substrat, le plaquage peut ne pas être nécessaire dans le processus de fabrication du dispositif électronique.
(b) Du fait que le film PSR 102 et l'électrode métallique 110 présentent une épaisseur aussi faible que 30 pm ou moins, une microfabrication peut facilement être réalisée pour obtenir un dispositif électronique mince et de petite taille, dont l'épaisseur et la surface de projection sont toutes deux légèrement plus grandes que les dimensions du composant électronique à monter.
(c) Dès lors qu'il n'est pas nécessaire de former un micro dessin par gravure d'une feuille de cuivre, les opérations de dépôt d'une couche de résist, d'exposition, de développement et d'attaque chimique pour la photogravure peuvent ne plus être nécessaires.
(d) Du fait que la pellicule de PSR 102 pour fournir les ouvertures 103 n'est pas dissoute ni retirée après le plaquage, il n'y a pas de risque de pollution du fait d'un liquide libéré, et de plus, il est possible de réduire sensiblement le temps, et, par conséquent, le coût du processus de fabrication du substrat.
(e) Puisque le résist de soudure insoluble et le photorésist de soudure sont utilisés au titre de la pellicule de PSR 102 lors du procédé de fabrication, il n'y a pas de risque de pollution en raison d'un liquide libéré, et, de plus, il ne faut aucune dissolution et aucun enlèvement de la pellicule de résist pour réaliser le plaquage, ce qui donne la possibilité de réduire le temps et, par conséquent, le coût du processus de fabrication du substrat.
La figure 7 montre un dispositif électronique selon un deuxième mode de réalisation de l'invention. Ce dispositif électronique 200 comprend le substrat de dispositif électronique 100 représenté en liaison avec le premier mode de réalisation, un composant électronique 201 monté en une position spécifiée sur le substrat 100 de dispositif électronique, les fils de liaison 202 servant à connecter une borne de connexion externe non représentée présente sur le composant électronique 201 et la troisième pellicule de placage 106 du substrat 100 de dispositif électronique, ainsi qu'une résine de scellement 203 faisant fonction de matériau de revêtement isolant qui couvre le substrat de dispositif électronique 100 afin de couvrir le composant électronique 201, les fils de liaison 202, et une troisième pellicule de placage 106.
On va maintenant expliquer un procédé de fabrication du dispositif électronique de la figure 7 selon le deuxième mode de réalisation. Les figures 8A à 8E montrent un procédé de fabrication du dispositif électronique de la figure 7.
On commence par préparer un substrat de dispositif électronique 100, comme représenté sur la figure 8A. Ensuite, comme représenté sur la figure 8B, après qu'un composant électronique (une puce de circuit intégré) 201, possédant une borne d'électrode en aluminium non représentée à sa surface supérieure, a été soudé au moyen d'une pâte de soudage de puce à une surface revêtue de la pellicule de PSR 102 du substrat 100 de dispositif électronique, la borne d'électrode en aluminium du composant électronique 201 et la troisième pellicule de placage 106 sont connectées électriquement entre elles, au moyen de fils de liaison métalliques 202, comme représenté sur la figure 8C.
Ensuite, on fait suivre cette opération d'un scellement à la résine 203, permettant de recouvrir le composant électronique 201, les fils de liaison 202 et la troisième pellicule de placage 106 afin de protéger le composant électronique 201 et les parties liées vis-à-vis de l'environnement extérieur, comme représenté sur la figure 8D.
Ensuite, on asperge une solution de chlorure ferrique sur le substrat de partie centrale (feuille de cuivre) 101 se trouvant dans la surface inférieure du boîtier de circuit intégré 204, de manière à dissoudre chimiquement et retirer le substrat de partie centrale 101, comme représenté sur la figure 8E. La gravure de ce substrat de partie centrale 101 s'effectue jusqu'à ce que la première pellicule de placage 104 soit exposée vis-à-vis de la surface opposée de la surface scellée à la résine. La première pellicule de placage 104 sert également de moyen d'arrêt de gravure pour le substrat de partie centrale 101. Les opérations ci-dessus indiquées conduisent à l'obtention d'un dispositif électronique d'un boîtier sans partie centrale 200, où il n'y a pas de substrat de partie centrale du fait de l'enlèvement du substrat de partie centrale vis-à-vis du boîtier.
L'épaisseur du substrat de partie centrale 101 atteint 20 pm ou moins. Le substrat de partie centrale 101 fait fonction d'un élément de renforcement pour la pellicule de PSR 102. Puisque l'épaisseur du métal à enlever par dissolution chimique ou meulage mécanique est de 20 pm ou moins par rapport au début, la charge à appliquée lors de cet enlèvement peut être sensiblement diminuée.
Avec le dispositif électronique ainsi achevé, un contrôle de l'électrode métallique exposée 110 au moyen de la bande d'essai de résistance d'adhésion (3M Company, N 56: résistance d'adhésion avec l'acier valant 5,5 N/10 mm) vérifie qu'aucun enlèvement de l'électrode métallique 110 n'a lieu, et que l'électrode métallique 110, dont l'épaisseur est extrêmement mince, comme par exemple environ 2 pm, est fermement liée à la résine de scellement 203, qui est la deuxième couche d'isolation électrique, par renforcement de la pellicule de PSR 102, qui est la première couche d'isolation électrique.
Le deuxième mode de réalisation présente les avantages suivants.
(a) Puisque le substrat de partie centrale 101 pouvant être finalement enlevé est une feuille de métal mince et est enlevé par dissolution chimique ou meulage mécanique, il ne reste aucun résidu d'adhésif sur l'électrode métallique du côté du dispositif électronique, et aucune déchirure de pellicule ne se produit dans le cas du substrat de partie centrale 101 de la pellicule.
(b) Puisque la pellicule de PSR 102 disposée du côté de l'électrode métallique 110 augmente la résistance de liaison de la résine de scellement 203 qui couvre la périphérie de l'électrode métallique 110 et le composant électronique 201, et sert de renforcement pour la pellicule de PSR 202 afin de renforcer la durabilité mécanique pendant le processus de fabrication du dispositif électronique, on peut fabriquer un dispositif électronique mince mais de résistance mécanique élevée.
(c) Puisque la dissolution ou un enlèvement mécanique de la feuille métallique mince du côté arrière expose la surface inférieure de la première pellicule de placage 104 appliquée à la pellicule de résine, aucun plaquage de la borne du composant électronique n'est nécessaire lors d'une opération ultérieure.
(d) Puisque la photogravure et le plaquage des bornes peuvent être omis, on peut sensiblement réduire le temps de fabrication et, par conséquent, le coût de fabrication.
La figure 9 montre un substrat de dispositif électronique selon un troisième mode de réalisation de l'invention. Ce substrat 100 de dispositif électronique utilise une feuille de métal stratifié avec une feuille de support (feuille de cuivre) comme substrat de partie centrale, qui est le matériau de base du premier mode de réalisation, où l'autre configuration est la même que celle du premier mode de réalisation. Ce mode de réalisation utilise comme matériau de base le substrat de partie centrale stratifié avec la feuille de support, 120, où une couche de métal 122 formée d'une feuille de cuivre ultra mince est déposée sur une couche de support (feuille de cuivre de support) 121 possédant une couche d'enlèvement. L'épaisseur de la couche de métal 122 est plus mince que l'épaisseur de la couche de support 121.
Le substrat de partie centrale stratifié avec une feuille de support est le matériau de base dans lequel, pour produire la feuille de métal mince (dans de nombreux cas une feuille de cuivre), on forme une feuille de métal mince par électrolyse après qu'une couche d'enlèvement, qui possède une adhésion faible afin de pouvoir être enlevée lors de l'opération ultérieure, a été formée dans la couche de support formée d'une feuille de métal (dans de nombreux cas une feuille de cuivre) qui possède une épaisseur de 18 pm ou davantage. Par exemple, il s'agit de "CopperBond Extra Thin Foil (XTF)" (Japan Oil Brass Corp.).
En plus de "CopperBonde Extra Thin Foil (XTF)" (Japan Oil Brass Corp.), il existe, comme feuille de métal stratifiée avec une feuille de support, "MicroThinTM (Mitsui Mining & Smelting Co. Ltd.). Ce dernier est un matériau de base qui utilise une couche d'enlèvement organique au titre de la couche d'enlèvement, où l'autre configuration est la même que la première. Dans les deux cas, la couche de métal 122 (feuille de cuivre ultra mince) de la couche de surface et la couche de support 121 ayant une base épaisse peuvent être détachées l'une de l'autre avec une force faible de l'ordre de 20 N/m. En particulier, le premier matériau de base possède une couche d'enlèvement inorganique, et est donc facilement enlevable après chauffage à une température supérieure à 400 C. La feuille de cuivre ultra mince stratifiée avec une feuille de support ayant une couche d'enlèvement organique a pour inconvénient que la température à laquelle elle résiste à la chaleur est basse, de l'ordre de 230 C, par comparaison avec le matériau de la couche d'enlèvement inorganique.
Le substrat 100 du dispositif électronique comprend un matériau de feuille de cuivre en trois couches dans lequel une couche d'enlèvement inorganique ultra mince ayant une excellente résistance à la chaleur est produite par électrolyse sur une couche de support 121 formée d'une feuille de cuivre laminée d'une épaisseur de 18 à 35 pm, après quoi on applique, à la surface de dessus, une couche de métal 122 formée d'une feuille de cuivre électrolytique d'une épaisseur de 5 pm au moins, plus spécialement de 1 à 5 pm. Cette configuration permet que la couche de support 121 et la couche de métal 122 se détachent plus facilement l'une de l'autre dans la partie couche d'enlèvement avec une force d'enlèvement très faible. Ce détail est présenté dans "DENSHI ZAIRYO", octobre, p. 76, KYOGO CHOSAKAI, 2004.
Dans la couche métallique d'enlèvement 122, par dissolution électrochimique, la première pellicule de placage 104 qui subsiste du côté du dispositif électronique et la couche de PSR 102 qui fait fonction de la première substance isolante doivent être insolubles. Si l'on tient compte du soudage de ce dispositif électronique 200, la première pellicule de placage 104 comprend une unique couche faite d'une substance élémentaire comme l'or, l'argent, le cuivre, le nickel, le palladium, l'étain, le rhodium, le cobalt ou leurs alliages, ou bien une couche empilée de ces substances, tandis que la première substance isolante comprend un résist de soudure ou un photorésist de soudure.
On va ci-après expliquer un procédé de fabrication pour le 30 substrat de dispositif électronique selon le troisième mode de réalisation.
Les figures 10A à 10G montrent un procédé de fabrication du substrat 100 de dispositif électronique de la figure 9.
Tout d'abord, un substrat de partie centrale 120 stratifié avec une feuille de support (figure 10A) est revêtu d'une pellicule de PSR 102 d'une épaisseur de 15 pm par sérigraphie, comme représenté sur la figure 10B. Ensuite, comme représenté sur la figure 10C, en utilisant un masque photographique 108, on envoie sur la pellicule de PSR 102 des rayons ultraviolets 107 via le masque photographique 108. Comme représenté sur la figure 10D, cette opération est suivie par un développement et la formation d'ouvertures 103 suivant une forme voulue sur la pellicule de PSR 102.
Ensuite, comme représenté sur la figure 10E, on protège la surface de la couche de support 121 au moyen d'une bande d'isolation électrique chimique résistant au placage (bande de masquage) 109, après quoi on effectue une immersion liquide de placage électrique d'or afin de former une première pellicule de placage 104, et, en utilisant le substrat de partie centrale 120 comme cathode, on applique à l'ouverture, au titre d'une première pellicule de placage 104, une pellicule de placage d'or dans une épaisseur de 0,5 pm.
Ensuite, par immersion dans un liquide de placage électrique de nickel, on applique à la première pellicule de placage 104, une pellicule de placage de nickel d'une épaisseur de 1 pm comme deuxième pellicule de placage 105, après quoi on effectue immédiatement une immersion dans un liquide de placage électrique d'or, et, comme représenté sur la figure 10F, on applique une pellicule de placage d'or d'une épaisseur de 0,5 pm à la deuxième pellicule de placage 105, pour former une troisième pellicule de placage 106. Enfin, on enlève la bande de masquage 109 du substrat de partie centrale 120 stratifié avec la couche de support, après quoi, on effectue un lavage suffisant à l'eau et un séchage ultérieur, ce qui donne un substrat de dispositif électronique 100, comme représenté sur la figure 10G.
L'utilisation de la bande de masquage 109 augmente le coût. Des solutions améliorantes sont les suivantes. Pour un procédé de placage dans lequel la couche de support 121 est exposée, lorsque le matériau est immergé dans le liquide de placage, on stratifie le matériau avec une plaque de chlorure de vinyle, une plaque de Bakélite, une plaque de polycarbonate, ou autres, ou bien, en vue d'un placage continu de la bande, on transporte le matériau le long de la surface de dessus d'une plaque de chlorure de vinyle, etc., si bien que l'on peut empêcher ainsi le liquide de placage de s'écouler jusqu'au côté arrière dans la plus grande mesure possible.
Selon le troisième mode de réalisation, puisque l'on enlève la couche de support 121 formée d'une feuille de cuivre épaisse vis-à-vis de la couche de métal 122, si bien que seule la couche de métal 122 formée d'une feuille de cuivre mince peut ainsi être la substance finale à enlever, il est possible de réduire la charge de dissolution chimique ou de meulage mécanique, visant à exposer la surface de l'électrode de métal depuis le côté arrière du boîtier, et de faciliter énormément l'opération.
Ensuite, on va expliquer un procédé de fabrication du dispositif électronique selon un quatrième mode de réalisation. Les figures 11A à 11G montrent un procédé de fabrication d'un dispositif électronique 200 utilisant le substrat 100 de dispositif électronique du troisième mode de réalisation représenté sur la figure 9.
On prépare d'abord un substrat de dispositif électronique 100 tel que représenté sur la figure 11A. Ensuite, comme représenté sur la figure 11B, après que le composant électronique (puce de circuit intégré) 201 a été soudé et monté au moyen d'une pâte de soudage de puce sur la surface de dessus de la pellicule de PSR 102 du substrat 100 de dispositif électronique, on connecte électriquement entre elles une borne d'électrode d'aluminium, non représentée, du composant électronique 201 et la troisième pellicule de placage 106 au moyen de fils de liaison métalliques, comme représenté sur la figure 11C.
Ensuite, comme représenté sur la figure 11D, on fait suivre cette opération d'un scellement à la résine de scellement 203 afin de recouvrir le composant électronique 201 et les fils de liaison 202 dans le but de protéger le composant électronique 201 et les parties liées vis-à-vis de l'environnement extérieur.
Ensuite, comme représenté sur la figure 11E, on enlève la couche de support 121 vis-à-vis du boîtier de circuit intégré, afin d'exposer la couche de métal 122, comme représenté sur la figure 11F. Puisque la couche de support 121 formée d'une pellicule de cuivre épaisse peut être retirée au moyen d'une force négativement faible, il reste la couche de métal ultramince 122, de 1 à 5 Kim, qui est solidaire avec l'électrode de métal 110 sur le côté arrière du dispositif électronique.
Ensuite, on pulvérise sur la couche de métal 122 une solution mixte d'acide sulfurique et de peroxyde d'hydrogène, afin de dissoudre chimiquement et d'enlever la couche de métal 122. La gravure de cette 2883415 22 couche de métal 122 s'effectue jusqu'à ce que la première pellicule de placage 104 soit exposée, comme représenté sur la figure 11G. Cette première pellicule de placage 104 sert également de moyen d'arrêt de gravure pour la couche de métal 122. Les opérations ci-dessus indiquées conduisent à la formation d'un dispositif électronique 200 à boîtier sans partie centrale, où il n'y a pas de substrat de partie centrale, via l'enlèvement du substrat de partie centrale vis-à-vis du boîtier.
Au titre du procédé d'enlèvement de la couche métallique 122 après scellement au moyen de la résine de scellement 203, où la couche de métal 122 comprend une feuille de cuivre, il est possible d'utiliser une solution de chlorure ferrique, une solution de chlorure de cuivre, une solution d'acide sulfurique-peroxyde d'hydrogène, une solution potassique d'acide sulfurique-acide peroxomonosulfurique, une solution potassique d'acide sulfurique-peroxodisulfurique, une solution d'acide nitrique, etc. Selon le quatrième mode de réalisation, puisque la couche de support 122 formée d'une feuille de cuivre épaisse est enlevée de la couche de métal 122, de sorte que seule la couche de métal 122 formée de la pellicule de cuivre mince peut ainsi être la substance finale à enlever, il est possible de réduire la charge de dissolution chimique ou de meulage mécanique, permettant d'exposer la surface de l'électrode de métal depuis le côté arrière du boîtier et de faciliter énormément l'opération.
Comme liquide de dissolution du cuivre d'un faible coût, dont les eaux résiduaires sont faciles à traiter, on utilise dans de nombreux cas une solution mixte d'acide sulfurique et de peroxyde d'hydrogène. La vitesse de dissolution du cuivre par cette solution est généralement de 5 à 20 pm/min, ce qui permet donc de dissoudre facilement une feuille de cuivre d'une épaisseur de 1 à 5 pm, qui subsiste sur le côté dorsal du boîtier, et de la retirer en un temps de traitement réduit, qui est de l'ordre de 10 à 60 s.
Le procédé d'enlèvement de la couche de métal 122 peut aussi utiliser une dissolution chimique ou électrochimique autre que celle présentée dans ce mode de réalisation, ou bien un meulage mécanique, ou encore une combinaison de ces moyens.
Les figures 12A à 12H montrent un procédé de fabrication d'un substrat de dispositif électronique selon un cinquième mode de réalisation de l'invention. Ce mode de réalisation présente un autre procédé de fabrication d'un substrat de dispositif électronique utilisant, comme substrat de partie centrale, le substrat de partie centrale 120 stratifié avec la couche de support, qui a été expliqué avec le troisième mode de réalisation.
On commence par préparer un substrat de partie centrale 120 stratifié avec la couche de support. Comme représenté sur la figure 12A, ce substrat de partie centrale 120 stratifié avec la couche de support comporte une couche de métal ultramince 122 déposée sur une couche de support pouvant être enlevée 121 qui est formée d'une feuille de cuivre, et utilise le procédé XTF ci-dessus mentionné (Japan Olin Brass Corp.).
Comme représenté sur la figure 12B, on prépare un élément 130 formant une bande au titre du substrat de partie centrale, où on revêt une bande de polyimide 131, qui fait fonction de pellicule isolante, au moyen d'un adhésif 132 d'épaisseur 12 pm. Comme représenté sur la figure 12C, cet élément bande 130 est superposé au substrat de partie centrale 120 stratifié avec la couche de support, que l'on fait passer entre deux cylindres 150A et 150B, afin de stratifier l'élément bande 130 et le substrat de partie centrale 120 stratifié avec la couche de support par une stratification utilisant des cylindres, ce qui donne un matériau de base 140. Ici, on utilise comme bande de polyimide 131 "UPILEX S" (épaisseur: 25 pm), UBE INDUSTRIES, LTD, et comme adhésif 132 "X SERTES" (comprenant une résine époxy), Tomoegawa Paper Co., Ltd. Dans ce mode de réalisation, la bande de polyimide 131 associée à l'adhésif 132 est utilisée en raison de son excellente résistance à la chaleur et aux substances chimiques. Ainsi, toute bande possédant ces propriétés peut être utilisée à la place de la bande de polyimide 131.
Le matériau de base 140 comprend 5 couches de feuille de cuivre ultramince (couche de métal 122: 1 pm) couche d'enlèvement (environ 100 Â) / feuille de cuivre de support (couche de support 121: 35 pm) / adhésif 132 (12 pm) / substrat de support (bande de polyimide 131: 25 pm) qui sont énumérées ici depuis la couche de surface.
En faisant en sorte que la force d'adhésion entre la couche d'enlèvement et la couche de support 121 soit plus petite que la force d'adhésion entre la couche d'enlèvement et la couche de métal 122, on peut enlever mécaniquement la couche d'enlèvement, qui occupe la plus grande part de ce substrat, et la couche de support 121, ou bien la couche de support 121 et la bande de polyimide 131, qui fait fonction du substrat de support. Cette couche d'enlèvement peut être une couche d'enlèvement organique ou bien une couche d'enlèvement inorganique, qui possède la différence de force adhésive ci-dessus indiquée.
De plus, l'épaisseur de la couche de métal 122 est de 1 à 5 pm, ce qui tient compte de la facilité de gravure, et la composition de la couche de métal 122 comprend l'une quelconque parmi les suivantes, à savoir une feuille de cuivre et d'alliage de cuivre, une feuille d'acier inoxydable, une feuille d'aluminium et d'alliage d'aluminium, une feuille de nickel et d'alliage de nickel, ou bien une feuille d'étain et d'alliage d'étain.
Bien que, comme ci-dessus mentionné, l'épaisseur de la couche de métal 122 soit de préférence de 5 pm ou moins, il est possible de l'augmenter dans le cas d'une résistance insuffisante pour permettre le support du côté boîtier.
Ensuite, comme représenté sur la figure 12D, on revêt la couche de métal 122 du matériau de base 140 au moyen d'une pellicule de PSR 122, d'épaisseur 15 pm, qui fait fonction de première couche d'isolation électrique, par sérigraphie. Ensuite, comme représenté sur la figure 12E, on envoie des rayons ultraviolets 107 sur la pellicule de PSR 102 via un masque photographique 108. Comme représenté sur la figure 12F, cette opération est suivie d'un développement et la formation d'ouvertures 103 suivant une forme voulue sur la pellicule de PSR 102.
Ensuite, comme représenté sur la figure 12G, on immerge le matériau de base 140 doté de la pellicule de PSR 102 dans un liquide de placage électrique d'or afin de former une première pellicule de placage 104, et en utilisant la feuille de cuivre ultramince comme cathode, on applique aux ouvertures 103, au titre d'une première pellicule de placage 104, une pellicule de placage d'or de 0,5 pm d'épaisseur.
Ensuite, par immersion dans un liquide de placage électrique de nickel, on applique une pellicule de placage de nickel d'épaisseur 1 pm à la première pellicule de placage 104 au titre d'une deuxième pellicule de placage 105, et on fait suivre cette opération immédiatement par une immersion dans un liquide de placage électrique d'or afin d'appliquer, au titre d'une troisième pellicule de placage 106, une pellicule de placage d'or de 0,5 dam d'épaisseur à la deuxième pellicule de placage 105. Suite à cetteopération, on lave à un degré suffisant, à l'eau, et on sèche, ce qui donne un substrat 100 de dispositif électronique.
Le cinquième mode de réalisation présente les avantages suivants.
(a) Puisque le matériau de base 140 présente un substrat de partie centrale 120 stratifié avec une couche de support, lequel substrat est stratifié avec une bande 131 de polyimide isolante et résistant à la chaleur, aucun montage de bande de masquage n'est nécessaire pendant le plaquage. Pour cette raison, lors de l'enlèvement de la bande de masquage, on ne peut pas enlever la couche de support 121 en même temps.
(b) Puisque la couche de support 121 est liée à la bande de polyimide 131 (substrat de support) afin de faire fonction du corps de support que l'on a utilisé pendant le transport lors du procédé de fabrication, il est possible d'améliorer la durabilité mécanique du substrat 100 de dispositif électronique. De plus, la bande de polyimide 131 peut faire fonction du corps de support pendant des opérations de transport lors du processus de fabrication.
Les figures 13A à 13G montrent un procédé de fabrication d'un dispositif électronique selon un sixième mode de réalisation de l'invention, qui représente le procédé de fabrication d'un dispositif électronique 200 utilisant le substrat 100 de dispositif électronique du cinquième mode de réalisation représenté sur les figures 12A à 12H.
Comme on peut le voir sur la figure 13A, on prépare d'abord un substrat 100 de dispositif électronique, qui est produit au moyen du procédé des figures 12A à 12H. Ensuite, comme représenté sur la figure 13B, après qu'un composant électronique (puce de circuit intégré) 201 a été soudé au moyen d'une pâte de soudage de puce en une position particulière de la surface de dessus de la pellicule de PSR 102, on connecte électriquement ensemble une borne d'électrode d'aluminium non représentée du composant électronique 201 et la troisième pellicule de placage 106 au moyen de fils de liaison métalliques 202, comme représenté sur la figure 13C.
Ensuite, comme on peut le voir sur la figure 13D, on fait suivre cette opération par un scellement au moyen d'une résine de scellement 203 afin de recouvrir le composant électronique 201, fils de liaison 202 et la troisième pellicule de placage 106, pour ainsi protéger de l'environnement extérieur le composant électronique 201 et les fils de liaison. Ensuite, comme représenté sur la figure 13E, on enlève en même temps, de la couche de métal 122, l'élément bande 130 et la couche de support 121, afin d'exposer la couche de métal 122, comme représenté sur la figure 13F.
Ici, avant l'enlèvement de l'élément bande 130 et de la couche de support 121, comme représenté sur la figure 13D, le substrat de dispositif électronique 100 comprend 7 couches, formées de la résine de scellement 203 ou du composant électronique 201 et de la pâte de soudage de puce ou des fils de liaison 202 / la pellicule de PSR 102, ou la couche d'électrode de métal (troisième pellicule de placage 106) / feuille de cuivre ultramince (couche de métal 122) / couche d'enlèvement / feuille de cuivre de support (couche de support 121) / adhésif 132 / substrat de support (bande de polyimide 131), en les énumérant depuis la couche de surface. Dans ces couches, la force d'adhésion de l'interface entre la feuille de cuivre ultramince (couche de métal 122) et la couche d'enlèvement est de 20 N/m, ce qui est très faible par comparaison avec la force d'adhésion des autres interfaces, de 1000 N/m ou davantage. Par conséquent, la bande de polyimide 131, la couche de support 121 et la couche d'enlèvement sont enlevées de manière précise afin d'exposer aisément la surface de la feuille de cuivre ultramince (couche de métal 122).
Ensuite, on pulvérise sur la couche de métal 122 une solution mixte d'acide sulfurique et de peroxyde d'hydrogène, afin de dissoudre chimiquement la couche de métal 122 et de l'éliminer. On effectue la gravure de cette couche de métal 122 jusqu'à ce que la première pellicule de placage 104 se trouvant sur le côté arrière du boîtier soit exposée, comme on peut le voir sur la figure 13G. Cette première pellicule de placage 104 fait également fonction de moyen d'arrêt de gravure pour la couche de métal 122, comme dans le deuxième mode de réalisation. Les opérations ci-dessus indiquées conduisent à la formation d'un dispositif électronique 122 à boîtier sans partie centrale, où la borne de connexion externe ne fait pas saillie du boîtier.
La figure 14 présente la structure plane du dispositif électronique selon le cinquième mode de réalisation. Ce dispositif électronique 200 comprend un composant électronique 201 monté dans la partie moyenne du substrat 100 de dispositif électronique, et plusieurs électrodes métalliques 110 disposées autour du composant électronique 201. De plus, plusieurs bornes d'électrodes d'aluminium 201a sont placées autour du composant électronique 201 de manière à faire fonction d'électrodes, et ces bornes d'électrodes d'aluminium 201a et ces électrodes de métal 110 sont connectées ensemble au moyen de fils de liaison 202.
Le sixième mode de réalisation présente les avantages suivants.
(a) Puisque le substrat de partie centrale 120 stratifié avec la couche de support et qui est relativement épais, est en outre stratifié avec la bande de polyimide 131, il est possible d'améliorer la durabilité vis-àvis des contraintes mécaniques pendant la fabrication du substrat et l'assemblage du boîtier.
(b) Puisqu'aucune bande de masquage n'est utilisée, on peut non seulement faciliter l'opération, mais aussi empêcher qu'une feuille de cuivre relativement épaisse, faisant fonction du support, ne s'enlève en même temps que l'enlèvement de la bande de masquage.
La figure 15 montre un substrat de dispositif électronique selon un septième mode de réalisation de l'invention. Ce substrat 100 de dispositif électronique comprend une couche de métal composite (feuille de cuivre composite) 160 comprenant une couche de métal 161 qui est formée d'une feuille de cuivre faisant fonction de matériau de base et comportant une couche d'enlèvement qui a été déposée sur cette dernière, et une pellicule de métal mince 162 déposée en outre sur la couche d'enlèvement; un élément bande 130 stratifié sur la couche de métal composite 160 via l'adhésif 132 (voir les figures 16 A 16H) ; une pellicule 102 de photorésist de soudure (PSR) faisant fonction d'une première couche d'isolation électrique formée suivant un motif particulier sur la couche de métal 161; une première pellicule de placage 104 disposée dans une ouverture 103 formée en une position spécifiée de la pellicule de PSR 102; une deuxième pellicule de placage 105 disposée sur la première pellicule de placage 104; et une troisième pellicule de placage 106 disposée sur la deuxième pellicule de placage 105.
Du point de vue de la disponibilité, de celui du coût, de celui d'une conductivité électrique élevée et de celui de la capacité d'enlèvement lors de l'opération finale, la couche de métal 161 comprend de la manière la plus préférable, une feuille de cuivre, mais elle peut comprendre une feuille d'acier inoxydable, une feuille d'aluminium ou d'alliage d'aluminium, une feuille de nickel ou d'alliage de nickel, une feuille d'étain ou d'alliage d'étain.
La couche de métal composite 160 doit avoir une épaisseur de 20 pm ou davantage, parce qu'une certaine durabilité mécanique est nécessaire lors du transport et de la fabrication. Par ailleurs, lorsque l'on utilise dans un dispositif électronique, la couche de métal 161 doit être finalement enlevée, auquel cas la couche de métal épaisse 161 nécessite un temps prolongé de traitement, même en cas de dissolution chimique ou de meulage mécanique. Pour résoudre ce problème, on renforce la couche de métal 161 au moyen d'une pellicule de PSR 102, et, pour réduire le temps de dissolution ou de meulage, la couche de métal 161 utilise par exemple une feuille de cuivre de 12 pm d'épaisseur permettant d'assurer la durabilité mécanique et la réduction du temps d'enlèvement.
La pellicule de PSR 102 utilise une pellicule de résist organique, comme par exemple un résist de soudure insoluble ou bien un photorésist de soudure.
La première pellicule de placage 104 utilise de manière appropriée un placage d'or, d'argent, de palladium, de nickel, d'étain ou 25 de soudure pour effectuer une mise sous boîtier par soudure.
De plus, dans le cas d'une mise sous boîtier soudée sous pression au moyen d'une pellicule conductrice anisotrope (ACF), d'une pâte conductrice anisotrope (ACP), d'une pellicule non conductrice (NCF) ou d'une pâte non conductrice (NCP), la première pellicule de placage 104 utilise de manière appropriée de l'or, de l'argent, du palladium ou du nickel.
La deuxième pellicule de placage 105 est prévue comme couche de barrière destinée à empêcher la diffusion de l'étain présent dans la soudure dans l'or et utilise du nickel ou du cuivre. En ce qui concerne le nickel, son épaisseur est, de manière souhaitable, de 3 pm ou plus, tandis que, pour le cuivre, son épaisseur est, de manière souhaitable, de 5 pm ou plus.
La raison en est la suivante. Une fois achevée la mise sous boîtier, la première pellicule de placage 104 exposée sur le côté dorsal du boîtier est de manière souhaitable formée d'un placage d'or, en raison de la faciliter d'effectuer la mise sous boîtier. Toutefois, l'or diffuse thermiquement très vite avec l'étain, si bien qu'il diffuse immédiatement et s'évanouit pendant le soudage. Pour cette raison, si la deuxième pellicule de placage 105 ne fait pas fonction de barrière de diffusion vis-à-vis de l'étain, l'étain amènera la diffusion thermique de la deuxième pellicule de placage, qui atteindra la troisième pellicule de placage 106. De ce fait, la partie de liaison par fils sera notablement polluée. Par conséquent, la deuxième pellicule de placage 105 doit avoir l'épaisseur nécessaire pour empêcher la diffusion thermique de l'étain pendant la mise sous boîtier.
L'épaisseur nécessaire pour la deuxième pellicule de placage 105 est déterminée à partir de la vitesse de dissolution (vitesse de diffusion) de chaque métal dans la soudure fondue. Les performances de mise sous boîtier par soudure qui sont relatives au boîtier nécessitent une certaine durabilité vis-à-vis d'essais de reflux, où l'immersion dans un bain de soudure à 260 C pendant 10 s est répétée trois fois ou davantage. Plus spécialement, le temps d'immersion multiplié dans le bain de soudure est de 30 s ou davantage. Ici, puisque la vitesse de diffusion de l'étain dans le nickel à 260 C est de 0,01 pm/s, ou moins (voir Tadashi Osawa, "HANDADUKE NO KISO TO OUYOU", 2000, KOGYO CHOSAKAI), l'épaisseur de diffusion relative à une immersion de 30 s est de l'ordre de 0,3 pm d'après le calcul, mais, puisque la mince pellicule de placage comporte de nombreux trous d'épingles et fait fonction, de manière insuffisante, de la pellicule de barrière de diffusion, la formation d'une pellicule ayant quelques trous d'épingles nécessite 3 pm.
Dans le cas où du cuivre est sélectionné au titre de la deuxième pellicule de placage, la vitesse de diffusion de l'étain dans le cuivre à 260 C est de l'ordre de 0,1 pm/s (voir la référence ci-dessus indiquée). Par conséquent, l'épaisseur de diffusion correspondant à une immersion de 30 s est de l'ordre de 3 pm, d'après le calcul. Pour cette raison, pour tenir compte de la sécurité, une épaisseur de 5 pm ou davantage sera souhaitable.
L'épaisseur de la couche de placage destinée à servir de couche empêchant la diffusion varie en fonction du nombre de fois nécessité pour les essais de reflux. Par exemple, dans le cas d'une durabilité correspondant à 6 fois des essais de reflux à 260 C pendant 10 s, une épaisseur de 3 pm est acceptable pour le nickel, mais une épaisseur de l'ordre de 10 pm est nécessaire pour le cuivre.
La troisième couche de placage 106 est destinée à assurer la connexion électrique avec une électrode du composant électronique. La troisième pellicule de placage 106 peut utiliser l'or, l'argent et le palladium. Lorsqu'un composant électronique ayant une bosse d'or ou une bosse de soudure est connecté en puce à bosses, un placage d'or, d'étain, de palladium et de soudure est nécessaire.
Dans le cas où on utilise un placage de cuivre pour la deuxième pellicule de placage 105, afin d'empêcher la diffusion thermique du cuivre dans la surface de dessus, il est souhaitable de plaquer sur le cuivre du nickel avec une épaisseur de l'ordre de 1 pm, puis d'appliquer de l'or, de l'argent et du palladium.
La combinaison des première, deuxième et troisième pellicules de placage 104, 105, 106 constitue une électrode métallique 110 qui fait fonction de motif de câblage dans le dispositif électronique.
Les figures 16A à 16H présentent un procédé de fabrication du substrat de dispositif électronique selon le septième mode de réalisation de l'invention.
Tout d'abord, comme représenté sur la figure 16A, on prépare une couche de métal composite (feuille de cuivre composite) 160 comprenant une couche de métal 161 formée d'une feuille de cuivre laminée d'une épaisseur de 18 pm et sur laquelle a été déposée une couche d'enlèvement, et d'une pellicule métallique mince 162 qui a en outre été déposée sur la couche d'enlèvement. Cette couche de métal composite 160 peut employer "CopperBond Extra Thin Foil (XTF)" (Japan Olin Brass Corp.), par exemple.
Cette feuille de cuivre composite est appelée une feuille de cuivre stratifiée avec une couche de support. Le substrat de partie centrale stratifié avec une couche de support est le matériau de base dans lequel, pour produire une feuille de métal mince (dans de nombreux cas, une feuille de cuivre), on forme une feuille de métal mince par électrolyse après qu'une couche d'enlèvement, qui possède une faible adhésion de manière à pouvoir être enlevée lors d'une opération ultérieure, a été formée dans la couche de support formée de la feuille de métal (dans de nombreux cas, une feuille de cuivre) qui a une épaisseur de l'ordre de 18 pm ou davantage.
En plus de "CopperBond Extra Thin Foil (XTF)" (Japan Olin Brass Corp.), faisant fonction de la feuille de métal stratifiée avec la couche de support, il existe "MicroThinTm" (Mitsui Mining & Smelting Co. Ltd. ). Ce dernier est un matériau de base qui utilise une couche d'enlèvement organique au titre de la couche d'enlèvement, où l'autre configuration est identique à la première. Pour les deux, la couche de métal 122 (feuille de cuivre ultramince) de la couche de surface et la couche de support 121 ayant une base épaisse peuvent être séparées l'une de l'autre au moyen d'une force faible de l'ordre de 20 N/m.
Plus spécialement, le matériau de base du premier cas possède une couche d'enlèvement inorganique et peut donc être facilement enlevé après chauffage à une température supérieure à 400 C. La feuille de cuivre ultramince stratifiée avec la couche de support, ayant une couche d'enlèvement organique, a pour inconvénient que la température de résistance à la chaleur est basse, en étant de l'ordre de 230 C, si l'on compare au matériau de couche d'enlèvement inorganique.
Comme représenté sur la figure 16B, un élément formant une bande 130 est préparé, dans lequel une bande de polyimide 131 est revêtue d'un adhésif 132. Ici, on utilise comme bande de polyimide 131 "UPILEX S" (épaisseur: 25 pm), UBE INDUSTRIES, LTD, et, au titre de l'adhésif 132, "X SERIES" (comprenant une résine époxy), Tomoegawa Paper Co., Ltd. Comme représenté sur la figure 16C, la bande de polyimide 131 et la couche de métal composite 160 sont stratifiées avec l'adhésif 132 et une pellicule de métal 162 tournés l'un vers l'autre, par stratification au cylindre, ce qui conduit à l'obtention d'un matériau de base 140 comprenant 5 couches, formées d'une feuille de cuivre laminée (couche de métal 161:18 pm) / d'une couche d'enlèvement (environ 100 Â) / d'une feuille de cuivre ultramince (3 pm) / de l'adhésif 132 (12 pm) / du substrat de support (bande de polyimide 131: 25 pm), en citant depuis la couche de surface.
Ensuite, comme représenté sur la figure 16D, on revêt la couche de métal 161 du matériau de base 140 au moyen d'une pellicule de PSR 102 de 15 pm d'épaisseur qui fait fonction de la première couche d'isolation électrique, par sérigraphie. Ensuite, comme représenté sur la figure 16E, on envoie sur la pellicule de PSR 102 des rayons ultraviolets 107 via un masque photographique 108. Comme représenté sur la figure 16F, cette opération est suivie d'un développement et de la formation d'ouvertures 103 ayant une forme voulue sur la pellicule de PSR 102.
Ensuite, comme représenté sur la figure 16G, on immerge le substrat de la figure 16F dans un liquide de placage électrique d'or pour former une première pellicule de placage 104 et, en utilisant la feuille de cuivre ultramince comme cathode, on applique une pellicule de placage d'or de 0, 5 pm d'épaisseur aux ouvertures 103 au titre d'une première pellicule de placage 104.
Ensuite, comme représenté sur la figure 16H, par immersion dans un liquide de placage électrique de nickel, on applique à la première pellicule de placage 104, une pellicule de placage de nickel de 5 pm d'épaisseur au titre d'une deuxième pellicule de placage 105, et immédiatement après cette opération, on immerge dans un liquide de placage électrique d'or afin d'appliquer, au titre d'une troisième pellicule de placage 106, une pellicule de placage d'or de 0,5 pm d'épaisseur à la deuxième pellicule de placage 105. Cette opération est suivie par un lavage à l'eau effectué à un degré suffisant et un séchage ultérieur, ce qui conduit à l'obtention d'un dispositif 100 de dispositif électronique.
Le septième mode de réalisation présente les avantages suivants.
(a) Puisque le matériau de base 140 possède une couche de métal composite 160 qui est stratifiée avec la bande de polyimide 131 isolante et résistant à la chaleur, le montage d'aucune bande de masquage n'est nécessaire pendant le placage. Pour cette raison, lors de l'enlèvement de la bande de masquage, la pellicule de métal 160 ne peut être enlevée avec elle.
(b) Puisque la stratification de la pellicule de métal 162 de la couche de métal composite 160 avec l'élément bande 130 qui fait fonction du substrat de support maintient l'équilibre d'épaisseur avec la bande de polyimide 131, il est possible d'enlever très doucement et de supprimer la bande de polyimide.
Les figures 17A à 17G montrent un procédé de fabrication d'un dispositif électronique utilisant un substrat de dispositif électronique selon un huitième mode de réalisation.
Tout d'abord, on soude un composant électronique (puce de circuit intégré) 201 au moyen d'une pâte de soudage de puce en une position spécifiée de la pellicule de PSR 102 d'un substrat 100 de dispositif électronique, représenté sur la figure 17A, expliqué sur les figures 16A à 16H, comme représenté sur la figure 17B. Ensuite, on connecte électriquement ensemble une borne d'électrode en aluminium, non représentée, du composant électronique 201 et la troisième pellicule de placage 106 du substrat 100 de dispositif électronique, au moyen de fils de liaison métalliques 202, comme représenté sur la figure 17C.
Ensuite, comme représenté sur la figure 17D, cette opération est suivie par un scellement au moyen d'une résine de scellement 203 dans le but de recouvrir le composant électronique 201, les fils de liaison 202 et la troisième de pellicule de placage 106 et, ainsi, protéger le composant électronique 201 et les parties de liaison vis-à-vis de l'environnement extérieur. Ensuite comme représenté sur la figure 17E, on sépare, ensemble, l'élément bande 130 et la couche de métal 160 vis-à-vis de la couche de métal 161, de façon à exposer la couche de métal 161, comme on peut le voir sur la figure 17F.
Sur la figure 17D, le substrat 100 de dispositif électronique comprend cette couche formée de la résine de scellement 203 ou du composant électronique 201 et de la pâte de soudage de puce ou des fils de liaison 202 (fils métalliques) / de la pellicule de PSR 102 ou de la troisième pellicule de placage 106 / de la feuille de cuivre laminée (couche de métal 161) / de la couche d'enlèvement / de la feuille de cuivre ultramince (pellicule de métal 162) / de l'adhésif 132 / du substrat de support (bande de polyimide 131), en citant ces éléments depuis la couche de surface. Ainsi, la force d'adhésion de l'interface comprise entre la feuille de cuivre laminée (couche de métal 161) et la couche d'enlèvement est de 20 N/m, ce qui est très faible par comparaison avec la force d'adhésion des autres interfaces, de l'ordre de 1000 N/m, ou davantage. Par conséquent, on sépare de manière précise la bande de polyimide 131, la pellicule de métal 162 et la couche d'enlèvement de façon à exposer aisément la surface de la feuille de cuivre laminée (couche de métal 161).
Ensuite, on pulvérise sur la couche de métal 161, une solution mixte d'acide sulfurique et de peroxyde d'hydrogène, afin de dissoudre chimiquement la couche de métal 161 et de l'éliminer. La gravure de cette couche de métal 161 s'effectue jusqu'à ce que la première pellicule de placage 104 soit exposée, comme représenté sur la figure 17G. Cette première pellicule de placage 104 fait également fonction de moyen d'arrêt de gravure pour la couche de métal 161, comme dans le deuxième mode de réalisation. Les opérations ci-dessus conduisent à l'obtention d'un dispositif électronique 200 à boîtier sans partie centrale, où il n'existe aucun substrat de partie centrale par enlèvement du substrat de partie centrale vis-à-vis du boîtier. La structure plane du dispositif électronique 200 est, dans ce mode de réalisation, représentée sur la figure 14.
Le huitième mode de réalisation présente les avantages suivants.
(a) Puisque la couche de métal composite 160 est en outre stratifiée avec l'élément bande 130 résistant à la chaleur, il est possible d'améliorer la durabilité vis-à-vis des contraintes mécaniques thermiques pendant la fabrication du substrat et l'assemblage du boîtier.
(b) Puisque, pendant le plaquage des ouvertures formées de la substance isolante appliquée à la surface de la feuille de cuivre laminée relativement épaisse, la pellicule métallique 162 se trouve avoir été précédemment stratifiée avec la bande de polyimide 131, aucune opération de stratification de la bande de masquage n'est nécessaire. Il est donc possible non seulement de faciliter l'opération, mais aussi d'empêcher que la feuille de cuivre ultramince ne soit enlevée en même temps pendant l'enlèvement de la bande de masquage.
(c) Puisque l'équilibre des épaisseurs de la couche de métal composite 160 et de l'élément bande 130 est maintenu, il est possible d'enlever la bande de polyimide 131 très doucement et de l'éliminer.
(d) Alors que l'étain diffuse par effet thermique immédiatement pendant le soudage d'or de l'électrode plaqué-or dans la surface inférieure du boîtier, comme la pellicule de placage de nickel de 3 pm ou plus est appliquée à mi-chemin de la configuration de plaquage, le nickel de la couche intermédiaire fait fonction d'une couche de barrière contre la diffusion de l'étain pour les différentes opérations de soudage. Puisque le plaquage de nickel sous épaisseur de 3 pm ou davantage empêche l'étain d'atteindre la surface de dessus en raison de la diffusion dans le nickel, même dans le cas où au moins 7 opérations d'essais de reflux répétées à 260 C pendant 30 s, aucune partie liée par des fils n'est endommagée.
Le huitième mode de réalisation utilise la feuille de cuivre laminée de 18 pm d'épaisseur au titre de la couche de métal 161, mais peut utiliser à cet effet une feuille de cuivre électrolytique, ou bien l'autre feuille de métal. De plus, l'utilisation d'une feuille de métal plus mince rend possible de réduire la charge d'enlèvement par dissolution chimique ou meulage mécanique.
La figure 18 montre un substrat de dispositif électronique selon un neuvième mode de réalisation de l'invention. La configuration des électrodes de plaquage du précédent mode de réalisation comprend trois couches formées d'or / de nickel / d'or, citées depuis la couche la plus inférieure, qui fait fonction de l'électrode à mettre sous boîtier sur le côté dorsal du boîtier, mais le cuivre peut être plaqué en pratique à la place du nickel. Dans ce cas, puisque la vitesse de diffusion du cuivre est 10 fois, ou davantage, la vitesse de diffusion du nickel, l'épaisseur nécessaire pour la barrière de diffusion vis-à-vis de l'étain est augmentée.
La figure 18 montre un exemple dans lequel du cuivre est utilisé au titre de la deuxième pellicule de placage. Le procédé de fabrication est sensiblement identique à celui du septième mode de réalisation. Plus spécialement, les opérations relatives aux figures 16A à 16F produisent une ouverture dans une pellicule de PSR sur un substrat de bande utilisant une feuille de cuivre "pelable" comme base.
Ensuite, on immerge le substrat de la figure 16F dans un liquide de placage électrique d'or afin de former une première pellicule de placage 104 et, en utilisant la feuille de cuivre ultramince comme cathode, on applique aux ouvertures 103, au titre d'une première pellicule de placage 104, une pellicule de placage d'or de 0,5 pm d'épaisseur, comme représenté sur la figure 16G.
Ensuite, par immersion dans un liquide de placage électrique de 35 cuivre, on applique à la première pellicule de placage 104, une pellicule de placage de cuivre de 10 pm d'épaisseur au titre d'une deuxième pellicule de placage 105, cette opération étant suivie par l'immersion dans un liquide de placage électrique de nickel visant à l'application, au titre d'une troisième pellicule de placage 106, d'une pellicule de placage de nickel de 1 pm d'épaisseur à la deuxième pellicule de placage 105, cette opération étant immédiatement suivie par une immersion dans un liquide de placage électrique d'or, permettant d'appliquer, au titre d'une quatrième pellicule de placage 106', une pellicule de placage d'or de 0,5 pm d'épaisseur à la troisième pellicule de placage 106. Cette opération est suivie par un lavage à l'eau à un degré suffisant et un séchage ultérieur, ce qui amène l'obtention d'un substrat 100 de dispositif électronique.
Un schéma simplifié de la pellicule de placage ayant cette configuration est présenté sur la figure 18. La configuration de plaquage de ce mode de réalisation comprend quatre couches formées d'or (0,5 pm) / de cuivre (10 pm) / de nickel (1 pm) / d'or (0,5 pm), ces éléments étant cités depuis la couche la plus inférieure qui fait fonction de l'électrode à mettre sous boîtier sur le côté dorsal du boîtier.
Selon le neuvième mode de réalisation, en plus des avantages (a) et (b) du septième mode de réalisation, puisque la plus grande partie du câblage est formée d'un placage de cuivre, les conductivités électriques et thermiques sont élevées, et les propriétés de transmission de câblage sont excellentes.
Un procédé d'assemblage d'un composant électronique utilisant le substrat de bande du neuvième mode de réalisation a été présenté, et ses avantages sont semblables à ceux du huitième mode de réalisation.
L'invention n'est pas limitée à chacun des modes de réalisation présentés ci-dessus, mais diverses modifications sont possibles en restant dans ledomaine où l'on ne s'écarte pas des idées techniques de l'invention.
Dans chacun des modes de réalisation ci-dessus présentés, une bille de soudure peut être connectée à l'électrode métallique 110. De plus, le composant électronique 201 et la troisième pellicule de placage 106 peuvent être électriquement connectés l'un à l'autre, au moyen de bosses de soudure au lieu d'un soudage par fils.
Alors que l'électrode métallique 110 est représentée comme comprenant trois couches formées d'or / de nickel / d'or, où l'on suppose la mise sous boîtier de soudage du boîtier du type à liaison par fils dans chaque mode de réalisation ci-dessus présenté, il est possible de combiner librement le type approprié et l'épaisseur correspondante en fonction de procédés d'assemblage du composant électronique 201, en particulier des procédés de connexion électrique du composant et du substrat, ainsi que des procédés permettant de mettre sous boîtier le composant assemblé sur une carte de câblage imprimée.
Dans chacun des modes de réalisation ci-dessus présentés, des bosses de soudure peuvent être attachées à la première pellicule de placage 104, de façon à fabriquer un substrat 100 de dispositif électronique ou un dispositif électronique 200 du type à matrice en grille de billes (notée BGA, d'après "bail grid array"). De plus, la connexion électrique d'une électrode du composant électronique 201 se trouvant dans le dispositif électronique 200 et de l'électrode métallique 110 peut faire usage d'une connexion utilisant ou bien une liaison par fils, qui connecte le côté dorsal du composant électronique 201 au substrat 100 du dispositif électronique, cette opération étant suivie par une connexion par câble mince métallique, ou bien un soudage par bosses, qui connecte des bosses au composant électronique 201, après quoi est effectuée une connexion au substrat 100 de dispositif électronique via les bosses.
Alors qu'un exemple a été présenté dans chaque mode de réalisation cidessus, où il existe un unique composant électronique 201 monté dans un dispositif électronique 200, l'invention peut être appliquée à un boîtier à plusieurs puces, où plusieurs composants sont montés.
De plus, l'invention peut être appliquée à un dispositif électronique dans lequel plusieurs composants sont placés suivant une matrice dans une aire unité, et sont scellés collectivement dans de la résine, cette opération étant suivie par un découpage en petits morceaux correspondant chacun à un composant unité.
Dans chacun des modes de réalisation présentés ci-dessus, le composant électronique peut être un composant fonctionnel autre qu'une puce de circuit intégré, comme par exemple un condensateur, une bobine d'induction, un transistor, une diode, une mémoire, un filtre électrique, etc., auxquels l'invention peut être appliquée, comme dans l'exemple de la puce de circuit intégré.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des dispositifs et des procédés dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.

Claims (1)

  1. 39 REVENDICATIONS
    1. Substrat (100) de dispositif électronique, caractérisé en ce qu'il comprend un substrat de partie centrale (101) formant une plaque mince; une électrode métallique (110) placée sur le substrat de partie centrale et connectée électriquement à une électrode d'un composant électronique devant être mis sous boîtier; et une couche d'isolation électrique placée de façon à entourer l'électrode métallique.
    2. Substrat (100) de dispositif électronique selon la revendication 1, caractérisé en ce que le substrat de partie centrale (101) comprend l'un quelconque des éléments suivants, à savoir une feuille de cuivre, une feuille d'acier inoxydable, une feuille d'aluminium ou d'alliage d'aluminium, une feuille de nickel ou d'alliage de nickel, ou une feuille d'étain ou d'alliage d'étain.
    3. Substrat (100) de dispositif électronique selon la revendication 1, caractérisé en ce que le substrat de partie centrale (101) comprend une couche de support formée d'un métal faisant fonction de matière première, une couche de séparation formée sur la couche de support, et une couche de métal formée sur la couche de séparation, la couche de métal étant disposée du côté de la couche d'isolation électrique.
    4. Substrat (100) de dispositif électronique selon la revendication 3, caractérisé en ce que la couche de métal possède, entre elle-même et la couche de support, via la couche de séparation, une plus petite résistance de liaison qu'entre elle-même et la couche d'isolation électrique.
    5. Substrat (100) de dispositif électronique selon la revendication 3, caractérisé en ce que la couche de séparation comprend une couche de séparation à base organique ou à base inorganique.
    6. Substrat (100) de dispositif électronique selon la revendication 3, caractérisé en ce que la couche de métal comprend une feuille de cuivre, une feuille d'alliage de cuivre, une feuille d'acier inoxydable, une feuille d'aluminium ou d'alliage d'aluminium, une feuille de nickel ou d'alliage de nickel, une feuille d'étain ou une feuille d'alliage d'étain.
    7. Substrat (100) de dispositif électronique selon la revendication 1, caractérisé en ce que le substrat de partie centrale (101) est stratifié avec un substrat de support.
    8. Substrat (100) de dispositif électronique selon la revendication 7, caractérisé en ce que le substrat de support comprend une pellicule d'isolation ayant un adhésif.
    9. Substrat (100) de dispositif électronique selon la revendication 1, caractérisé en ce que la couche d'isolation électrique comprend un résist de soudure ou un photorésist de soudure (102).
    10. Substrat (100) de dispositif électronique selon la revendication 1, caractérisé en ce que l'électrode de métal comprend une unique couche d'une substance élémentaire d'or, d'argent, de cuivre, de nickel, de palladium, d'étain, de rhodium, de cobalt, ou de leurs alliages, ou bien une couche empilée de ces substances.
    11. Substrat (100) de dispositif électronique selon la revendication 1, caractérisé en ce que l'électrode métallique (110) comprend au moins un placage de cuivre ou d'alliage de cuivre de 5 pm, ou davantage, ou bien un placage de nickel ou d'alliage de nickel de 3 pm, ou davantage.
    12. Procédé de fabrication d'un substrat de dispositif électronique caractérisé en ce qu'il comprend les opérations suivantes: former une couche d'isolation électrique sur un côté d'un substrat de partie centrale métallique; former une ouverture dans la couche d'isolation électrique; et former une électrode métallique dans l'ouverture.
    13. Procédé de fabrication d'un substrat de dispositif électronique selon la revendication 12, caractérisé en ce que le substrat de la partie centrale comprend un matériau de base composite ayant une couche de support, une couche de séparation et une couche métallique qui y sont empilées.
    14. Procédé de fabrication d'un substrat de dispositif électronique selon la revendication 12, caractérisé en ce que le substrat de la partie centrale comprend un matériau de base composite ayant une couche de support, une couche de séparation et une couche de métal qui y sont empilées, le matériau de base composite étant solidaire d'un substrat de support.
    15. Procédé de fabrication d'un substrat de dispositif électronique selon la revendication 14, caractérisé en ce que le substrat de support comprend une pellicule d'isolation ayant un adhésif.
    16. Procédé de fabrication d'un substrat de dispositif électronique selon la revendication 12, caractérisé en ce que la couche d'isolation électrique est soudée au substrat de partie centrale par dépôt ou soudage sous pression.
    17. Procédé de fabrication d'un substrat de dispositif électronique selon la revendication 12, caractérisé en ce que la couche d'isolation électrique comprend un résist de soudure ou un photorésist de soudure.
    18. Procédé de fabrication d'un substrat de dispositif électronique selon la revendication 12, caractérisé en ce que le substrat de partie centrale comprend l'un quelconque des éléments suivants, à savoir une feuille de cuivre, une feuille d'acier inoxydable, une feuille d'aluminium ou d'alliage d'aluminium, une feuille de nickel ou d'alliage de nickel ou une feuille d'étain ou d'alliage d'étain.
    19. Dispositif électronique (200), caractérisé en ce qu'il comprend: un composant électronique (201) dans lequel sont incluses une ou plusieurs électrodes de connexion externe; une ou plusieurs électrodes de métal (110) avec lesquelles est monté un composant électronique destiné à être électriquement connecté à l'électrode, et qui sont formées de façon à traverser l'épaisseur d'une couche à isolation électrique entourant le composant électronique; et un matériau de revêtement isolant qui couvre la surface du composant électronique et l'électrode métallique.
    20. Dispositif électronique (200) selon la revendication 19, caractérisé en ce que l'électrode métallique (110) est connectée à une bille de soudure.
    21. Dispositif électronique (200) selon la revendication 19, caractérisé en ce que l'électrode métallique (110) est électriquement connectée à l'électrode du composant électronique au moyen d'un fil mince métallique.
    22. Dispositif électronique (200) selon la revendication 19, caractérisé en ce que l'électrode métallique est électriquement connectée à l'électrode du composant électronique au moyen d'une bosse.
    23. Dispositif électronique (200) caractérisé en ce qu'il comprend: un composant électronique (201) ; une électrode métallique placée dans une région qui est électriquement connectée à une électrode du composant électronique; et un matériau de revêtement isolant qui recouvre le composant électronique et possédant une électrode métallique dans une partie de sa surface, où une couche d'isolation électrique est placée autour de l'électrode métallique dans la surface du matériau de revêtement isolant.
    24. Dispositif électronique (200) selon la revendication 23, caractérisé en ce que l'électrode métallique est connectée à une bille de soudure.
    25. Dispositif électronique (200) selon la revendication 23, 20 où l'électrode métallique est électriquement connectée à l'électrode du composant électronique au moyen d'un fil mince métallique.
    26. Dispositif électronique (200) selon la revendication 23, où l'électrode métallique est électriquement connectée à l'électrode du composant électronique au moyen d'une bosse.
    27. Procédé de fabrication d'un dispositif électronique, caractérisé en ce qu'il comprend les opérations suivantes: monter un composant électronique sur un substrat de dispositif électronique, comprenant, sur un substrat de partie centrale, une couche d'isolation électrique et une ou plusieurs électrodes métalliques formées dans la couche d'isolation électrique, afin de traverser l'épaisseur de la couche d'isolation électrique; connecter électriquement une électrode particulière du composant électronique et l'électrode métallique; recouvrir au moyen d'un matériau de revêtement isolant au 35 moins une partie de connexion électrique du composant électronique et l'électrode métallique; et retirer le substrat de partie centrale vis-à-vis du substrat du dispositif électronique.
    28. Procédé de fabrication d'un substrat de dispositif électronique selon la revendication 27, où l'opération d'enlèvement du substrat de la partie avant vis-à-vis du substrat de dispositif électronique s'effectue par dissolution chimique, dissolution électrochimique, meulage mécanique, ou bien une combinaison de ces processus.
    29. Procédé de fabrication d'un substrat de dispositif électronique selon la revendication 27, où, lorsque le substrat de partie centrale comprend plusieurs couches où est insérée une couche d'enlèvement, l'opération d'enlèvement du substrat de la partie centrale vis-à-vis du substrat du dispositif électronique comprend l'opération consistant à enlever le côté avant du substrat de la partie centrale vis-à-vis de la surface de la couche d'enlèvement, après quoi on enlève la couche de métal du substrat de la partie avant qui subsiste dans la couche d'isolation électrique, par dissolution chimique, dissolution électrochimique, meulage mécanique, ou bien une combinaison de ces processus.
FR0650937A 2005-03-17 2006-03-17 Substrat de dispositif electronique, dispositif electronique et leurs procedes de fabrication Withdrawn FR2883415A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005076674 2005-03-17
JP2005290463A JP5001542B2 (ja) 2005-03-17 2005-10-03 電子装置用基板およびその製造方法、ならびに電子装置の製造方法

Publications (1)

Publication Number Publication Date
FR2883415A1 true FR2883415A1 (fr) 2006-09-22

Family

ID=36942468

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0650937A Withdrawn FR2883415A1 (fr) 2005-03-17 2006-03-17 Substrat de dispositif electronique, dispositif electronique et leurs procedes de fabrication

Country Status (7)

Country Link
US (3) US20060225918A1 (fr)
JP (1) JP5001542B2 (fr)
KR (1) KR100800251B1 (fr)
DE (1) DE102006012322A1 (fr)
FR (1) FR2883415A1 (fr)
IT (1) ITMI20060484A1 (fr)
TW (1) TWI279893B (fr)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
KR100835720B1 (ko) 2006-12-04 2008-06-05 삼성전기주식회사 이미지센서 모듈 및 이를 이용한 카메라 모듈
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
CN101821431B (zh) 2007-07-06 2012-02-15 第一电子工业株式会社 连接器制造方法和通过该方法制造的连接器
JP5034913B2 (ja) * 2007-12-07 2012-09-26 住友金属鉱山株式会社 半導体装置製造用基板とその製造方法
WO2009081929A1 (fr) * 2007-12-26 2009-07-02 Fujikura Ltd. Carte montée et son procédé de fabrication
US8367304B2 (en) 2008-06-08 2013-02-05 Apple Inc. Techniques for marking product housings
JP5320863B2 (ja) * 2008-07-02 2013-10-23 オムロン株式会社 電子部品
JP5429169B2 (ja) * 2008-08-06 2014-02-26 日立化成株式会社 Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた基板の研磨方法
JP2010056269A (ja) * 2008-08-28 2010-03-11 Nec Tokin Corp 固体電解コンデンサ
JP2010123703A (ja) * 2008-11-19 2010-06-03 Furukawa Electric Co Ltd:The キャリア付きプリント配線基板およびその製造方法
TWM356216U (en) * 2008-12-12 2009-05-01 Kun Yuan Technology Co Ltd Memory chip packaging module
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
WO2010112983A1 (fr) * 2009-03-31 2010-10-07 Stmicroelectronics (Grenoble 2) Sas Boîtier de semi-conducteur connecté par fil à fil revêtu
JP2010258311A (ja) * 2009-04-27 2010-11-11 Furukawa Electric Co Ltd:The プリント配線基板の製造方法
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
US9173336B2 (en) 2009-05-19 2015-10-27 Apple Inc. Techniques for marking product housings
JP5120342B2 (ja) 2009-06-18 2013-01-16 ソニー株式会社 半導体パッケージの製造方法
WO2011007588A1 (fr) 2009-07-16 2011-01-20 日立化成工業株式会社 Fluide de polissage chimico-mécanique et procédé de polissage du palladium
US8663806B2 (en) 2009-08-25 2014-03-04 Apple Inc. Techniques for marking a substrate using a physical vapor deposition material
JP5463812B2 (ja) 2009-09-10 2014-04-09 ソニー株式会社 半導体装置および通信装置
WO2011034137A1 (fr) * 2009-09-16 2011-03-24 株式会社村田製作所 Module ayant un composant électronique intégré
US10071583B2 (en) 2009-10-16 2018-09-11 Apple Inc. Marking of product housings
US9845546B2 (en) 2009-10-16 2017-12-19 Apple Inc. Sub-surface marking of product housings
US8809733B2 (en) 2009-10-16 2014-08-19 Apple Inc. Sub-surface marking of product housings
JP5636184B2 (ja) * 2009-11-19 2014-12-03 日立マクセル株式会社 半導体装置、半導体装置用基板及びこれらの製造方法
US8194400B2 (en) * 2009-12-11 2012-06-05 Kabushiki Kaisha Toshiba Electronic device
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2378550A1 (fr) * 2010-04-14 2011-10-19 Nxp B.V. Boîtier de circuit intégré sans broches
US8703546B2 (en) * 2010-05-20 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Activation treatments in plating processes
JP5333353B2 (ja) * 2010-06-14 2013-11-06 住友金属鉱山株式会社 半導体素子搭載用基板及びその製造方法
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US20120077054A1 (en) * 2010-09-25 2012-03-29 Tao Wu Electrolytic gold or gold palladium surface finish application in coreless substrate processing
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
WO2012108469A1 (fr) * 2011-02-08 2012-08-16 ローム株式会社 Dispositif à semi-conducteur et procédé de fabrication de dispositif à semi-conducteur
US20120248001A1 (en) 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US9280183B2 (en) * 2011-04-01 2016-03-08 Apple Inc. Advanced techniques for bonding metal to plastic
TW201248745A (en) * 2011-05-20 2012-12-01 Subtron Technology Co Ltd Package structure and manufacturing method thereof
JP5403435B2 (ja) * 2011-09-09 2014-01-29 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
TW201351515A (zh) * 2012-06-07 2013-12-16 Subtron Technology Co Ltd 封裝載板及其製作方法
US10071584B2 (en) 2012-07-09 2018-09-11 Apple Inc. Process for creating sub-surface marking on plastic parts
TW201405590A (zh) * 2012-07-25 2014-02-01 Benq Materials Corp 異方性導電膜
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9434197B2 (en) 2013-06-18 2016-09-06 Apple Inc. Laser engraved reflective surface structures
US9314871B2 (en) 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
JP5807815B2 (ja) * 2013-11-01 2015-11-10 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
DE102014000126A1 (de) * 2014-01-13 2015-07-16 Auto-Kabel Management Gmbh Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
JP6031059B2 (ja) 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP6031060B2 (ja) 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
DE102014214057A1 (de) * 2014-07-18 2016-01-21 Zf Friedrichshafen Ag Elektronische Getriebesteuerungseinrichtung und Verfahren zum Herstellen derselben
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002843B2 (en) 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
JP6380805B2 (ja) * 2015-04-07 2018-08-29 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及びそれらの製造方法
KR101944783B1 (ko) * 2017-01-16 2019-04-18 일진머티리얼즈 주식회사 캐리어박 부착 극박동박
CN107146774A (zh) * 2017-04-19 2017-09-08 深圳市环基实业有限公司 一种ic封装用载板及其封装工艺
DE102017210894A1 (de) * 2017-06-28 2019-01-03 Robert Bosch Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
US11075435B2 (en) 2018-10-25 2021-07-27 International Business Machines Corporation Electroplating of niobium titanium
CN113474853B (zh) * 2019-02-27 2023-04-04 住友电工印刷电路株式会社 印刷配线板及印刷配线板的制造方法
US11735802B2 (en) * 2020-04-27 2023-08-22 International Business Machines Corporation Electroplated metal layer on a niobium-titanium substrate
JP7132298B2 (ja) * 2020-09-18 2022-09-06 マクセル株式会社 半導体装置用基板、半導体装置の製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781020B2 (ja) 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
JP2840316B2 (ja) 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JP2624068B2 (ja) * 1991-12-12 1997-06-25 日立化成工業株式会社 プリント配線板の製造法
EP0723387A1 (fr) * 1995-01-19 1996-07-24 Digital Equipment Corporation Barrage de pastilles de montage en surface d'une plaque à circuit imprimé par une masque de soudure
JPH09252014A (ja) 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
KR19980020727A (ko) * 1996-09-11 1998-06-25 김광호 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US7270867B1 (en) * 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US7226811B1 (en) * 1998-06-10 2007-06-05 Asat Ltd. Process for fabricating a leadless plastic chip carrier
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US7271032B1 (en) * 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6569543B2 (en) * 2001-02-15 2003-05-27 Olin Corporation Copper foil with low profile bond enahncement
US6346335B1 (en) 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
JP3626075B2 (ja) 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP2002158313A (ja) * 2000-09-08 2002-05-31 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
JP4002736B2 (ja) * 2001-03-21 2007-11-07 株式会社巴川製紙所 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP4627957B2 (ja) * 2002-05-29 2011-02-09 日立化成工業株式会社 半導体装置の製造方法及び積層型半導体装置
JP4245370B2 (ja) * 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
JP2005005435A (ja) * 2003-06-11 2005-01-06 Sony Corp 実装基板及びその製造方法
JP4397653B2 (ja) * 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
US7132158B2 (en) * 2003-10-22 2006-11-07 Olin Corporation Support layer for thin copper foil
US7144517B1 (en) * 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
JP5001542B2 (ja) 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法

Also Published As

Publication number Publication date
US20090211796A1 (en) 2009-08-27
KR20060101348A (ko) 2006-09-22
KR100800251B1 (ko) 2008-02-01
US20080201943A1 (en) 2008-08-28
ITMI20060484A1 (it) 2006-09-18
DE102006012322A1 (de) 2006-10-05
JP5001542B2 (ja) 2012-08-15
JP2006295114A (ja) 2006-10-26
US8230591B2 (en) 2012-07-31
US20060225918A1 (en) 2006-10-12
TWI279893B (en) 2007-04-21
US8101864B2 (en) 2012-01-24
TW200635000A (en) 2006-10-01

Similar Documents

Publication Publication Date Title
FR2883415A1 (fr) Substrat de dispositif electronique, dispositif electronique et leurs procedes de fabrication
US8003444B2 (en) Semiconductor device and manufacturing method thereof
US6510976B2 (en) Method for forming a flip chip semiconductor package
KR100658547B1 (ko) 반도체 장치 및 그 제조 방법
JP5599276B2 (ja) 半導体素子、半導体素子実装体及び半導体素子の製造方法
FR2485866A1 (fr) Substrat de cablage mince
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
US20070145603A1 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US8183469B2 (en) Wiring board and method of manufacturing the same
JP4709463B2 (ja) 銘入り素子
JP2011528507A (ja) 薄いメタルコンタクトを具備する集積回路をパッケージングする方法及びシステム
TW201145466A (en) Electronic component for wiring and method of manufacturing the same
CN108156770B (zh) 一种pcb的制作方法和pcb
JP6689691B2 (ja) 配線基板及びその製造方法
KR101600159B1 (ko) 태양 전지용 집전 시트의 배선 패턴 형성용 도전성 기재 및 태양 전지용 집전 시트의 제조 방법
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
TW200950018A (en) Circuit structure and manufactring method thereof
JP6299004B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
WO2016104713A1 (fr) Substrat de dispositif à semi-conducteurs, élément de câblage de dispositif à semi-conducteurs et son procédé de production et procédé de production de dispositif à semi-conducteurs à l'aide d'un substrat de dispositif à semi-conducteurs
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JPH04102341A (ja) Ｔａｂテープの製造方法
KR101234141B1 (ko) 리드프레임 및 이를 이용한 반도체패키지, 이들의 제조방법
JP5168998B2 (ja) 半導体装置用基板及びその製造方法

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse

Effective date: 20121130