JP2005005435A - 実装基板及びその製造方法 - Google Patents
実装基板及びその製造方法 Download PDFInfo
- Publication number
- JP2005005435A JP2005005435A JP2003166347A JP2003166347A JP2005005435A JP 2005005435 A JP2005005435 A JP 2005005435A JP 2003166347 A JP2003166347 A JP 2003166347A JP 2003166347 A JP2003166347 A JP 2003166347A JP 2005005435 A JP2005005435 A JP 2005005435A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- transfer sheet
- pattern
- layer
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【解決手段】転写シート10の一表面に導体パターン12を形成する工程と、絶縁層14に空隙部16を形成する工程と、導体パターン12を挟むように転写シート10と絶縁層14とを互いに貼り合わせた後、転写シート10を除去するパターン転写工程と、導体パターン12に電気的に接続させて空隙部16に素子17を収容する工程と、導体パターン12において素子17の接続面の反対面に素子17と電気的に接続する外部端子22を接合させる工程を有する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、導体パターンの形成を転写シートを用いた転写法によって行う実装基板及びその製造方法に関し、更に詳しくは、1層の導体パターンの一表面に素子が実装され、反対側の他方の面に外部端子が接合された実装基板及びその製造方法に関する。
【0002】
【従来の技術】
近年、携帯電話機やPDA(Personal Digital Assistant)、ノート型コンピュータ等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装化が不可欠となっている。従来より、電子部品の高密度実装化は、電子部品の小型化による部品端子のファインピッチ化や、電子部品が実装される配線基板上の導体パターンの微細化等によって進められてきた。
【0003】
また、近年においては、三次元的な配線の引き回しを可能とする多層配線化の開発が進められ、更には、その多層配線基板に対し、チップ抵抗やチップコンデンサ等あるいは半導体ベアチップ等の素子を内蔵して、実装効率の更なる向上を図った素子実装基板の開発も進められている。
【0004】
また、配線基板の導体パターンを形成する方法として、従来より、転写シートを用いた転写法が知られている。この転写法による配線基板の製造プロセスは、主として、転写シートの一表面に導体パターンを形成するパターン形成工程と、形成した導体パターンを転写シートごと絶縁層へ貼り合わせた後、転写シートを剥離するパターン転写工程とを有している。
【0005】
この種の従来技術として、例えば特許文献1が知られている。以下、図10を参照して、従来の実装基板の製造方法について説明する。
【0006】
【特許文献1】
特開平10−107445号公報
【0007】
先ず、図10(a)に示すように、絶縁基材1の表面に導体パターン2が形成された配線基板を作製または準備する。
【0008】
次に、図10(b)に示すように、絶縁基材1の表面に絶縁性スラリーを塗布して絶縁層3を形成する。
【0009】
次に、図10(c)に示すように、絶縁層3に導体パターン2と連絡するビアホール4をレーザ加工等によって形成し、形成したビアホール4の内部に導電ペースト5を充填する。
【0010】
次に、図10(d)に示すように、絶縁層3に対し、あらかじめ転写シート7の上に形成しておいた別の導体パターン6を転写し、導電ペースト5を介して、2つの導体パターン2、6を接続する。
【0011】
転写シート7は、ポリエチレンテレフタレート(PET)等の合成樹脂材料を主体として構成されている。導体パターン6は、この転写シート7の上に貼着または蒸着された導体層をウェットエッチング法によって所定形状にパターニングして形成される。転写シート7から絶縁層3への導体パターン6の転写は、導体パターン6と絶縁層3及び転写シート7との間の密着力の差を利用して行われる。
【0012】
【発明が解決しようとする課題】
上記従来例では、導体パターンに素子を実装し、なおかつその素子の電極パッドを再配置して引き出すための外部端子を形成しようとする場合には、ビアで接続された2つの導体パターンを必要とし、実装基板全体としての薄型化に限界がある。
【0013】
本発明は上述の問題に鑑みてなされ、その目的とするところは、薄く且つ寸法安定性にも優れた実装基板及びその製造方法を提供することにある。
【0014】
【課題を解決するための手段】
以上の課題を解決するにあたり、本発明の実装基板では、転写シートから転写された導体パターンが空隙部を有する絶縁層に貼り合わされ、その導体パターンに電気的に接続して空隙部に素子が収容され、導体パターンにおいて素子の接続面の反対面に素子と電気的に接続する外部端子が接合されていることを特徴としている。
【0015】
また、以上の課題を解決するにあたり、本発明の実装基板の製造方法は、転写シートの一表面に導体パターンを形成する工程と、絶縁層に空隙部を形成する工程と、導体パターンを挟むように転写シートと絶縁層とを互いに貼り合わせた後、転写シートを除去するパターン転写工程と、導体パターンに電気的に接続させて空隙部に素子を収容する工程と、導体パターンにおいて素子の接続面の反対面に素子と電気的に接続する外部端子を接合させる工程を有することを特徴としている。
【0016】
本発明では、導体パターンと、絶縁層とはそれぞれ独立した工程にて形成された後、互いに貼り合わされ、導体パターンを支持していた転写シートを剥離すれば、導体パターンにおいて絶縁層が貼り合わされた面の反対面は全面が露出する。導体パターンの他方の面は絶縁層の空隙部に露出する。したがって、それぞれ露出した面に素子、あるいは外部端子を接合させることで、1層の導体パターンの表裏面それぞれに素子あるいは外部端子が接合された実装基板が得られ、2層の導体パターンがビアを介して接続された構造に比べ実装基板を薄くできる。
【0017】
なお、導体パターンにおいて外部端子が接合される面にも素子を接合させてもよい。あるいは、その素子の代わりに、より多くの外部端子を接合させてフルグリッド化を図ってもよい。
【0018】
また、複数の実装基板どうしを積み重ねたスタック構造とすることも可能である。具体的には、ある実装基板の外部端子を、他の実装基板の絶縁層を貫通させてこの実装基板の導体パターンに接合させるようにして積み重ね、これら積み重ねられた実装基板の導体パターンどうし、あるいは素子どうしを電気的に接続する。
【0019】
転写シートは、導体パターンの平面度を維持するため及びハンドリング性を向上させるための支持体として機能する。したがって、この要求に応えるべき強度等の機械的性質及び耐熱温度等の材料学的性質を具備するように構成される。
【0020】
転写シートは、最終的には導体パターンから分離されて残らない。その分離を容易とするための剥離層を有していることが好ましい。剥離層としては、例えば複数の金属層を積層させた構成が挙げられる。この構成の場合には、例えば300℃ほどの加熱工程を経ても寸法変化や変質などが生じないという利点がある。
【0021】
また、他の剥離層の構成として、剥離されるべき表面の所定部位に離型剤が塗布された樹脂層が挙げられる。更に、他の剥離層として熱発泡層を用いてもよく、この場合、所定温度への加熱処理により熱発泡層を発泡させて転写用支持体の剥離が可能である。
【0022】
あるいは、剥離層は設けずに、転写シートを溶解させて、導体パターンから分離させてもよい。
【0023】
また、転写シートに導電性をもたせれば、アディティブ法によるパターンめっき技術を用いてファインピッチな導体パターンを形成できる。
【0024】
また、他の基板などへの接合部として機能する外部端子の付け根部がリング状の樹脂材で囲まれた構成とすれば、特に多ピン化に伴って寸法の小さな外部端子の接合強度をその樹脂材で補強することができる。
【0025】
その補強用の樹脂材は外部端子全体を覆うのではなく、その付け根部をリング状に囲むので、接合後に不良や異常が検出されたものを取り換えるリペアを行うことが可能になる。また、溶融した樹脂材はフィレット状に外部端子の付け根部へとぬれる傾向にある。ここで、フィレット状とは、樹脂材の厚さが外部端子の付け根部から先端部側へといくにつれて徐々に薄くなっていく形状である。このようなフィレット状の樹脂材で補強されると、外部端子にかかる熱応力が一点にかからず分散するため高い接合信頼性が得られる。フィレット状とするには、従来より一般的に行われている加熱リフロー装置及び加熱条件にて容易に実現できる。
【0026】
また、外部端子の付け根部を囲む上記樹脂材は、互いに面一とされた導体パターン及びこれら導体パターン間を埋める平坦化層の上に形成されていることが好ましい。樹脂材の供給箇所が平坦であり凹凸がないと、くぼみに樹脂材が流れてしまうことがなく、実装基板の反りを抑えるために樹脂材の供給量を少なくしても、より多くの樹脂材を外部端子の付け根部へのぬれ上がりに供させることができ、接合部の強度確保に必要な安定した高さの樹脂材でもって補強が行える。
【0027】
【発明の実施の形態】
[第1の実施の形態]
以下、本発明の一例としての第1の実施の形態に係る実装基板の製造方法及び実装基板について説明する。
【0028】
(図2Aの工程)
転写シート10の一表面に剥離層11を形成する。図3に、この積層体の構成の詳細を示す。
【0029】
転写シート10は例えばCuからなり、ハンドリングに必要とされる機械的性質または材料学的性質を具備するように構成される。厚さは、例えば140μmほどである。
【0030】
剥離層11は、2層の金属層11a、11bから構成される。Cr層(例えば厚さ0.01μm)11aは転写シート10に積層され、このCr層11aに(Ni−Co)層(例えば厚さ0.15μm)11bが積層される。何れも、転写シート10を給電体とした電気めっき法で形成される。
【0031】
Cr層11aと(Ni−Co)層11bは、例えば320℃ほどの温度でも金属接合しない特性を有し、したがって、後工程で熱プレスを受けても簡単に剥離することができる。この場合、Cr層11aと(Ni−Co)層11bとの境界で剥離可能である。
【0032】
(図2Bの工程)
剥離層11上に導体パターン12を形成する。具体的には、先ず、剥離層11の表面である(Ni−Co)層11bの表面にフォトレジスト膜を形成後、そのフォトレジスト膜に露光及び現像を施して、フォトレジスト膜を所望の形状にパターニングしてめっきレジスト(図示せず)を形成する。
【0033】
続いて、転写シート10を銅の電解浴中に浸漬し、カソード電極に接続して銅の電気めっき膜として導体パターン12を析出させた後、めっきレジストを除去する。
【0034】
一般に、ウェットエッチング法によって導体膜の不要部分を除去し導体パターンを形成する方法(サブトラクティブ法)に比べて、電気めっき法によって必要な部分のみ導体膜を析出させて導体パターンを形成する方法(アディティブ法)の方が微細なパターンを形成することができるので、本実施の形態によれば、ラインアンドスペース(L/S)が例えば10μm/10μmといったファインピッチな導体パターン12を高精度に形成することができる。
【0035】
また、樹脂フィルムなどに比べて厚く且つ寸法変化の小さいCuからなる転写シート10に導体パターン12を形成するので、ハンドリング性が向上し、更に導体パターン12が薄いものであっても反りなどを抑制でき寸法精度も安定させることができる。
【0036】
(図2Cの工程)
導体パターン12を覆うように剥離層11上にペースト状の絶縁性樹脂材を塗布し、その樹脂材を加熱硬化させた後、研磨して導体パターン12の表面を露出させる。これにより、導体パターン12間を埋め且つ導体パターン12表面と面一な平坦化層13が剥離層1の上に形成され、転写シート10の一表面が平坦化される。
【0037】
(図4Dの工程)
上記導体パターン12を転写シート10ごと絶縁層14に貼り合わせる。絶縁層14は、例えば樹脂やセラミックなどからなり、その一表面側には絶縁性の接着層15が積層されている。
【0038】
絶縁層14及び接着層15には、厚さ方向を貫く空隙部16が形成されている。例えば、ドリルやルータを用いた加工、金型パンチ、レーザ加工などの公知の穿孔加工技術が適用可能である。
【0039】
導体パターン12及び平坦化層13の面一な表面に接着層15が接着されて、転写シート10と絶縁層14とが互いに貼り合わせられる。例えば、熱プレスにて貼り合わせは行われる。接着層15としては、このときに空隙部16に流れ出してしまわないように流動性が少なく形状維持性の高い例えばエポキシ系のものが用いられる。
【0040】
(図4Eの工程)
空隙部16に素子17を収容する。素子17の下面に形成された電極パッドには導電性バンプ17aが形成され、この導電性バンプ17aが導体パターン12の表面に押圧された状態で加熱されて金属接合される。これにより、素子17は、導電性バンプ17aを介して導体パターン12と電気的に接続される。素子17の実装後、空隙部16にアンダーフィル樹脂材18が充填され素子17と導体パターン12との接合部の保護が図られる。
【0041】
なお、導電性バンプ17aの表面や、これが接合される導体パターン12の表面に、はんだ、錫、ニッケル、金、銀などを付着させたうえで両者の接合を行っても良い。この場合には、導電性バンプ17aと導体パターン12との間のぬれ性や接合性を高めて、より低荷重、低温での接合が行え、素子17へのダメージを軽減化が図れる。
【0042】
(図5Fの工程)
転写シート10を剥離する。具体的には、図3に示す剥離層11におけるCr層11aと(Ni−Co)層11bとの境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。Cr層11a及び(Ni−Co)層11bは、絶縁層14との貼り合わせ工程時の熱プレスによる熱ストレスを受けても互いに金属接合せず簡単に剥離が可能である。
【0043】
(図5Gの工程)
導体パターン12及び平坦化層13の面一な表面上には、(Ni−Co)層11bが残ることになるがこれを例えば過酸化水素系のエッチング液にてウェットエッチングして除去する。
【0044】
(図6Hの工程)
転写シート10及び剥離層11が除去された、導体パターン12及び平坦化層13の面一な表面上に樹脂材20を供給する。樹脂材20の供給方法としては、例えば溶媒により希釈した液状の樹脂材をスプレー法により塗布し乾燥させる方法や、ペースト状の樹脂材を印刷あるいはスピンコート法により供給する方法、あるいは完全硬化していない例えばBステージ状態のフィルム状の樹脂材を貼り付けることにより供給する方法などが挙げられるが、必要量を均一に供給できる方法であれば、特にこれらには限定されない。ここで、必要量とは、後述するフィレットを接合強度確保に必要な高さとすることができる量である。
【0045】
本実施の形態では、例えば、紫外線硬化性を有し且つ活性剤を含有した樹脂材20を用いる。具体的には、少なくともアクリロイル基又はメタクリロイル基を含有するフェノールノボラックと、この硬化剤として機能する樹脂と、光重合開始剤とを配合した樹脂材20を用いる。フェノールノボラックのフェノール性水酸基は活性剤として機能し、その還元作用によりはんだ及び金属表面の酸化物などの汚れを除去したり、再酸化を防止したりして、後述する外部端子の接合面である導体パターン12の表面に対するはんだや溶融金属のぬれ性を高める。なお、活性剤のこの作用は樹脂材20が硬化すると失われる。
【0046】
(図6Iの工程)
上記樹脂材20において、導体パターン12上における外部端子の接合面となる部分公知のフォトリソグラフィ及びエッチングにより、レジストマスク21を形成する。その他の部分は露出している。そして、この状態で紫外線を照射する。
【0047】
これにより、レジストマスク21で覆われていない部分の樹脂材20aが硬化する。この樹脂材20aは、導体パターン12間、あるいは導体パターン12と外部端子とのショートを防ぐ絶縁性保護膜(ソルダレジスト)として機能する。したがって、別途、ソルダレジストを形成する必要がなくなり工程が簡略化できる。
【0048】
(図6Jの工程)
レジストマスク21を除去した後、未硬化のままとなっている樹脂材20がその表面上に存在する導体パターン12上に、球状の外部端子22を配置する。外部端子22の材質は特に限定されず、Sn−Pb、Sn−Ag、Sn−Ag−Cu、Sn−Zn、Sn−Zn−Biなど公知の合金組成のものが用いられる。
【0049】
また、図9に示すように、例えば樹脂材料からなるコア部48aを内包する外部端子48を用いるようにしてもよい。コア部48aの表面は、金属層48bとはんだめっき層48cからなる導電性の表層部でもって被覆されている。内包されたコア部48aにより、外的応力を外部端子全体で受けるため、接合部へのストレスが軽減される。コア部48aは、応力緩和性を持ち粒径が揃っていればよく、樹脂に限らずゴムや金属であってもよい。
【0050】
次に、上記外部端子22を搭載した実装基板をリフロー炉に投入して加熱する。導体パターン12上に配置された外部端子22は自重によって導体パターン12表面と接触し、更に加熱を受けて溶融して、未硬化の樹脂材20をおしのけるようにして、導体パターン12表面にぬれ広がっていく。これにより、外部端子22と導体パターン12とが金属接合される。
【0051】
このリフロー時、外部端子22が配置されている箇所の樹脂材20は未硬化であるため、上述した活性剤による金属活性作用を有しており、別途フラックスを塗布しなくても外部端子22と導体パターン12とのぬれ性を向上させて接合性を高めることができる。
【0052】
また、このときの加熱により、その未硬化の樹脂材20は、図1に示すように、外部端子22の付け根部(導体パターン12との接合部側の部分)にリング状にぬれ上がって、その付け根部を囲むフィレット23を形成した後、更なる加熱を受けて硬化される。
【0053】
導体パターン12間を平坦化層13が埋めて、外部端子22が接合される表面が平坦化されているために、フィレット23の形成に際して、未硬化の樹脂材20が導体パターン12間に流れてしまうことがなく、よってその分、外部端子22の付け根部にぬれ上がる量を多くできる。
【0054】
この結果、接合面と絶縁層表面との間に段差があり平坦化されていない場合に比べて、(補強樹脂材の供給量を同じとした場合)フィレットの高さを高くすることができ、外部端子22の接合強度を向上させることができる。
【0055】
光硬化性を有し、更に活性剤を含有した樹脂材20はその特性上、フィラーなどをあまり混入できず硬化収縮が比較的大きい傾向にある。したがって、実装基板の反りを抑える意味でなるべく樹脂材20の供給量は少なくしたい。本実施の形態では、上述したように樹脂材20の供給面は平坦化されているので、少ない供給量としつつも強度確保に必要なフィレット高さを実現できる。強度確保に必要なフィレット高さは、樹脂材の材質や、外部端子22の材質や大きさなどによって変わってくるが、例えば外部端子22の高さの1割以上あれば十分である。
【0056】
最後に個片化処理を行い、図1に示すように、単層の導体パターン12の一方の面に素子17が実装され、反対側の他方の面に外部端子22が接合された実装基板25が得られる。
【0057】
外部端子22は、素子17の実装された面の反対面に接合されるので、素子17に重なる位置にも配置でき、すなわち、実装基板25の裏面全面を使ったフルグリッド化が可能となる。これにより、素子17の電極パッド数が多いものであっても、その電極パッド間のピッチよりも拡大されたピッチでもって多数の外部端子22を引き出す(再配置する)ことができる。あるいは、1つ1つの外部端子22の寸法を大きくでき、外部端子22を介しての他の基板との接合信頼性を高めることができる。
【0058】
また、素子17の実装面側に、素子17をよけるようにして素子17の左右に外部端子を形成する構造に比べ、平面寸法を小さくできる。更に、素子17の実装面側に外部端子を形成する構造では、絶縁層14に導体パターン12に達する貫通孔を形成してその貫通孔に外部端子を埋め込むことが必要になり、作業性が悪く歩留まり低下の原因になり得るが、本実施の形態では、露出している導体パターン12表面にそのまま配置するので、作業性良く行える。
【0059】
また、導体パターン12の形成に際しては、厚く平らな転写シート10を出発材とし、アディティブ法によるパターンめっきによって、通常の半導体インターポーザ基板やTAB(tape automated bonding)テープでは不可能な10μm以下の微細な導体パターン12を形成することが可能となる。
【0060】
更に、転写シート10はハンドリング性や寸法変化に問題のない機械的強度や材料的特性を有するので、非常に薄い導体パターン12を高精度に形成できる。そして、最終的には、転写シート10は剥離されるので、結果として100μm以下の薄い実装基板25が得られる。
【0061】
また、転写シート10、剥離層11、及び導体パターン12は全て金属であるので、図4Dに示す絶縁層14との貼り合わせ工程の熱プレス時、材料の選択や加熱、加圧条件などに制約を受けることがない。
【0062】
[第2の実施の形態]
次に本発明の第2の実施の形態について説明する。なお、上記第1の実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【0063】
図7に示すように、本実施の形態に係る実装基板35では、素子17の実装面の反対面に、外部端子22及び別の素子37を実装させている。素子37はその電極パッドに形成された導電性バンプ37aを介して導体パターン12と電気的に接続されている。また、導電性バンプ37aと導体パターン12との接合部を保護するためアンダーフィル樹脂38が充填されている。
【0064】
[第3の実施の形態]
次に本発明の第3の実施の形態について説明する。なお、上記第1の実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【0065】
本実施の形態では、図8に示すように、上記第1の実施の形態で得られた実装基板の絶縁層14に貫通孔を形成してスタック用の実装基板25’として、この実装基板25’に、3つの実装基板40a〜40cを重ねている。
【0066】
実装基板40cの外部端子22は、実装基板25’の絶縁層14に形成された貫通孔内に入り込んで実装基板25’の導体パターン12に接合し、実装基板40bの外部端子22は、実装基板40cの絶縁層14に形成された貫通孔内に入り込んで実装基板40cの導体パターン12に接合し、実装基板40aの外部端子22は、実装基板40bの絶縁層14に形成された貫通孔内に入り込んで実装基板40bの導体パターン12に接合している。これ以上の数の実装基板を重ねて、より多層化を図ってもよい。
【0067】
また、図9に示すような、例えば樹脂材料からなるコア部48aを内包する外部端子48を用いれば、絶縁層14の貫通孔を介した接続を確実にすることができると共に、各外部端子の高さばらつきを吸収でき、各実装基板間のギャップの均一化が図れる。例えば、外部端子としてはんだを用いた場合にははんだの流れなどにより外部端子の高さにばらつきが生じ実装基板が傾いてしまう、更には貫通孔の底部に露出する導体パターンに外部端子が届かずに接続が不良となるおそれがある。
【0068】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【0069】
転写シートとしては、金属に限らず、ガラスや半導体ウェーハなどであってもよい。この場合、その転写シートに無電解めっき法あるいはスパッタリング法にて、例えばNi層、(Ni−P)層、Cr層などを剥離層として形成する。
【0070】
また、剥離層としては、図3に示す構成に限らず、例えば、Cr層1層で構成したり、あるいはNi層1層で構成したり、あるいはCr層と(Ni−Cr)層との2層構造、Cr層とNi層との2層構造であってもよい。
【0071】
転写シート10の剥離は、絶縁層14との貼り合わせ後、素子17の実装前に行ってもよい。
【0072】
素子としては、ベアチップ状のものに限らず、パッケージングされた部品、チップ抵抗、チップコンデンサなどであってもよい。
【0073】
【発明の効果】
以上述べたように、本発明によれば、転写シートから転写された導体パターンが空隙部を有する絶縁層に貼り合わされ、その導体パターンに電気的に接続して空隙部に素子が収容され、導体パターンにおいて素子の接続面の反対面に素子と電気的に接続する外部端子が接合されているので、2層の導体パターン及びこれらを接続するビアを形成しなくても、1層の導体パターンに対して素子と外部端子とをそれぞれ反対面に実装させることができ、実装基板の薄型化が図れる。また、外部端子を、素子の実装されていない面に接合させることで、素子に妨げられることなく、より多くの外部端子の配置が可能になる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る実装基板の断面図である。
【図2】同第1の実施の形態に係る実装基板の製造工程断面図である。
【図3】図2における要部の拡大断面図である。
【図4】図2に続く製造工程断面図である。
【図5】図4に続く製造工程断面図である。
【図6】図5に続く製造工程断面図である。
【図7】本発明の第2の実施の形態に係る実装基板の断面図である。
【図8】本発明の第3の実施の形態に係る実装基板の断面図である。
【図9】外部端子の変形例の断面図である。
【図10】従来例の実装基板の製造工程断面図である。
【符号の説明】
10…転写シート、11…剥離層、12…導体パターン、13…平坦化層、14…絶縁層、16…空隙部、17…素子、22…外部端子、23…フィレット、25…実装基板、25’…実装基板、35…実装基板、37…素子、40a〜40c…実装基板。
Claims (9)
- 転写シートから転写された導体パターンが、空隙部を有する絶縁層に貼り合わされ、
前記導体パターンに電気的に接続して前記空隙部に素子が収容され、
前記導体パターンにおいて前記素子の接続面の反対面に前記素子と電気的に接続する外部端子が接合されている
ことを特徴とする実装基板。 - 前記導体パターンは、導電性を有する前記転写シートにパターンめっきされて形成されためっき膜である
ことを特徴とする請求項1に記載の実装基板。 - 前記外部端子の付け根部はリング状の樹脂材で囲まれている
ことを特徴とする請求項1に記載の実装基板。 - 前記外部端子の付け根部を囲む前記樹脂材は、互いに面一とされた前記導体パターン及びこれら導体パターン間を埋める平坦化層の上に形成されている
ことを特徴とする請求項3に記載の実装基板。 - 前記導体パターンの前記反対面にも前記導体パターンに電気的に接続して素子が接合されている
ことを特徴とする請求項1に記載の実装基板。 - 前記実装基板が複数個積み重ねられた実装基板であって、
前記外部端子が、他の実装基板の前記絶縁層を貫通して前記他の実装基板の前記導体パターンに接合されることで前記複数の実装基板が積み重なっている
ことを特徴とする請求項1に記載の実装基板。 - 転写シートの一表面に導体パターンを形成する工程と、
絶縁層に空隙部を形成する工程と、
前記導体パターンを挟むように前記転写シートと前記絶縁層とを互いに貼り合わせた後、前記転写シートを除去するパターン転写工程と、
前記導体パターンに電気的に接続させて前記空隙部に素子を収容する工程と、
前記導体パターンにおいて前記素子の接続面の反対面に前記素子と電気的に接続する外部端子を接合させる工程を有する
ことを特徴とする実装基板の製造方法。 - 前記転写シートは導電性を有し、前記転写シートに前記導体パターンを電気めっき法でパターンめっきして形成する
ことを特徴とする請求項7に記載の実装基板の製造方法。 - 前記転写シートに前記導体パターンを形成した後、前記導体パターン間を埋め、且つ前記導体パターンの表面と面一となるように絶縁性の平坦化層を形成する工程を有する
ことを特徴とする請求項7に記載の実装基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003166347A JP2005005435A (ja) | 2003-06-11 | 2003-06-11 | 実装基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003166347A JP2005005435A (ja) | 2003-06-11 | 2003-06-11 | 実装基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005005435A true JP2005005435A (ja) | 2005-01-06 |
Family
ID=34092541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003166347A Pending JP2005005435A (ja) | 2003-06-11 | 2003-06-11 | 実装基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005005435A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295114A (ja) * | 2005-03-17 | 2006-10-26 | Hitachi Cable Ltd | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 |
JP2007266379A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 |
JP2007335845A (ja) * | 2006-06-16 | 2007-12-27 | Samsung Electro-Mechanics Co Ltd | 電子素子パッケージ用印刷回路基板及びその製造方法 |
US11622442B2 (en) | 2018-06-19 | 2023-04-04 | Murata Manufacturing Co., Ltd. | Circuit member joint structure and circuit member joining method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001311005A (ja) * | 2000-04-27 | 2001-11-09 | Nitto Denko Corp | 熱硬化性樹脂シートおよびこれを用いたバンプ形成方法、並びに半導体装置 |
JP2002083897A (ja) * | 2000-09-05 | 2002-03-22 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
WO2002024444A1 (fr) * | 2000-09-22 | 2002-03-28 | Circuit Foil Japan Co., Ltd. | Feuille de cuivre pour carte de connexions ultrafine haute densite |
JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
JP2003142634A (ja) * | 2001-08-20 | 2003-05-16 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
-
2003
- 2003-06-11 JP JP2003166347A patent/JP2005005435A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
JP2001311005A (ja) * | 2000-04-27 | 2001-11-09 | Nitto Denko Corp | 熱硬化性樹脂シートおよびこれを用いたバンプ形成方法、並びに半導体装置 |
JP2002083897A (ja) * | 2000-09-05 | 2002-03-22 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
WO2002024444A1 (fr) * | 2000-09-22 | 2002-03-28 | Circuit Foil Japan Co., Ltd. | Feuille de cuivre pour carte de connexions ultrafine haute densite |
JP2003142634A (ja) * | 2001-08-20 | 2003-05-16 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295114A (ja) * | 2005-03-17 | 2006-10-26 | Hitachi Cable Ltd | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 |
US8101864B2 (en) | 2005-03-17 | 2012-01-24 | Hitachi Cable, Ltd. | Electronic device substrate and its fabrication method, and electronic device and its fabrication method |
US8230591B2 (en) | 2005-03-17 | 2012-07-31 | Hitachi Cable, Ltd. | Method for fabricating an electronic device substrate |
JP2007266379A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 |
JP2007335845A (ja) * | 2006-06-16 | 2007-12-27 | Samsung Electro-Mechanics Co Ltd | 電子素子パッケージ用印刷回路基板及びその製造方法 |
US11622442B2 (en) | 2018-06-19 | 2023-04-04 | Murata Manufacturing Co., Ltd. | Circuit member joint structure and circuit member joining method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
US9232657B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
KR100338908B1 (ko) | 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 | |
US20140301058A1 (en) | Wiring substrate and semiconductor device | |
JP2002170921A (ja) | 半導体装置およびその製造方法 | |
KR20120108952A (ko) | 회로 기판의 제조 방법 및 전자 장치의 제조 방법 | |
JP3416658B2 (ja) | 転写材及びその製造方法並びにこれを用いて製造される配線基板 | |
JP4337358B2 (ja) | 積層用中間配線部材、配線板及びそれらの製造方法 | |
JP2016162835A (ja) | 多層配線板 | |
US20080185178A1 (en) | Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment | |
JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
US20090124043A1 (en) | Method of manufacturing a package board | |
JP2005005435A (ja) | 実装基板及びその製造方法 | |
JP4161605B2 (ja) | プリント配線板とその製造方法 | |
JP3608559B2 (ja) | 素子内蔵基板の製造方法 | |
TW202112197A (zh) | 電路基板、電路基板之製造方法、及電子機器 | |
JP4193479B2 (ja) | 素子実装基板の製造方法 | |
JP4341328B2 (ja) | 半導体装置の製造方法 | |
TWI420989B (zh) | 印刷電路板及其製造方法 | |
KR20100122413A (ko) | 마이크로 비아를 포함하는 베이스 기판을 이용한 초박형 인쇄회로기판 및 그 제조방법 | |
JP2003101197A (ja) | 配線基板および多層配線基板 | |
JP4283143B2 (ja) | 回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板 | |
KR101730468B1 (ko) | 범프가 포함된 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071027 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |