JP2840316B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2840316B2
JP2840316B2 JP1231132A JP23113289A JP2840316B2 JP 2840316 B2 JP2840316 B2 JP 2840316B2 JP 1231132 A JP1231132 A JP 1231132A JP 23113289 A JP23113289 A JP 23113289A JP 2840316 B2 JP2840316 B2 JP 2840316B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
semiconductor device
sealing resin
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1231132A
Other languages
English (en)
Other versions
JPH0394459A (ja
Inventor
正人 田中
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP1231132A priority Critical patent/JP2840316B2/ja
Publication of JPH0394459A publication Critical patent/JPH0394459A/ja
Application granted granted Critical
Publication of JP2840316B2 publication Critical patent/JP2840316B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は回路基板に実装して用いる半導体装置および
その製造方法に関する。
（従来技術） 半導体チップを回路基板に実装する搭載方法には、パ
ッケージ方式とベアチップ方式があり、半導体チップの
接続方法にはワイヤボンディング方式とバンプ方式があ
る。
前記のパッケージ方式は、半導体チップをパッケージ
に収納してパッケージごと回路基板に実装するもので、
ベアチップ方式は、回路基板にベアチップを搭載し、ワ
イヤボンディング方式により接続するかあるいはバンプ
方式によって接続搭載するものである。
バンプ方式では、半導体チップにあらかじめ接続用の
バンプを形成しておき、半導体チップを加圧、加熱して
回路基板に接続する（フリップチップ法）。半導体チッ
プを搭載した後は、接続部分、露出部分を樹脂によって
封止する。
このフリップチップ法の場合は、半導体チップの面積
内で接続できるから、パッケージ方式とくらべて実装密
度を高めることができ、接続にボンディングワイヤを用
いないからボンディングワイヤが交錯したりすることが
ない等の利点がある。
（発明が解決しようとする課題） しかしながら、上記いずれの場合も半導体チップをパ
ッケージあるいは樹脂で包囲するから放熱性に問題があ
る。
そこで、本発明は上記問題点を解消すべくなされたも
のであり、その目的とするところは、放熱性が極めて良
好な半導体装置およびその製造方法を提供しようとする
ものである。
（課題を解決するための手段） 本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明に係る半導体装置は、ダイボンディ
ング部と該ダイボンディング部の周囲に位置する端子部
とが、一方の面が凹凸を有する粗面に形成された銅箔に
より形成され、該ダイボンディング部の一方の面に半導
体チップが接合され、前記端子部の一方の面と前記半導
体チップとがワイヤボンディングによって電気的に接続
され、前記半導体チップが搭載されたダイボンディング
部の一方の面側に、前記半導体チップ、ボンディングワ
イヤおよび前記端子部が封止樹脂により一体に封止され
た半導体装置であって、前記半導体チップが搭載された
ダイボンディング部および前記端子部は、前記凹凸を有
する粗面に形成された一方の面において前記封止樹脂に
密着して接合されると共に、他方の面および側壁面が前
記封止樹脂の表面から外部に露出していることを特徴と
している。
このように、ダイボンディング部および端子部の他方
の面および側壁面が封止樹脂の表面から外部に完全に露
出しているので放熱性に優れる。
そしてその際、ダイボンディング部および端子部は銅
箔の一方の面の凹凸部（粗面）が封止樹脂に食い込んで
いるため、封止樹脂との密着性が向上し、ダイボンディ
ング部および端子部が封止樹脂から脱落するおそれがな
いのである。
端子部の他方の面の露出部分に外部接続用のバンプを
形成するようにすることができる。
また本発明に係る半導体装置の製造方法では、一方の
面が凹凸が有する粗面に形成された銅箔の該一方の面側
に半導体チップを接合する工程と、該半導体チップと前
記銅箔の一方の面とをワイヤボンディングによって電気
的に接続する工程と、前記銅箔の半導体チップが搭載さ
れた一方の面側に、前記半導体チップ、ボンディングワ
イヤを一体に樹脂封止する工程と、前記銅箔をエッチン
グして、前記半導体チップが搭載されたボンディング部
と、前記ボンディングワイヤが接続する端子部とを形成
する工程とを含むことを特徴としている。
この方法によれば、上記放熱性に優れ、かつダイボン
ディング、端子部と封止樹脂との密着性に優れる半導体
装置を容易に製造することができる。
（実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細
に説明する。
第１図（ａ）、（ｂ）は本発明に係る半導体装置の製
造方法の一実施例を示す説明図である。
この実施例では半導体チップを金属ベースに接合して
半導体装置を作成する。
製造方法としては、まず、半導体チップ10を金属ベー
ス12上にダイボンディングする。半導体チップ10の接合
方法としては金−シリコン共晶合金による方法あるいは
ダイボンディングペーストを用いる方法等がある。
次に、半導体チップ10と金属ベース12との間を通常の
ワイヤボンディング法によってワイヤボンディングす
る。16は半導体チップ10上に設けたパッド、18は金属ベ
ース12に設けたボンディング部である。金属ベース12の
ボンディング部18にはあらかじめ平滑処理、金めっき等
の表面処理を施して確実なボンディングができるように
する。20はボンディングワイヤである。
次に、金属ベース12の半導体チップ10が接合された片
面側を、半導体チップ10、ボンディングワイヤ20等を含
めて樹脂封止する。22は封止樹脂である。
次に、金属ベース12の露出面上にレジストパターン24
を設け、金属ベース12をエッチングによって除去する。
レジストパターン24は半導体チップ10と金属ベース12と
の結合部及び前記ボンディング部18がエッチング後に残
るように設ける。
金属ベース12をエッチングし、レジストパターン24を
除去した状態で、封止樹脂22の外面に半導体チップ10の
下面に接合する金属部12aと各ボンディング部18に導通
する端子部12bが露出する。回路基板等に接続して用い
る場合は端子部12bにバンプ26を設ける（第１図
（ｂ））。バンプ26を形成する方法としては、はんだめ
っきする方法、導電性ペーストを印刷、塗布する方法、
導電性接着剤を塗布する方法などが使用できる。
こうして、半導体チップ10が樹脂封止され、封止樹脂
の外面に外部接続用の端子部が設けられた半導体装置が
得られる。
この金属ベースを用いる製造方法では、電解銅箔を金
属ベース12として好適に用いることができる。電解銅箔
はその表面が複雑な凹凸が形成された粗面に形成される
から、この表面を封止樹脂22側にして樹脂封止すること
により、表面の凹凸によるアンカー効果によって封止樹
脂と強固に密着、接合するという利点がある。この場
合、ボンディング部18にはあらかじめ平滑処理および金
めっき等を施してボンディングが確実になされるように
するとよい。
半導体装置は第１図（ｂ）に示すように、回路基板28
に位置合わせして加圧、加熱して実装する。
なお、このようにバンプ26によって回路基板に接続す
る他、第２図に示すようにコネクタを用いて接続しても
よい。この場合はバンプ26を形成せず、コネクタとの接
点部に保護用の表面処理を施しておく。第２図で30はコ
ネクタ、32はコネクタの接点部である。
11は半導体チップの熱放散性を向上させるために金属
部12aに接合して設けた放熱フィンである。
上記の半導体装置は樹脂によって完全に封止されてお
り、封止樹脂外面に外部接続用の端子部が形成されてい
るから、取り扱いがきわめて簡易で、かつ実装が容易に
なっている。
（発明の効果） 上述したように、本発明に係る半導体装置は、ダイボ
ンディング部および端子部の他方の面および側壁面が封
止樹脂の表面から外部に完全に露出しているので放熱性
に優れる。
そしてその際、ダイボンディング部および端子部は銅
箔の一方の面の凹凸面（粗面）が封止樹脂に食い込んで
いるため、封止樹脂との密着性が向上し、ダイボンディ
ング部および端子部が封止樹脂から脱落するおそれがな
いという作用効果を奏する。
また本発明に係る半導体装置の製造方法では、上記放
熱性に優れ、かつダイボンディング部、端子部と封止樹
脂との密着性に優れる半導体装置を容易に製造すること
ができる。
【図面の簡単な説明】
第１図は本発明に係る半導体装置の製造方法についての
説明図である。 第２図は実装状態を示す説明図である。 10……半導体チップ、12……金属ベース、15……金めっ
き層、18……ボンディング部、20……ボンディングワイ
ヤ、22……封止樹脂、24……レジストパターン、26……
バンプ、28……回路基板、30……コネクタ。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】ダイボンディング部と該ダイボンディング
    部の周囲に位置する端子部とが、一方の面が凹凸を有す
    る粗面に形成された銅箔により形成され、該ダイボンデ
    ィング部の一方の面に半導体チップが接合され、前記端
    子部の一方の面と前記半導体チップとがワイヤボンディ
    ングによって電気的に接続され、前記半導体チップが搭
    載されたダイボンディング部の一方の面側に、前記半導
    体チップ、ボンディングワイヤおよび前記端子部が封止
    樹脂により一体に封止された半導体装置であって、 前記半導体チップが搭載されたダイボンディング部およ
    び前記端子部は、前記凹凸を有する粗面に形成された一
    方の面において前記封止樹脂に密着して接合されると共
    に、他方の面および側壁面が前記封止樹脂の表面から外
    部に露出していることを特徴とする半導体装置。
  2. 【請求項２】前記端子部の他方の面側に外部接続用のバ
    ンプが形成された請求項１記載の半導体装置。
  3. 【請求項３】一方の面が凹凸を有する粗面に形成された
    銅箔の該一方の面側に半導体チップを接合する工程と、 該半導体チップと前記銅箔の一方の面とをワイヤボンデ
    ィングによって電気的に接続する工程と、 前記銅箔の半導体チップが搭載された一方の面側に、前
    記半導体チップ、ボンディングワイヤを一体に樹脂封止
    する工程と、 前記銅箔をエッチングして、前記半導体チップが搭載さ
    れたボンディング部と、前記ボンディングワイヤが接続
    された端子部とを形成する工程と を含むことを特徴とする半導体装置の製造方法。
JP1231132A 1989-09-06 1989-09-06 半導体装置およびその製造方法 Expired - Lifetime JP2840316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1231132A JP2840316B2 (ja) 1989-09-06 1989-09-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1231132A JP2840316B2 (ja) 1989-09-06 1989-09-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0394459A JPH0394459A (ja) 1991-04-19
JP2840316B2 true JP2840316B2 (ja) 1998-12-24

Family

ID=16918786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1231132A Expired - Lifetime JP2840316B2 (ja) 1989-09-06 1989-09-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2840316B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JP3413191B2 (ja) * 1994-03-18 2003-06-03 日立化成工業株式会社 半導体パッケージの製造法及び半導体パッケージ
JP3352084B2 (ja) * 1994-03-18 2002-12-03 日立化成工業株式会社 半導体素子搭載用基板及び半導体パッケージ
JP3337467B2 (ja) * 1994-03-18 2002-10-21 日立化成工業株式会社 半導体パッケージの製造法及び半導体パッケージ
JP3413413B2 (ja) * 1994-03-18 2003-06-03 日立化成工業株式会社 半導体素子搭載用基板及びその製造方法
JP3352083B2 (ja) * 1994-03-18 2002-12-03 日立化成工業株式会社 半導体パッケージ及び半導体素子搭載用基板の製造方法
US5620928A (en) * 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
JP3529507B2 (ja) * 1995-09-04 2004-05-24 沖電気工業株式会社 半導体装置
JP3304705B2 (ja) * 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
DE69735588T2 (de) * 1996-05-27 2007-01-11 Dai Nippon Printing Co., Ltd. Herstellung eines bauteils für eine halbleiterschaltung
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
CN1122304C (zh) * 1997-02-10 2003-09-24 松下电器产业株式会社 树脂封装型半导体装置的制造方法
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JP2971834B2 (ja) 1997-06-27 1999-11-08 松下電子工業株式会社 樹脂封止型半導体装置の製造方法
JPH1168006A (ja) * 1997-08-19 1999-03-09 Mitsubishi Electric Corp リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JP3521758B2 (ja) * 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
KR20000002999A (ko) * 1998-06-25 2000-01-15 윤종용 반도체 칩 패키지와 그 제조 방법
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
DE10128241A1 (de) * 2001-06-11 2002-12-19 Possehl Electronic Gmbh Verfahren zur Herstellung eines IC-Chip-Bauelements
DE10148043A1 (de) * 2001-09-28 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE10148042B4 (de) 2001-09-28 2006-11-09 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法
JP4268434B2 (ja) 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
US7202112B2 (en) 2004-10-22 2007-04-10 Tessera, Inc. Micro lead frame packages and methods of manufacturing the same
JP5001542B2 (ja) 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP5113346B2 (ja) 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP2009076666A (ja) * 2007-09-20 2009-04-09 Rohm Co Ltd 半導体装置の製造方法
JP5176111B2 (ja) * 2008-06-25 2013-04-03 日立化成株式会社 半導体装置搭載配線板の製造法
JP5500130B2 (ja) * 2011-07-20 2014-05-21 大日本印刷株式会社 樹脂封止型半導体装置および半導体装置用回路部材
JP5482743B2 (ja) * 2011-08-01 2014-05-07 大日本印刷株式会社 樹脂封止型半導体装置および半導体装置用回路部材

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPS63146453A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd 半導体パツケ−ジおよびその製造方法
JPH01231323A (ja) * 1988-03-11 1989-09-14 Sumitomo Metal Ind Ltd プラズマエッチング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPS63146453A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd 半導体パツケ−ジおよびその製造方法
JPH01231323A (ja) * 1988-03-11 1989-09-14 Sumitomo Metal Ind Ltd プラズマエッチング装置

Also Published As

Publication number Publication date
JPH0394459A (ja) 1991-04-19

Similar Documents

Publication Publication Date Title
JP2840316B2 (ja) 半導体装置およびその製造方法
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
JP2001024135A (ja) 半導体装置の製造方法
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
JPH06302653A (ja) 半導体装置
JPH08186151A (ja) 半導体装置及びその製造方法
JP2781018B2 (ja) 半導体装置およびその製造方法
JPH0547958A (ja) 樹脂封止型半導体装置
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP3486872B2 (ja) 半導体装置及びその製造方法
JP3129169B2 (ja) 半導体装置及びその製造方法
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JPH11176849A (ja) 半導体装置の製造方法
JPH11260850A (ja) 半導体装置およびその製造方法
JPH11224918A (ja) 半導体装置及びその製造方法
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JP2817425B2 (ja) 半導体装置の実装方法
JPH0451056B2 (ja)