JP2781020B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2781020B2 JP2781020B2 JP23132389A JP23132389A JP2781020B2 JP 2781020 B2 JP2781020 B2 JP 2781020B2 JP 23132389 A JP23132389 A JP 23132389A JP 23132389 A JP23132389 A JP 23132389A JP 2781020 B2 JP2781020 B2 JP 2781020B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- semiconductor chip
- semiconductor device
- copper foil
- electrolytic copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000011347 resin Substances 0.000 claims description 29
- 229920005989 resin Polymers 0.000 claims description 29
- 238000007789 sealing Methods 0.000 claims description 23
- 238000012546 transfer Methods 0.000 claims description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 239000011889 copper foil Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 238000010292 electrical insulation Methods 0.000 claims description 8
- 239000011253 protective coating Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 230000007613 environmental effect Effects 0.000 description 7
- 238000007689 inspection Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体チップが一体的に樹脂封止されて提供
される半導体装置及びその製造方法に関する。
される半導体装置及びその製造方法に関する。
（従来の技術） 半導体チップは電子装置をはじめきわめて各種類の製
品にひろく用いられており、ICカードといった小形製品
にも利用されるようになっている。
品にひろく用いられており、ICカードといった小形製品
にも利用されるようになっている。
これら製品で用いられる半導体装置の実装方式には、
パッケージに半導体チップを搭載してパッケージごと回
路基板に実装するパッケージ方式と、回路基板に半導体
チップをじかに接続するベアチップ方式とがある。
パッケージに半導体チップを搭載してパッケージごと回
路基板に実装するパッケージ方式と、回路基板に半導体
チップをじかに接続するベアチップ方式とがある。
前記のパッケージ方式の場合は、パッケージ内に半導
体チップが封止されて保護されているので、取り扱いが
きわめて容易であり、実装が容易にでき、また耐環境性
に優れている等の特徴がある。
体チップが封止されて保護されているので、取り扱いが
きわめて容易であり、実装が容易にでき、また耐環境性
に優れている等の特徴がある。
これに対し、ベアチップ方式は回路基板にじかに半導
体チップを接続するから、小面積で実装でき、高密度実
装が可能になるという特徴がある。
体チップを接続するから、小面積で実装でき、高密度実
装が可能になるという特徴がある。
（発明が解決しようとする課題） しかしながら、上記ベアチップ方式にしても、半導体
チップは回路基板等の接続用基板に実装されるから、IC
カードのようなきわめて薄型に形成される装置において
は基板の厚さが薄型化を阻むという問題点があった。ま
た半導体チップが露出することから、耐環境性に劣ると
いう問題は避けられない。
チップは回路基板等の接続用基板に実装されるから、IC
カードのようなきわめて薄型に形成される装置において
は基板の厚さが薄型化を阻むという問題点があった。ま
た半導体チップが露出することから、耐環境性に劣ると
いう問題は避けられない。
そこで本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは、小型化が図れ、かつ
耐環境性に優れる半導体装置およびその製造方法を提供
するにある。
であり、その目的とするところは、小型化が図れ、かつ
耐環境性に優れる半導体装置およびその製造方法を提供
するにある。
（課題を解決するための手段） 本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明に係る半導体装置では、半導体チッ
プと回路パターンとがワイヤボンディングによって電気
的に接続され、前記回路パターンの半導体チップが搭載
された一方の面側に、前記半導体チップ、ボンディング
ワイヤおよび回路パターンが封止樹脂により一体に樹脂
封止された半導体装置において、前記回路パターンは電
解銅箔がエッチングされて形成され、該電解銅箔の粗面
側となる一方の面が前記封止樹脂に接合されていること
を特徴としている。
プと回路パターンとがワイヤボンディングによって電気
的に接続され、前記回路パターンの半導体チップが搭載
された一方の面側に、前記半導体チップ、ボンディング
ワイヤおよび回路パターンが封止樹脂により一体に樹脂
封止された半導体装置において、前記回路パターンは電
解銅箔がエッチングされて形成され、該電解銅箔の粗面
側となる一方の面が前記封止樹脂に接合されていること
を特徴としている。
半導体チップの回路パターンとが樹脂封止されている
ので、小型化が図れ、耐環境性にも優れると共に、電解
銅箔からなる回路パターンの粗面側が封止樹脂に接合さ
れているので、接合が強固である。
ので、小型化が図れ、耐環境性にも優れると共に、電解
銅箔からなる回路パターンの粗面側が封止樹脂に接合さ
れているので、接合が強固である。
電解銅箔からなる前記回路パターンの鏡面側となる他
方の面を前記封止樹脂の表面に露出させてもよい。
方の面を前記封止樹脂の表面に露出させてもよい。
あるいは電解銅箔からなる前記回路パターンの鏡面側
となる他方の面を、外部接続用の端子部等の所要個所を
除いて、電気的絶縁性を有する保護コーティングによっ
て被覆してもよい。この場合には一層耐環境性に優れ
る。
となる他方の面を、外部接続用の端子部等の所要個所を
除いて、電気的絶縁性を有する保護コーティングによっ
て被覆してもよい。この場合には一層耐環境性に優れ
る。
また本発明に係る半導体装置の製造方法では、電気的
絶縁性を有するベースフィルム上に剥離可能に金属層が
設けられた転写フィルムの金属層をエッチングして回路
パターンを形成する工程と、外転写フィルムの回路パタ
ーンが形成された一方の面側に半導体チップを接合する
工程と、該半導体チップと前記回路パターンとをワイヤ
ボンディングによって電気的に接続する工程と、前記転
写フィルムの半導体チップが搭載された一方の面側に、
前記半導体チップ、ボンディングワイヤおよび回路パタ
ーンを一体に樹脂封止する工程と、前記ベースフィルム
を封止樹脂から剥離除去する工程とを含むことを特徴と
している。
絶縁性を有するベースフィルム上に剥離可能に金属層が
設けられた転写フィルムの金属層をエッチングして回路
パターンを形成する工程と、外転写フィルムの回路パタ
ーンが形成された一方の面側に半導体チップを接合する
工程と、該半導体チップと前記回路パターンとをワイヤ
ボンディングによって電気的に接続する工程と、前記転
写フィルムの半導体チップが搭載された一方の面側に、
前記半導体チップ、ボンディングワイヤおよび回路パタ
ーンを一体に樹脂封止する工程と、前記ベースフィルム
を封止樹脂から剥離除去する工程とを含むことを特徴と
している。
回路パターンを転写法によって形成するので製造が容
易である。
易である。
なお、前記回路パターンの他方の面側に、外部接続用
の端子部等の所要個所を除いて、電気的絶縁性を有する
保護コーティングを施すようにすれば、耐環境性に一層
優れる半導体装置を提供できる。
の端子部等の所要個所を除いて、電気的絶縁性を有する
保護コーティングを施すようにすれば、耐環境性に一層
優れる半導体装置を提供できる。
また前記金属層を有する転写フィルムとして、電気的
絶縁性を有するベースフィルムに電解銅箔を鏡面側をベ
ースフィルムに向け、粗面側を外方に向けて接合した転
写フィルムを用いることにより、封止樹脂との接合強度
の高い回路パターンを有する半導体装置を提供できる。
絶縁性を有するベースフィルムに電解銅箔を鏡面側をベ
ースフィルムに向け、粗面側を外方に向けて接合した転
写フィルムを用いることにより、封止樹脂との接合強度
の高い回路パターンを有する半導体装置を提供できる。
（実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細
に説明する。
に説明する。
第１図（ａ）〜（ｅ）は本発明に係る半導体の製造方
法を示す説明図である。
法を示す説明図である。
本製造方法では電気的絶縁性を有するベースフィルム
と金属層を剥離可能に接合してなる転写フィルムを用い
ることを特徴とする。
と金属層を剥離可能に接合してなる転写フィルムを用い
ることを特徴とする。
第１図（ａ）は転写フィルム10の金属層13上にレジス
トを塗布し、露光、現像してレジストパターンを形成
し、金属層13をエッチングすることによってダイボンデ
ィング部13aおよび回路パターン13bを形成した状態を示
す。回路パターン13bには、半導体チップとワイヤボン
ディングされるボンディング部及び信号線路、外部接続
用の端子部等を形成する。
トを塗布し、露光、現像してレジストパターンを形成
し、金属層13をエッチングすることによってダイボンデ
ィング部13aおよび回路パターン13bを形成した状態を示
す。回路パターン13bには、半導体チップとワイヤボン
ディングされるボンディング部及び信号線路、外部接続
用の端子部等を形成する。
なお、上記転写フィルム10に設ける金属層13としては
電解銅箔が好適に用いられる。電解銅箔はその表面が複
雑な凹凸を有する粗面に形成されたもので、転写フィル
ム10の金属層13として用いる場合は、電解銅箔の鏡面側
をベースフィルム12に接合する。
電解銅箔が好適に用いられる。電解銅箔はその表面が複
雑な凹凸を有する粗面に形成されたもので、転写フィル
ム10の金属層13として用いる場合は、電解銅箔の鏡面側
をベースフィルム12に接合する。
電解銅箔を用いた場合は、後述する樹脂封止の際、電
解銅箔の粗面がアンカー効果によって封止樹脂と強固に
接続し、これによって回路パターン13bと封止樹脂との
密着性が良好になるという利点がある。
解銅箔の粗面がアンカー効果によって封止樹脂と強固に
接続し、これによって回路パターン13bと封止樹脂との
密着性が良好になるという利点がある。
次に、金めっき等を施したダイボンディング部13aに
半導体チップ15を接合し、通常のワイヤボンディング法
によって半導体チップ15と回路パターンとを接続する。
（第１図（ｂ））。同図で16は回路パターン13bに設け
たボンディング部である。金属層13が電解銅箔の場合は
表面が粗面となっているから、ボンディング部16にはあ
らかじめ平滑処理を施し、金めっきを施して、ボンディ
ングが確実になされるようにするとよい。18はボンディ
ングワイヤである。
半導体チップ15を接合し、通常のワイヤボンディング法
によって半導体チップ15と回路パターンとを接続する。
（第１図（ｂ））。同図で16は回路パターン13bに設け
たボンディング部である。金属層13が電解銅箔の場合は
表面が粗面となっているから、ボンディング部16にはあ
らかじめ平滑処理を施し、金めっきを施して、ボンディ
ングが確実になされるようにするとよい。18はボンディ
ングワイヤである。
次に、半導体チップ15、ボンディングワイヤ18、回路
パターン13b等を樹脂封止する。この樹脂封止の際、所
要の回路部品19はあらかじめ所定位置に接続しておき、
モジュールを形成する範囲全体を一体的に樹脂封止す
る。なお、樹脂封止する際は金属層13が設けられたベー
スフィルム12の片面側のみ封止する。（第１図
（ｃ））。
パターン13b等を樹脂封止する。この樹脂封止の際、所
要の回路部品19はあらかじめ所定位置に接続しておき、
モジュールを形成する範囲全体を一体的に樹脂封止す
る。なお、樹脂封止する際は金属層13が設けられたベー
スフィルム12の片面側のみ封止する。（第１図
（ｃ））。
次に、第１図（ｄ）に示すようにベースフィルム12を
剥離する。上記のように電解銅箔を用いた場合は、封止
樹脂20とダイボンディング部13a、回路パターン13bとが
強固に接合するから、回路パターン13b等を樹脂側に残
してベースフィルム12のみを簡単に剥離することができ
る。こうして、半導体チップ15および回路部品19等が一
体的に樹脂封止された半導体装置が得られる。
剥離する。上記のように電解銅箔を用いた場合は、封止
樹脂20とダイボンディング部13a、回路パターン13bとが
強固に接合するから、回路パターン13b等を樹脂側に残
してベースフィルム12のみを簡単に剥離することができ
る。こうして、半導体チップ15および回路部品19等が一
体的に樹脂封止された半導体装置が得られる。
ベースフィルム12を剥離除去した状態で、半導体装置
の封止樹脂20の外面にはダイボンディング部13a、回路
パターン13bの表面が露出する。得られた半導体装置
は、このまま半導体チップモジュールとして、電子機器
等に実装して用いることができる。
の封止樹脂20の外面にはダイボンディング部13a、回路
パターン13bの表面が露出する。得られた半導体装置
は、このまま半導体チップモジュールとして、電子機器
等に実装して用いることができる。
なお、単体として用いる場合などの際には、第１図
（ｅ）に示すように、回路パターン13bの露出面に保護
コーティング22を施して用いる。図で24は外部接続用の
端子部である。端子部24等には腐蝕防止のため金めっき
等を施す。得られた半導体装置は端子部24等のみが露出
し、回路パターン13b、半導体チップ15、回路部品19等
がすべて封止されて提供される。
（ｅ）に示すように、回路パターン13bの露出面に保護
コーティング22を施して用いる。図で24は外部接続用の
端子部である。端子部24等には腐蝕防止のため金めっき
等を施す。得られた半導体装置は端子部24等のみが露出
し、回路パターン13b、半導体チップ15、回路部品19等
がすべて封止されて提供される。
上記実施例の製造方法によれば、各種用途に応じて設
計、製造すること容易にでき、各種機器に搭載して効果
的に利用することができる。
計、製造すること容易にでき、各種機器に搭載して効果
的に利用することができる。
また、半導体チップおよび回路部品が一体的に封止樹
脂して製造されるから、製造プロセスが簡略化でき、製
造コストを下げることができるとともに、信頼性の高い
製品を製造することが可能となる。
脂して製造されるから、製造プロセスが簡略化でき、製
造コストを下げることができるとともに、信頼性の高い
製品を製造することが可能となる。
また、転写フィルムを用いたことによって製造が容易
になると共に、回路パターンを高密度で形成することが
容易にできて高集積化された半導体チップを容易に搭載
することが可能となる。
になると共に、回路パターンを高密度で形成することが
容易にできて高集積化された半導体チップを容易に搭載
することが可能となる。
また、上記製造方法においては半導体チップをワイヤ
ボンディング法によって接続しているから、製造上の確
実性が高く、容易に製造することができる。
ボンディング法によって接続しているから、製造上の確
実性が高く、容易に製造することができる。
また、半導体チップは回路パターンに接続されている
のみで、回路基板を要しないから、装置の小形化、薄形
化を達成することができ、ICカードのような小形製品の
製造に効果的に応用することが可能になる。
のみで、回路基板を要しないから、装置の小形化、薄形
化を達成することができ、ICカードのような小形製品の
製造に効果的に応用することが可能になる。
なお、上記製造方法においては、長尺状の転写フィル
ムを用いることにより、連続加工による量産が容易に可
能となる。
ムを用いることにより、連続加工による量産が容易に可
能となる。
第２図は長尺状の転写フィルムを用いて加工した例で
ある。図で10は転写フィルムで、ベースフィルム上には
回路パターンが繰り返しパターンで形成され、同時に各
回路パターンに接続して検査用ライン30および電解めっ
き用の導通をとるためのバスライン32が設けられる。
ある。図で10は転写フィルムで、ベースフィルム上には
回路パターンが繰り返しパターンで形成され、同時に各
回路パターンに接続して検査用ライン30および電解めっ
き用の導通をとるためのバスライン32が設けられる。
回路パターン、検査用ライン30、バスライン32は転写
フィルム10の金属層をエッチングして形成する。次い
で、半導体チップを搭載し、ワイヤボンディングした後
樹脂封止する。第２図はこの樹脂封止した状態である。
フィルム10の金属層をエッチングして形成する。次い
で、半導体チップを搭載し、ワイヤボンディングした後
樹脂封止する。第２図はこの樹脂封止した状態である。
樹脂封止した後、前述したように、ベースフィルムを
剥離除去し、保護コーティング22、金めっき等を施し、
検査用ライン30等の不要部分を除去して各モジュール部
を単体に分離する。
剥離除去し、保護コーティング22、金めっき等を施し、
検査用ライン30等の不要部分を除去して各モジュール部
を単体に分離する。
モジュール部をあらかじめ検査する場合は、樹脂封止
した後、検査用ライン30の短絡部分を打ち抜いて行う。
34は回路を独立させるための打ち抜き部である。
した後、検査用ライン30の短絡部分を打ち抜いて行う。
34は回路を独立させるための打ち抜き部である。
この製造方法によれば、上記のようにめっき処理を含
めて連続加工ができ、製造途中で製品検査が容易にで
き、きわめて能率的に製造することができる。
めて連続加工ができ、製造途中で製品検査が容易にで
き、きわめて能率的に製造することができる。
以上、本発明について好適な実施例を挙げて種々説明
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改変を施し
得るのはもちろんのことである。
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改変を施し
得るのはもちろんのことである。
（発明の効果） 本発明は係る半導体装置では、半導体チップと回路パ
ターンとが樹脂封止されているので、小型化、薄型化が
図れ、耐環境性にも優れると共に、電解銅箔からなる回
路パターンの粗面側が封止樹脂に接合されているので、
接合が強固である。
ターンとが樹脂封止されているので、小型化、薄型化が
図れ、耐環境性にも優れると共に、電解銅箔からなる回
路パターンの粗面側が封止樹脂に接合されているので、
接合が強固である。
電解銅箔からなる前記回路パターンの鏡面側となる他
方の面を、外部接続用の端子部等の所要個所を除いて保
護コーティングによって被覆することにより、一層耐環
境性に優れる半導体装置を提供できる。
方の面を、外部接続用の端子部等の所要個所を除いて保
護コーティングによって被覆することにより、一層耐環
境性に優れる半導体装置を提供できる。
また本発明方法によれば、回路パターンを転写法によ
って形成するので製造が容易である。
って形成するので製造が容易である。
その際、転写フィルムとして、電気的絶縁性を有する
ベースフィルムに電解銅箔を鏡面側をベースフィルムに
向け、粗面側を外方に向けて接合した転写フィルムを用
いることにより、封止樹脂との接合強度の高い回路パタ
ーンを有する半導体装置を提供できる。
ベースフィルムに電解銅箔を鏡面側をベースフィルムに
向け、粗面側を外方に向けて接合した転写フィルムを用
いることにより、封止樹脂との接合強度の高い回路パタ
ーンを有する半導体装置を提供できる。
第１図は本発明に係る半導体装置の製造方法を示す説明
図、第２図は長尺状の転写フィルムを用いた製造例を示
す説明図である。 10……転写フィルム、12……ベースフィルム、13……金
属層、13a……ダイボンディング部、13b……回路パター
ン、14……剥離層、16……ボンディング部、18……ボン
ディングワイヤ、19……回路部品、20……封止樹脂、22
……保護コーティング、30……検査用ライン、32……バ
スライン、34……打ち抜き部。
図、第２図は長尺状の転写フィルムを用いた製造例を示
す説明図である。 10……転写フィルム、12……ベースフィルム、13……金
属層、13a……ダイボンディング部、13b……回路パター
ン、14……剥離層、16……ボンディング部、18……ボン
ディングワイヤ、19……回路部品、20……封止樹脂、22
……保護コーティング、30……検査用ライン、32……バ
スライン、34……打ち抜き部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイク・マクシェーン アメリカ合衆国 テキサス州 78721、 オースチン、エド・ブルースタイン・ブ ールヴァード 3501 モトローラ・イン コーポレーテッド、セミコンダクター・ プロダクツ・セクター内 (72)発明者 内田 杉雄 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 佐藤 健 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内
Claims (6)
- 【請求項１】半導体チップと回路パターンとがワイヤボ
ンディングによって電気的に接続され、前記回路パター
ンの半導体チップが搭載された一方の面側に、前記半導
体チップ、ボンディングワイヤおよび回路パターンが封
止樹脂により一体に樹脂封止された半導体装置におい
て、 前記回路パターンは電解銅箔がエッチングされて形成さ
れ、該電解銅箔の粗面側となる一方の面が前記封止樹脂
に接合されていることを特徴とする半導体装置。 - 【請求項２】電解銅箔からなる前記回路パターンの鏡面
側となる他方の面が、前記封止樹脂の表面に露出してい
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】電解銅箔からなる前記回路パターンの鏡面
側となる他方の面が、外部接続用の端子部等の所要個所
を除いて、電気的絶縁性を有する保護コーティングによ
って被覆されていることを特徴とする請求項１記載の半
導体装置。 - 【請求項４】電気的絶縁性を有するベースフィルム上に
剥離可能に金属層が設けられた転写フィルムの金属層を
エッチングして回路パターンを形成する工程と、 該転写フィルム10の回路パターンが形成された一方の面
側に半導体チップを接合する工程と、 該半導体チップと前記回路パターンとをワイヤボンディ
ングによって電気的に接続する工程と、 前記転写フィルムの半導体チップが搭載された一方の面
側に、前記半導体チップ、ボンディングワイヤおよび回
路パターンを一体に樹脂封止する工程と、 前記ベースフィルムを封止樹脂から剥離除去する工程と を含むことを特徴とする半導体装置の製造方法。 - 【請求項５】前記回路パターンの他方の面側に、外部接
続用の端子部等の所要個所を除いて、電気的絶縁性を有
する保護コーティングを施す工程を含むことを特徴とす
る請求項４記載の半導体装置の製造方法。 - 【請求項６】前記金属層が設けられた転写フィルムとし
て、電気的絶縁性を有するベースフィルムに電解銅箔を
鏡面側をベースフィルムに向け、粗面側を外方に向けて
接合した転写フィルムを用いることを特徴とする請求項
４または５記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23132389A JP2781020B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
| US07/756,952 US5200362A (en) | 1989-09-06 | 1991-09-09 | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
| US07/876,315 US5273938A (en) | 1989-09-06 | 1992-04-30 | Method for attaching conductive traces to plural, stacked, encapsulated semiconductor die using a removable transfer film |
| US07/907,970 US5239198A (en) | 1989-09-06 | 1992-07-02 | Overmolded semiconductor device having solder ball and edge lead connective structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23132389A JP2781020B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0399456A JPH0399456A (ja) | 1991-04-24 |
| JP2781020B2 true JP2781020B2 (ja) | 1998-07-30 |
Family
ID=16921835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23132389A Expired - Lifetime JP2781020B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2781020B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093575A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置およびその製造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2962586B2 (ja) * | 1991-03-05 | 1999-10-12 | 新光電気工業株式会社 | 半導体装置とその製造方法及びこれに用いる接合体 |
| JPH0685114A (ja) * | 1992-09-01 | 1994-03-25 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
| EP1213754A3 (en) * | 1994-03-18 | 2005-05-25 | Hitachi Chemical Co., Ltd. | Fabrication process of semiconductor package and semiconductor package |
| JP3093960B2 (ja) * | 1995-07-06 | 2000-10-03 | 株式会社三井ハイテック | 半導体回路素子搭載基板フレームの製造方法 |
| JP3304705B2 (ja) * | 1995-09-19 | 2002-07-22 | セイコーエプソン株式会社 | チップキャリアの製造方法 |
| JP3129169B2 (ja) * | 1995-11-08 | 2001-01-29 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| JPH11121646A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Cable Ltd | 半導体パッケ−ジおよびその製造方法 |
| JP3521758B2 (ja) * | 1997-10-28 | 2004-04-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH11251484A (ja) * | 1998-03-06 | 1999-09-17 | Mitsui High Tec Inc | チップサイズ型半導体装置 |
| KR20000002999A (ko) * | 1998-06-25 | 2000-01-15 | 윤종용 | 반도체 칩 패키지와 그 제조 방법 |
| JP3510839B2 (ja) * | 2000-03-28 | 2004-03-29 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP2002076040A (ja) * | 2000-08-30 | 2002-03-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP5046481B2 (ja) * | 2004-09-27 | 2012-10-10 | 日立電線株式会社 | 半導体装置及びその製造方法 |
| JP5001542B2 (ja) | 2005-03-17 | 2012-08-15 | 日立電線株式会社 | 電子装置用基板およびその製造方法、ならびに電子装置の製造方法 |
| JP4503039B2 (ja) * | 2006-04-27 | 2010-07-14 | 三洋電機株式会社 | 回路装置 |
| JP5113346B2 (ja) | 2006-05-22 | 2013-01-09 | 日立電線株式会社 | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 |
| KR100764684B1 (ko) * | 2006-11-01 | 2007-10-08 | 인티그런트 테크놀로지즈(주) | 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법 |
| JP6050975B2 (ja) * | 2012-03-27 | 2016-12-21 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
| JP6868455B2 (ja) * | 2016-06-02 | 2021-05-12 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| US10698005B2 (en) * | 2017-04-20 | 2020-06-30 | Asahi Kasei Microdevices Corporation | Magnetic detection device, current detection device, method for manufacturing magnetic detection device, and method for manufacturing current detection device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
-
1989
- 1989-09-06 JP JP23132389A patent/JP2781020B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093575A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0399456A (ja) | 1991-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2781020B2 (ja) | 半導体装置およびその製造方法 | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JP2781018B2 (ja) | 半導体装置およびその製造方法 | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| JP3059097B2 (ja) | 電子回路盤とその製造方法 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP2781019B2 (ja) | 半導体装置およびその製造方法 | |
| US5844305A (en) | Lead frame for semiconductor devices | |
| JPH11274223A (ja) | ２重金属被覆パッド面へのワイヤ・ボンディング方法及びそのワイヤ・ボンディングを含む電気カ―ド構造 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
| JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
| JP2651608B2 (ja) | 電子部品搭載用基板 | |
| JPH06112363A (ja) | 半導体パッケージ | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
| JP2652223B2 (ja) | 電子部品搭載用基板 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JP4643055B2 (ja) | Ｔａｂテープキャリアの製造方法 | |
| JPH04111456A (ja) | 電子部品搭載用基板 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |