KR20060101348A - 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법 - Google Patents

전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법 Download PDF

Info

Publication number
KR20060101348A
KR20060101348A KR1020060024744A KR20060024744A KR20060101348A KR 20060101348 A KR20060101348 A KR 20060101348A KR 1020060024744 A KR1020060024744 A KR 1020060024744A KR 20060024744 A KR20060024744 A KR 20060024744A KR 20060101348 A KR20060101348 A KR 20060101348A
Authority
KR
South Korea
Prior art keywords
electronic device
layer
substrate
metal
electrode
Prior art date
Application number
KR1020060024744A
Other languages
English (en)
Other versions
KR100800251B1 (ko
Inventor
아끼라 진다
노부아끼 미야모또
고끼 히라사와
겐지 우찌다
마모루 미따
Original Assignee
히다찌 덴센 가부시끼가이샤
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다찌 덴센 가부시끼가이샤, 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 히다찌 덴센 가부시끼가이샤
Publication of KR20060101348A publication Critical patent/KR20060101348A/ko
Application granted granted Critical
Publication of KR100800251B1 publication Critical patent/KR100800251B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00—Washing or rinsing machines for crockery or tableware
    • A47L15/42—Details
    • A47L15/4214—Water supply, recirculation or discharge arrangements; Devices therefor
    • A47L15/4217—Fittings for water supply, e.g. valves or plumbing means to connect to cold or warm water lines, aquastops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L2501/00—Output in controlling method of washing or rinsing machines for crockery or tableware, i.e. quantities or components controlled, or actions performed by the controlling device executing the controlling method
    • A47L2501/01—Water supply, e.g. opening or closure of the water inlet valve
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명에 따른 전자 장치 기판은 박판 코어 기판과, 상기 코어 기판 상에 마련되고 상부에 패키징될 전자 부품의 전극과 전기적으로 접속되는 금속 전극과, 금속 전극을 둘러싸도록 제공되고 전자 부품 상에 장착되는 전기 절연층을 포함한다.
전자 장치 기판, 코어 기판, 절연층, 전극, 캐리어층, 분리층

Description

전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그 제조 방법{ELECTRONIC DEVICE SUBSTRATE AND ITS FABRICATION METHOD, AND ELECTRONIC DEVICE AND ITS FABRICATION METHOD}
도1a 및 도1b는 각각 종래 전자 장치의 전자 부품 탑재면을 나타내는 정단면도 및 평면도.
도2는 코어리스 전자 장치의 구조를 나타내는 단면도.
도3a 내지 도3e는 도2의 코어리스 전자 장치의 제조 방법을 나타내는 공정도.
도4는 도3의 전사 필름의 구조를 나타내는 단면도.
도5는 본 발명의 제1 실시형태에 관한 전자 장치 기판을 나타내는 단면도.
도6a 내지 도6g는 도5의 전자 장치 기판의 제조 방법을 나타내는 공정도.
도7은 본 발명의 제2 실시형태에 관한 전자 장치를 나타내는 단면도.
도8a 내지 도8e는 도7의 전자 장치의 제조 방법을 나타내는 공정도.
도9는 본 발명의 제3 실시형태에 관한 전자 장치 기판을 나타내는 단면도.
도10a 내지 도10g는 도9의 제3 실시형태에 관한 전자 장치 기판의 제조 방법을 나타내는 공정도.
도11a 내지 도11g는 도9에 도시된 제3 실시형태에 관한 전자 장치 기판을 이 용하는 본 발명의 제4 실시형태에 관한 전자 장치의 제조 방법을 나타내는 공정도.
도12a 내지 도12h는 본 발명의 제5 실시형태에 관한 전자 장치 기판의 제조 방법을 나타내는 공정도.
도13a 내지 도13g는 본 발명의 제6 실시형태에 관한 전자 장치의 제조 방법을 나타내는 공정도.
도14는 제6 실시형태에 관한 전자 장치의 평면 구조를 나타내는 평면도.
도15는 본 발명의 제7 실시형태에 관한 전자 장치 기판을 나타내는 단면도.
도16a 내지 도16h는 본 발명의 제7 실시형태에 관한 전자 장치 기판의 제조 방법을 나타내는 공정도.
도17a 내지 도17g는 제8 실시형태에 관한 전자 장치 기판을 이용한 전자 장치의 제조 방법을 나타내는 공정도.
도18은 본 발명의 제9 실시형태에 관한 전자 장치 기판을 나타내는 개략 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1: 전자 장치
2: 배선 보드
4: 다이 패드
6: 전자 부품
7: 외부 전극 패드
8: 외부 접속 단자
100: 전자 장치 기판
101: 코어 기판
102: 포토 땜납 레지스트
103: 개구
104: 제1 도금 필름
105: 제2 도금 필름
106: 제3 도금 필름
본 출원은 그 전체 내용이 본원에서 참조로써 합체된 일본 특허 출원 제2005-76674호 및 제2005-290463호에 기초한다.
본 발명은 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그 제조 방법에 관한 것이다. 특히, 약한 힘으로 전자 장치 기판으로부터 코어 기판을 분리 가능하고, 하부면에 대해 단자 표면을 노출시키고 크기를 감소시키기 위한 화학적 또는 전기화학적 용해 또는 기계적인 연마의 부하를 감소시키는 것이 가능한 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그 제조 방법에 관한 것이다.
도1a 및 도1b는 각각 종래의 전자 장치의 전자 부품 장착면을 도시하는 전방 단면도 및 평면도이다. 이러한 전자 장치(1)는 관통 홀(3)을 갖는 배선 보드(2), 배선 보드(2) 상에 제공된 다이 패드(4), 각각 양단부에서 금속 전극(5a)과 내부 접속 단자(5b)를 갖고 배선 보드(2) 상에 제공된 복수의 배선 패턴(5), 도전성 페이스트 접합에 의해 다이 패드(4) 상에 장착된 전자 부품(6), 관통 홀(3)의 각각의 하단부에 접속되고 배선 보드(2)의 하부면에 제공된 복수의 외부 전극 패드(7), 외부 전극 패드(7)용으로 각각 제공된 볼 형상 외부 접속 단자(8), 전자 부품(6)의 단자(6a)와 내부 접속 단자(5b)와 접속되는 금속 접합 배선(9), 전자 부품(6)와 접합 배선(9)를 커버하기 위해 배선 보드(2)의 상부면에 제공된 밀봉 수지(10)를 포함한다.
배선 보드(2)는 유리 에폭시 수지, 폴리이미드 테이프 등을 이용한다.
관통 홀(3)은 금속 전극(5a)과 외부 전극 패드(7) 사이의 전기 도전성을 위한 도전성 본체를 포함한다. 다이 패드(4), 배선 패턴(5) 및 외부 전극 패드(7)는 광화학적 에칭에 의해 형성된 구리 포일을 포함한다.
관통 홀(3), 다이 패드(4), 배선 패턴(5) 및 외부 전극 패드(7)는 전기 또는 비전착성 도금에 의해 내부면 또는 전방면에서 구리 도금, 니켈계 도금 또는 금도금된다.
전자 장치(1)는 배선 보드(2)의 다이 패드(4)에 전자 부품(6)를 우선 장착하고 전자 부품(6)의 단자(6a)와 내부 접속 단자(5b)를 접속하고 에폭시 수지와 같은 밀봉 수지로 밀봉함으로써 완료된다. 통상적으로, 땜납볼과 같은 구형 외부 접속 단자(8)가 최종적으로 외부 전극 패드(7)에 부착된다.
또한, 최근에, 모듈 기판을 이용하지 않는 코어리스 전자 장치(이후부터, 코어리스 패키지)가 제안되었다. 이러한 경우, 기부 필름에 장착된 전자 부품을 다 이 접합하고 이와 금속 기부 사이를 배선 접합하고, 그 다음에 코어리스 전자 장치는 장착부와 단자를 노출시키기 위해 금속 기부의 원치 않는 부분을 에칭하는 것이 공지되었다.(일본 특허 공개 제3-94459 참조)
도2는 일본 특허 공개 제3-94459호에 도시된 바와 같이 코어리스 패키지의 구조를 도시한다. 이러한 코어리스 패키지(20)는 전기 절연성 코어 기판으로써의 배선 보드(2)가 도1에서 제거되고 다이 패드(4)의 배면과 배선 패턴(5)이 패키지 저부에 노출되는 구성을 갖는다.
또한, 일본 특허 공개 제3-94459호에 도시된 바와 같이 복수의 전자 부품을 갖는 코어리스 패키지의 예로써, 복수의 전자 부품과 회로 패턴은 수지로 일체식으로 밀봉된 배선 접합에 의해 접속되고, 보호 코팅이 전자 부품 패키지의 저부에 도포되고, 이러한 보호 코팅의 개구로부터 노출된 회로 패턴이 부식으로부터 보호하기 위해 금도금되는 것이 공지되었다.
도3a 내지 도3e는 도2의 코어리스 패키지(20)의 제조 방법을 도시한다. 우선, 도3a에 도시된 바와 같이, 다이 패드(4)와, 코어 기판으로써 전기 절연성 전사 필름(21) 상에 금속 전극(5a)과 내부 접속 단자(5b)를 각각 갖는 복수의 배선 패턴(5)을 형성한다.
다음에, 도3b에 도시된 바와 같이, 전자 부품(6)가 다이 패드(4) 상에 장착되고, 그 다음에 도3c에 도시된 바와 같이, 전자 부품(6)의 단자와 내부 접속 단자(5b)를 접합 배선(9)로 접속된다.
다음에, 도3d에 도시된 바와 같이, 전자 부품(6)는 밀봉 수지(10)로 밀봉되 고, 그 다음에 도3e에 도시된 바와 같이 전사 필름(21)을 제거함으로써 코어리스 패키지(20)를 완성한다. 이러한 방법은 밀봉 수지(10)로 배선 도전체를 전사하고, 따라서, 전사 방법이라 지칭된다.
전사에 의해 코어리스 패키지를 제조하는 방법으로써, 전사 필름(예를 들어, 일본 특허 공개 제9-252014호 참조)의 박형 기부 재료를 이용하는 방법이 공지되었다. 이러한 방법은 기부 재료 상의 재료 포일, 패키지 및 배선 접합 및 금속 포일 상의 전자 부품을 적층하고, 그 다음에, 수지를 밀봉하고 기부 재료로부터 수지의 순차적으로 분리한다.
또한, 코어리스 패키지 전사 방법의 공지된 유사한 예로써, 일본 특허 공개 제2002-9196호에 개시된 바와 같이, 하부면에 위치된 금속 기부를 용해하는 반도체 장치의 제조 방법이 공지된다. 이러한 방법은 코어 기판의 금속 기부에 저항 패턴을 형성하고, 다이 접합부와 저항 패턴의 접합부에 대응되는 부분에 개구를 형성하고, 저항 패턴의 접합부에 대응하는 부분과 다이 접합부의 개구를 형성하고, 니켈 패터닝으로 개구를 충진하고, 그 다음에 그 표면을 금속 도금하고, 저항 패턴을 제거하고, 접합 패턴에 전자 부품을 장착하고, 접합 패턴으로써의 금도금 필름에 배선 접합하고, 수지 밀봉 및 금속 기부를 에칭함으로써 전자 장치를 제조한다.
다이 패드, 내부 접속 단자, 배선 패턴, 외부 접속 전극 등과 같은 도전체는 통상적으로 전해질 구리 포일, 압연 구리 포일 등을 이용하여 구리 포일의 광화학적 에칭에 의해 형성된다.
도4는 도3의 전사 필름의 구조를 도시한다. 도4에 도시된 바와 같이, 이러 한 전사 필름(21)은 그 위에 코팅된 접착제(22)와, 다이 패드(4) 및 접착제(22) 상에 형성된 배선 패턴(5)과, 다이 패드(4)와 배선 패턴(5)의 표면에 도포된 기능성 도금(23)을 구비한다.
기능성 도금(23)은 전자 부품(6)의 단자와 금속 전극(5a) 사이의 우수한 접속을 위해 제공된다. 이러한 기능성 도금(23)은 기부 도금으로써 비전착성 또는 전기 니켈 도금과, 이에 제공된 비전착성 또는 전기 금 도금을 포함한다.
통상적으로, 전기 니켈 도금은 전기 부품 장착 및 배선 접합에서 가열 상태에 따라 0.5 내지 2.0 ㎛의 두께 범위를 갖는다. 또한, 기부 니켈 도금은 구리에서 금 도금 필름 내로의 열 분해 보호 필름(배리어 필름)으로써 제공된다. 금 도금은 초음파 배선 접합의 높은 접속 신뢰성 때문에 표면층에 대해 인가된다. 배선 접합을 개선하기 위해, 보다 두꺼운 것이 보다 우수하지만, 최적의 두께는 생산성 및 비용을 고려하여 0.1 내지 2.0 ㎛의 범위에서 선택된다.
그러나, 종래의 전자 장치에 따르면, 도4의 구성에서, 밀봉 수지(10)에 대한 기능성 도금(23)의 금 도금이 매우 열악한 접착성을 갖는 문제점이 있다. 특히, 금 도금이 기능성 도금(23)의 표면에 인가될 때, 금은 높은 음전성 산화 필름을 형성할 수 없어서 밀봉 수지에 대한 열악한 접착성을 야기하고, 전자 장치의 신뢰성이 저하된다.
또한, 도3에 도시된 바와 같이, 코어리스 패키지(20)의 제조에서, 전사 필름(21)은 최종 단계에서 분리되지만, 금속 전극(5a)의 배면측에 접착된 전사 필름(21)에 대해 도포된 접착제(22)의 성분과 함께 분리되거나 또는 전사 필름(21)이 완전히 분리되기 전에 찢어진다.
이러한 파손을 방지하기 위해, 일본 특허 공개 제2002-9196호는 코어 기판의 금속 기부와 전극을 낮은 접착 금속으로 접속하는 방법을 개시한다. 그러나, 이러한 방법도 이하의 내용을 완전하게 방지할 수 없다.
(1) 첫번째는 일반적으로 구리 또는 니켈을 포함하는 전사 필름(코어 기판)(21)을 분리한 후에 외부 전극부가 노출되고 산으로 세척되서 분리된 후에 단자부가 노출되고, 비전착식으로 금 또는 주석이 도금되는 것 때문이다.
(2) 두번째는 전사 필름(코어 기판)(21)이 분리된 후에 전사 필름(21)과 배선 패턴(5) 사이의 접합 강도가 밀봉 수지(10)와 배선 패던(5) 사이보다 강하고, 종종 전사 필름(21)에 접합되는 배선 패턴(5)으로 밀봉 수지(10)가 종종 활주한다는 것이다.
이러한 파손을 방지하기 위해, 일본 특허 공개 제2002-9196호는 배선 패턴의 금속을 두껍게 하는 방법과 밀봉 수지측으로 약간 돌출하는 돌출부를 외주에서 제조하는 방법을 개시하지만, 배선 패턴의 두께가 증가하기 때문에, 도금 시간이 길어지거나 또는 저항 필름이 캐노피 형상 보유부와 함께 제거되어야 하고, 이러한 단계 때문에, 인접한 전극들 사이의 거리는 감소될 수 없어서, 전자 장치의 치수의 증가를 야기한다.
한편, 코어 기판의 기부의 금속의 단일측의 경우에, 운반 및 제조시에 기계적인 내구성이 요구되기 때문에, 그 두께는 일반적으로 20 ㎛ 이상이 되도록 요구된다. 이러한 이유로, 이것이 화학적인 용해 또는 기계적인 연마에 의해 제거될 때, 프로세스 시간은 두께때문에 길고, 이는 패키지 배면측으로부터 단자면을 노출시키기 위해 큰 로드의 화학적 용해 또는 기계적 연마를 야기한다.
또한, 금속 기부가 기계적인 응력에 의해 분리될 때, 패키지는 박형 전자 장치를 형성하는데 특히 방해가 되는 응력에 의해 굴곡되거나 크랙이 발생된다.
따라서, 본 발명의 목적은 약한 힘으로 전자 장치 기판으로부터 코어 기판을 분리 가능하고, 하부면에 대해 단자면을 노출시키기 위해 화학적 및 전기화학적 용해 또는 기계적인 연마의 부하를 감소시키고, 크기를 감소시키기 위한 전자 장치 기판과 그 제조 방법 및 전자 장치와 그 제조 방법을 제공하기 위한 것이다.
(1) 본 발명의 일 태양에 따라, 전자 장치 기판은 박판 코어 기판과, 상기 코어 기판 상에 마련되고 상부에 패키징될 전자 부품의 전극과 전기적으로 접속되는 금속 전극과, 금속 전극을 둘러싸도록 제공된 전기적 절연층을 포함한다.
상기 발명(1)에서, 다음의 변형 및 변화들이 이루어질 수 있다.
(a) 상기 코어 기판은 구리 포일, 스테인레스 포일, 알루미늄이나 알루미늄 합금 포일, 니켈이나 니켈 합금 포일, 또는 주석이나 주석 합금 포일 중 임의의 것을 포함한다.
(b) 상기 코어 기판은 원재료로서의 금속으로 형성된 캐리어층과, 상기 캐리어층 상에 형성된 분리층과, 상기 분리층 상에 형성된 금속층을 포함하고, 상기 금속층은 전기적 절연층 쪽 상에 배열된다.
(c) 상기 금속층은 금속층과 전기적 절연층 사이에 결합 강도보다 분리층을 통한 캐리어층과 금속층 사이에 더 작은 결합 강도를 갖는다.
(d) 분리층은 유기계 또는 무기계 분리층을 포함한다.
(e) 금속층은 금속 포일, 구리 합금 포일, 스테인레스 포일, 알루미늄 또는 알루미늄 합금 포일, 니켈 또는 니켈 합금 포일, 주석 또는 주석 합금 포일을 포함한다.
(f) 코어 기판은 지지 기판에 적층된다.
(g) 지지 기판은 접착성이 있는 절연 필름을 포함한다.
(h) 전기 절연층은 땜납 레지스트 또는 포토 땜납 레지스트를 포함한다.
(i) 금속 전극은 금, 은, 구리, 니켈, 팔라듐, 주석, 로듐, 코발트 또는 그들의 합금의 단일층이거나, 또는 그들이 적층된 층을 포함한다.
(j) 금속 전극은 적어도 5㎛ 이상의 구리 또는 구리 합금 도금, 혹은 3㎛ 이상의 니켈 또는 니켈 합금 도금을 포함한다.
(2) 본 발명의 또 다른 태양에 따르면, 전자 장치 기판의 제조 방법은, 금속 코어 기판의 일측 상에 전기적 절연층을 형성하는 단계와, 상기 전기적 절연층 내에 개구를 형성하는 단계와, 상기 개구 내에 금속 전극을 형성하는 단계를 포함한다.
상기 발명 (2)에 있어서, 이하의 변경 및 수정이 행해질 수 있다.
(a) 코어 기판은 캐리어층, 분리층, 및 그 내부에 적층된 금속층을 갖는 복합 기재를 포함한다.
(b) 코어 기판은 캐리어층, 분리층, 및 그 내부에 적층된 금속층을 갖는 복 합 기재를 포함하고, 상기 복합 기재는 지지 기판과 일체로 된다.
(c) 지지 기판은 접착성이 있는 절연 필름을 포함한다.
(d) 전기적 절연층은 코팅 또는 압접에 의해 코어 기판에 접합된다.
(e) 전기적 절연층은 땜납 레지스트 또는 포토 땜납 레지스트를 포함한다.
(f) 코어 기판은 구리 포일, 스테인레스 포일, 알루미늄이나 알루미늄 합금 포일, 니켈이나 니켈 합금 포일, 또는 주석이나 주석 합금 포일 중 임의의 것을 포함한다.
(3) 본 발명의 또 다른 태양에 따르면, 전자 장치는, 외부 접속을 위한 하나 이상의 전극을 포함하는 전자 부품과, 상기 전극에 전기적으로 접속되도록 전자 부품에 장착되고, 전자 부품 둘레에 전기적 절연층의 두께를 통과하도록 형성된 하나 이상의 금속 전극과, 상기 금속 전극 및 전자 부품의 표면을 커버하는 절연성 커버 물질을 포함한다.
(4) 본 발명의 또 다른 태양에 따르면, 전자 장치는, 전자 부품과,
상기 전자 부품의 전극에 전기적으로 접속되는 영역 내에 제공된 금속 전극과,
상기 전자 부품을 커버하고 표면 상에 일부에 금속 전극을 갖는 절연성 커버 물질을 포함하는 전자 장치이며,
전기적 절연층이 절연성 커버 물질의 표면 내에 금속 전극 둘레에 제공된다.
상기 발명 (3) 및 (4)에 있어서, 이하의 변경 및 수정이 행해질 수 있다.
(a) 금속 전극은 땜납볼에 접속된다.
(b) 금속 전극은 금속의 가는 배선로 전자 부품의 전극에 전기적으로 접속된다.
(c) 금속 전극은 범프에 의해 전자 부품의 전극에 전기적으로 접속된다.
(5) 본 발명의 또 다른 태양에 따르면, 전자 장치의 제조 방법은, 코어 기판 상에 전기적 절연층과, 상기 전기적 절연층의 두께를 통과하여 전기적 절연층에 형성된 하나 이상의 금속 전극을 포함하는 전자 장치 기판에 전자 부품을 장착하는 단계와, 상기 금속 전극과 전자 부품의 특정 전극을 전기적으로 접속하는 단계와, 적어도 상기 전자 부품의 전기적 접속부와 금속 전극을 절연성 커버 물질로 커버하는 단계와, 전자 장치 기판으로부터 코어 기판을 제거하는 단계를 포함한다.
상기한 발명 (5)에 있어서, 이하의 변경 및 수정이 행해질 수 있다.
(a) 전자 장치 기판으로부터 코어 기판을 제거하는 단계는 화학적 용해, 전기 화학적 용해, 기계적 연마, 또는 이들의 조합으로 수행된다.
(b) 코어 기판이 내부에 삽입된 분리층과 함께 복수의 층을 포함할 때, 상기 전자 장치 기판으로부터 코어 기판을 제거하는 단계는 분리층의 표면으로부터 코어 기판의 전방측을 분리하는 단계와, 그후에 전기적 절연층에 남아 있는 코어 기판의 금속층을 화학적 용해, 전기 화학적 용해, 기계적 연마, 또는 이들의 조합에 의해 제거하는 단계를 포함한다.
본 발명에 있어서, 전자 부품은 IC 뿐 아니라, 캐패시터, 트랜지스터, 다이오드, 전기 필터 등과 같은 각각의 칩 부품을 포함한다.
도5는 본 발명의 제1 실시형태에 따른 전자 장치 기판을 나타낸다. 이 전자 장치 기판(100)은 기초 재료로서 구리 포일로 구성된 코어 기판(101), 코어 기판(101) 위에 특정 패턴으로 형성된 제1 전기 절연층으로서 포토 땜납 레지스트(이하, "PSR")필름(102), PSR 필름(102)의 특정 위치에 형성된 개구(103)에 제공된 제1 도금 필름(104), 제1 도금 필름(104) 위에 제공된 제2 도금 필름(105), 및 제2 도금 필름(105) 위에 제공된 제3 도금 필름(106)을 포함한다.
이용 가능성, 비용, 높은 전기 전도성 및 최종 단계에서의 제거 가능성의 관점에서, 코어 기판(101)은 구리 포일을 포함하는 것이 가장 바람직하지만, 스테인레스 포일, 알루미늄 또는 알루미늄 합금 포일, 니켈 또는 니켈 합금 포일, 주석 또는 주석 합금 포일을 포함할 수 있다.
운반 및 제조시 기계적인 내구성이 요구되기 때문에, 코어 기판(101)은 두께가 20㎛ 이상일 필요가 있다. 반면, 그것이 전자 장치에서 사용될 때, 코어 기판(101)은 최종적으로 제거될 필요가 있는데, 두꺼운 코어 기판(101)이 심지어 화학 분해 또는 기계적 연마시 긴 처리 시간을 요구한다. 이 문제를 해결하기 위해, 코어 기판(101)은 PSR 필름(102)으로 보강되어 분해 또는 연마 시간을 줄이는데, 코어 기판(101)은 기계적 내구성을 확보하고 제거 시간을 단축하기 위해 예컨대 12㎛ 두께의 구리 포일을 사용한다.
PSR 필름(102)은 불용성 땜납 레지스트 또는 포토 땜납 레지스트와 같은 유기 레지스트 필름을 이용한다.
제1 도금 필름(104)은 금, 은, 팔라듐, 니켈, 주석 또는 땜납 패키징을 위한 땜납 도금을 이용한다. 또한, 이방성 도전성 필름(ACF), 이방성 도전 페이스트(ACP), 비도전성 필름(NCF) 또는 비도전성 페이스트(NCP)로 압접 패키징하는 경우, 제1 도금 필름(104)은 금, 은, 팔라듐 또는 니켈을 적절히 사용한다.
제2 도금 필름(105)은 땜납내의 주석이 금으로 확산하는 것을 방지하기 위한 차단층으로서 제공되며 니켈을 이용한다.
제3 도금 필름(106)은 전자 부품의 전극에 전기 접속을 위해 제공된다. 제3 도금 필름(106)은 금, 은 및 팔라듐을 이용할 수 있다. 그 내부에 금 범프 또는 땜납 범프가 형성된 전자 부품이 플립 칩 접속되는 경우, 금, 주석, 팔라듐 및 땜납 도금이 요구된다.
제1, 제2 및 제3 도금 필름(104 내지 106)의 조합은 전자 장치에서 배선 패턴 역할을 하는 금속 전극(110)을 구성한다. 그리고, 금속 전극(110) 및 PSR 필름(102)의 두께는 전자 장치를 얇게 하기 위해 30㎛ 이하이다.
다음에, 제1 실시형태에 따른 전자 장치 기판의 제조 방법이 설명될 것이다. 도6a 내지 도6g는 도5의 전자 장치 기판의 제조 방법을 나타낸다.
먼저, 도6a에 나타난 바와 같이, 12㎛ 두께, 61mm폭의 전해 구리 포일이 코어 기판(101)으로서 준비된다. 다음, 도6b에 나타난 바와 같이, 15㎛ 두께의 PSR 필름(102)이 제1 전기 절연층으로서 스크린 인쇄, 분배, 잉크젯 등에 의해 코어 기판(101)에 걸쳐 형성된다. 포토마스크(108)는 개구 형성을 위해 PSR 필름(102)에 걸쳐 형성된다.
금속 전극(110)의 두께는 PSR 필름(102)과 거의 동일하지만, PSR 필름(102) 보다 얇게 하여, 금속 전극(110)이 도금에 의해 제조될 때 도금 시간을 줄이도록 할 수 있다. 또한, PSR 필름(102)은 전체 기판의 기계적 내구성을 향상시켜, 코어 기판(101)이 20㎛ 이하인 경우에도 전자 장치 제조 프로세스에 있어서 기계적 내구성을 얻을 수 있다.
다음에, 도6c에 나타난 바와 같이, PSR 필름(102)은 포토마스크(108)를 통해 자외선(107)로 조사된다. 도6d에 나타난 바와 같이, 이것은 개구(103)의 현상 및 형성에 의해 PSR 필름(102) 위에 바람직한 형상으로 된다.
PSR 필름(102)의 한 측면에 제공된 보호 테이프를 분리하는 PSR 필름(102)의 건조필름 형태의 경우, 액체 PSR과 같은 식으로, 개구(103)에 대한 광 노출, 현상 및 형성을 행하는 롤 적층에 의해 PSR 필름(102)은 코어 기판(101)에 접착된다.
포일 에칭(copper foil etching)에 의해 마이크로 패턴을 형성할 필요가 없기 때문에, 보호를 위한 레지스트 코팅(resist coating), 조사(exposure), 현상(development) 및 에칭이 필요하지 않게 될 수 있다.
(d) 개구(103)를 제공하기 위한 PSR 필름(102)이 도금후에 분리 및 제거되지 않기 때문에, 분리액(release liquid)으로 인한 오염에 대한 우려가 없고, 또한 시간을 실질적으로 줄일 수 있어 기판 제조 공정의 비용을 줄일 수 있다.
(d) 제조 방법에서 불용성 땜납 레지스트(insoluble solder resist) 또는 포토 땜납 레지스트(photo solder resist)가 PSR 필름(102)으로서 사용되기 때문에, 분리액으로 인한 오염에 대한 우려가 없고, 또한 도금용 레지스트 필름의 분리 및 제거가 필요하지 않아, 시간을 줄일 수 있고 그에 따라 기판 제조 공정의 비용을 줄일 수 있다.
도7은 본 발명의 제2 실시예에 따른 전자 장치를 도시한다. 전자 장치(200)는 제1 실시예에 도시된 전자 장치 기판(100)과, 전자 장치 기판(100)상의 특정 위치에 장착되는 전자 부품(201)와, 전자 부품(201)상의 도시되지 않은 외부 연결 단자와 전자 장치 기판(100)의 제3 도금 필름(106)을 연결하는 접합 배선(bonding wire)(202)와, 전자 부품(201)와 접합 배선(202) 그리고 제3 도금 필름(106)을 코팅하기 위해 전자 장치 기판(100)상에 코팅되는 절연성 코팅 재료(insulative covering material)로서 밀봉 수지(sealing resin)(203)를 포함한다.
다음으로, 제2 실시예에 따른 도7의 전자 장치의 제조 방법을 설명한다. 도8a 내지 도8e는 도7의 전자 장치의 제조 방법을 도시한다.
우선, 도8a에 도시된 바와 같은 전자 장치 기판(100)이 준비된다. 다음으로, 도8b에 도시된 바와 같이, 상면에 도시되지 않은 알루미늄 전극 단자를 갖는 전자 부품(IC 칩)(201)가 다이 접합 페이스트(die bonding paste)에 의해 전자 장치 기판(100)의 PSR 필름(102)의 코팅 표면에 결합된 후, 전자 부품(201)의 알루미늄 전극 단자와 제3 도금 필름(106)은, 도8c에 도시된 바와 같이, 금속성 접합 배선(202)에 의해 서로 전기적으로 연결된다.
다음으로, 도8d에 도시된 바와 같이, 전자 부품(201), 접합 배선(202) 및 제3 도금 필름(106)을 코팅해서 외부 환경으로부터 전자 부품(201) 및 접합 부분을 보호하기 위해, 밀봉 수지(203)에 의해 밀봉이 실시된다.
다음으로, 도8e에 도시된 바와 같이, 염화 제2철 용액(ferric chloride solution)이 IC 패키지(204)의 하측 표면에서 코어 기판(구리 포일)(101)에 분무되어, 코어 기판(101)을 화학적으로 분리 및 제거한다. 제1 도금 필름(104)이 수지 밀봉 표면과 대향된 표면에서 노출될 때까지 코어 기판(101)의 에칭이 실시된다. 또한 제1 도금 필름(104)은 코어 기판(101)의 에칭 스토퍼(etching stopper)로서 기능한다. 상기 단계는 패키지로부터 코어 기판을 제거함으로써 코어 기판이 없는 무코어 패키지 전자 장치(coreless package electronic device)(200)를 형성한다.
코어 기판(101)의 두께는 20㎛ 이하로 얇다. 코어 기판(101)은 PSR 필름(102)의 보강재로서 작용한다. 초기 상태로부터 화학적 용해 또는 기계적 연마에 의해 제거되는 금속의 두께는 20㎛ 이하이기 때문에, 이러한 제거시 가해지는 부하는 실질적으로 감소될 수 있다.
완료된 전자 장치에 대해서, 접착 강도 시험 테이프[3M 컴파니, No.56: 강철에 대한 접착 강도(adhesion-to-steel strength) = 5.5N/10㎜]를 갖는 노출 금속 전극(110)의 시험은 금속 전극(110)의 분리가 발생하지 않다는 사실, 및 약 2㎛ 정도로 매우 얇은 두께를 갖는 금속 전극(110)이 PSR 필름(102)의 보강에 의해 밀봉 수지(203)에 단단히 결합되어 있음을 증명하며, 상기 밀봉 수지(203)는 제2 전기 절연층이고, 상기 PSR 필름(102)은 제1 전기 절연층이다.
제2 실시예는 다음과 같은 장점을 나타낸다. (a) 최종적으로 제거되는 코어 기판(101)이 얇은 금속 포일이고 화학적 용해 또는 기계적 연마에 의해 제거되기 때문에, 전자 장치측 금속 전극상에 접착제의 잔재가 남지 않으며, 필름 코어 기판(101)의 케이스에서 필름 인열 현상(film tearing)이 발생하지 않는다.
(b) 금속 전극(110)의 측면에 배열된 PSR 필름(102)이 금속 전극(110)의 주연부 및 전기 요소(201)를 코팅하는 밀봉 수지(203)의 결합 강도를 증가시키고, 전자 장치 제조 공정동안 기계적 내구성을 향상시키기 위한 PSR 필름(102)의 보강재로서 작용하기 때문에, 얇지만 높은 기계적 강도를 갖는 전자 장치가 제조될 수 있다.
(c) 배면측의 얇은 금속 포일의 용해 또는 기계적 제거로 인해 레지스트 필름에 가해진 제1 도금 필름(104)의 하측 표면이 노출되기 때문에, 전자 부품 단자의 도금은 이후 단계에서 필요하지 않다.
(d) 포토 에칭(photo-etching) 및 단자 도금(terminal plating)이 생략될 수 있기 때문에, 제조 시간 및 그에 따른 제조 비용이 실질적으로 줄어들 수 있다.
도9는 본 발명의 제3 실시예에 따른 전자 장치 기판을 도시한다. 전자 장치 기판(100)은 제1 실시예에서 기재(base material)인 코어 기판으로서 캐리어 적층식 금속 포일(carrier-laminated metal foil)(구리 포일)을 사용하며, 다른 구성은 제1 실시예와 동일하다. 제3 실시예는 기재로서 캐리어 적층식 코어 기판(120)을 사용하며, 매우 얇은 구리 포일이 형성된 금속층(122)은 분리층을 갖는 캐리어층(캐리어 구리 포일)(121)상에 위치된다. 금속층(122)의 두께는 캐리어층(121)의 두께보다 얇다.
캐리어 적층식 코어 기판은 기재가며, 얇은 금속 포일(많은 경우, 구리 포일)을 제공하기 위해서, 차후의 단계에서 분리될 수 있도록 약한 접착을 갖는 분리층이 18㎛ 이상의 두께를 갖는 금속 포일(많은 경우, 구리 포일)에 의해 형성된 캐 리어층에 형성된 후 얇은 금속 포일이 전기분해에 의해 형성된다. 예를 들면, "CopperBond(등록상표) Extra Thin Foil (XTF)"[일본 오린 브래스 코프(Olin Brass Corp.)]이 있다.
상기 "CopperBond(등록상표) Extra Thin Foil (XTF)"[일본 오린 브래스 코프(Olin Brass Corp.)] 외에, 캐리어 적층식 금속 포일로서, "MicroThin(등록상표)"[미쓰이 마이닝 앤드 스맬팅 코. 엘티디.(Mitsui Mining & Smelting Co. Ltd.)]가 있다. 후자는 분리층으로서 유기 분리층(organic release layer)을 사용하는 기재가며, 다른 구성은 전자와 동일하다. 이들 양자에 있어서, 두꺼운 베이스(base)를 갖는 표면층 및 캐리어층(121)에서 금속층(122)(매우 얇은 구리 포일)은 20N/m 정도의 약한 힘에 의해 서로 분리될 수 있다. 특히, 전자의 기재는 무기 분리층(inorganic release layer)을 가지며, 따라서 400℃ 이상으로 가열한 후 용이하게 분리될 수 있다. 유기 분리층을 갖는 캐리어 적층식의 매우 얇은 구리 포일은 내열 온도(heat-resistant temperature)가 무기 분리층 재료와 비교해 230℃ 정도로 낮다고 하는 결점을 갖는다.
전자 장치 기판(100)은 3 층 구리 포일 재료를 갖는바, 우수한 내열성을 갖는 매우 얇은 무기 분리층이 18㎛ 내지 35㎛ 두께의 롤링된 구리 포일에 의해 형성된 캐리어층(121)상에 전기분해에 의해 형성되고, 이후 5㎛ 이하, 특히 1㎛ 내지 5㎛ 두께의 전기분해 구리 포일에 의해 형성된 금속층이 상면에 가해진다. 이러한 구성으로 인해 캐리어층(121) 및 금속층(122)은 매우 약한 분리력을 갖는 분리층 위치에서 서로 매우 용이하게 분리될 수 있다. 상세한 사항은 2004년 10월자 고교 조사까이(KOGYO CHOSAKAI)의 "덴지 자이로(DENSHI ZAIRYO)" p.76에 개시되어 있다.
전기화학적 용해에 의한 금속층(122)의 제거시, 전자 장치 측면상에 잔존하는 제1 도금 필름(104)과, 제1 절연 물질로서 작용하는 PSR 필름(102)은 용해되어야 한다. 이러한 전자 장치(200)의 납땜을 고려했을 때, 제1 도금 필름(104)은 금, 은, 구리, 니켈, 팔라듐, 주석, 로듐, 코발트, 또는 이들의 합금의 기본 물질의 단일 층, 또는 이들의 적층된 층을 포함하는 반면, 제1 절연 물질은 땜납 레지스트 또는 포토 땜납 레지스트를 포함한다.
다음으로, 제3 실시예에 따른 전자 장치 기판의 제조 방법을 설명한다. 도10a 내지 도10g는 도9의 전자 장치 기판(100)의 제조 방법을 도시한다.
우선, 캐리어 적층식 코어 기판(120)(도10a)은 도10b에 도시된 바와 같은 스크린 프린팅에 의해 15㎛ 두께의 PSR 필름(102)으로 코팅된다. 다음으로, 도10c에 도시된 바와 같이, 포토마스크(108)를 이용해, PSR 필름(102)은 포토마스크(108)를를 경유해 자외선(107)이 조사된다. 도10d에 도시된 바와 같이, PSR 필름(102) 상에서 소망의 형상으로 개구(103)를 현상하여 형성한다.
다음으로, 도10e에 도시된 바와 같이, 캐리어층(121)의 표면은 도금 저항성(plating-resistant) 화학적 전기 절연 테이프(마스크 테이프)(109)로 보호되고, 이후 제1 도금 필름(104)을 형성하기 위한 전기 금 도금액(electrical gold plating liquid)에 침지되며, 캐소드로서 구리 기판(120)을 이용해, 0.5㎛ 두께의 금 도금 필름이 제1 도금 필름(104)으로서 개구에 가해진다.
다음으로, 전기 니켈 도금액에 침지시킴으로써, 1㎛ 두께의 니켈 도금 필름 이 제2 도금 필름(105)으로서 제1 도금 필름(104)에 도포되고, 이후 바로 전기 금 도금액에 침지시킴으로써, 도10f에 도시된 바와 같은 0.5㎛ 두께의 금 도금 필름이 제3 도금 필름(106)으로서 제2 도금 필름(105)에 도포된다. 마지막으로, 마스크 테이프(109)가 캐리어 적층식 코어 기판(120)에서 제거되고, 이후 충분한 물 세정 및 이어지는 건조에 의해, 도10g에 도시된 바와 같은 전자 장치 기판(100)이 얻어진다.
마스크 테이프(109)의 이용은 비용을 증가시킨다. 이를 개선하기 위한 해결 방안은 다음과 같다. 캐리어층(121)이 노출되는 도금 방법에 대해서, 재료가 도금액에 침지되면, 재료는 염화비닐 플레이트, 베이클라이트 플레이트, 폴리카보네이트 플레이트 등으로 적층되고, 또는 테이프의 연속적인 도금에 대해서, 재료는 염화비닐 플레이트 등의 상면을 따라서 이동되므로, 도금액이 배면측으로 흐르는 것을 가능한 한 최대로 방지할 수 있다.
제3 실시예에 따르면, 두꺼운 구리 포일에 의해 형성된 캐리어층(121)이 금속층(122)에서 분리되기 때문에, 얇은 구리 포일에 의해 형성된 금속층(122)만이 제거될 최종 물질일 수 있어, 패키지의 배면으로부터 금속 전극 표면을 노출시키기 위한 화학적 용해 또는 기계적 연마의 부하를 감소시킬 수 있으며, 작업을 매우 용이하게 할 수 있다.
다음으로, 제4 실시예에 따른 전자 장치의 제조 방법을 설명한다. 도11a 내지 도11g는 도9에 도시된 제3 실시예에 따른 전자 장치 기판(100)을 이용하는 전자 장치(200)의 제조 방법을 도시한다.
우선, 도11a에 도시된 바와 같은 전자 장치 기판(100)이 준비된다. 다음으로, 도11b에 도시된 바와 같이, 다이 접합 페이스트에 의해 전자 부품(IC 칩)(201)가 전자 장치 기판(100)의 PSR 필름(102)의 상면에 결합 및 장착되고, 도11c에 도시된 바와 같이, 금속성 접합 배선(202)에 의해 전자 부품(201)의 알루미늄 전극 단자(도시되지 않음)와 제3 도금 필름(106)이 전기적으로 서로 연결된다.
다음에, 도11d에 도시된 바와 같이, 외부 환경으로부터 접합된 부분과 전자 부품(201)을 보호하기 위해, 전자 부품(201)과 접합 배선(202)을 덮기 위한 밀봉 수지(203) 밀봉이 이어진다.
다음에, 도11e에 도시된 바와 같이, 캐리어층(121)이 IC 패키지로부터 분리되어 도11f에 도시된 바와 같이, 금속층(122)을 노출시킨다. 두꺼운 구리 포일로 형성된 캐리어층(121)이 기계적으로 약한 힘으로 분리될 수 있기 때문에, 전자 장치 이면측상에 금속 전극(110)과 일체로 1-5㎛ 초박 금속층(122)이 남아 있는다.
다음에, 황산과 과산화수소의 혼합 용액이 금속층(122)상에 분무되어 금속층(122)을 화학적으로 용해 및 제거한다. 이 금속층(122)의 에칭은 도11g에 도시된 바와 같이, 제1 도금 필름(104)이 노출될 때까지 수행된다. 이 제1 도금 필름(104)은 또한 금속층(122)의 에칭 스톱퍼로서 기능한다. 상기 단계는 패키지로부터 코어 기판을 제거함으로써 코어 기판이 존재하지 않는 코어리스 패키지 전자 장치(200)를 산출한다.
밀봉 수지(203) 밀봉 이후 금속층(122)을 제거하기 위한 방법으로서, 금속층(122)이 구리 포일을 포함하는 경우에, 염화 제2 철 용액, 염화 구리 용액, 황산- 과산화수소 용액, 불산-퍼옥소모노설퍼릭 산 포타슘 용액, 황산-퍼옥소디설퍼릭 산 포타슘 용액, 질산 용액 등을 사용할 수 있다.
제4 실시예에 따라서, 두꺼운 구리 포일로 형성된 캐리어층(121)이 금속층으로부터 분리되고, 그래서, 단지 얇은 구리 포일로 형성된 금속층(122)만이 최종적으로 제거되는 물질이 될 수 있기 때문에, 패키지 이면측으로부터 금속 전극 표면을 노출시키기 위한 화학적 용해 또는 기계적 연삭의 부하를 감소시킬 수 있고, 작업을 매우 용이하게 할 수 있다.
그 폐수를 처리하기가 용이한 저가 구리 용해액으로서, 많은 경우에, 황산과 과산화수소의 혼합 용액이 사용된다. 이 용액의 구리 용해 속도는 일반적으로 5-20㎛/min이며, 따라서 이는 패키지 이면측상에 남아 있는 1-5㎛ 두께 구리 포일이 10-60초 정도의 짧은 처리 시간내에 쉽게 용해 및 제거될 수 있게 한다.
또한, 금속층(122)을 제거하기 위한 방법은 본 실시예 이외의 화학적 또는 전기화학적 용해, 또는 기계적 연마 또는 그 조합을 사용할 수도 있다.
도12a 내지 도12h는 본 발명의 제5 실시예에 따른 전자 장치 기판의 제조 방법을 도시한다. 본 실시예는 제3 실시예에서 설명된 캐리어-라미네이티드 코어 기판(120)을 코어 기판으로서 사용하는 전자 장치 기판의 다른 제조 방법을 예시한다.
캐리어 라미네이티드 코어 기판(120)이 먼저 준비된다. 도12a에 도시된 바와 같이, 이 캐리어 라미네이티드 코어 기판(120)은 구리 포일로 형성된 분리가능한 캐리어층(121)상에 침착된 초박 금속층(122)을 포함하며, 상술된 XTF(Japan Olin Brass Corp.)를 사용한다.
도12b에 도시된 바와 같이, 절연 필름으로서 기능하는 폴리이미드 테이프(131)가 12㎛ 두께 접착제(132)로 코팅되어 있는 코어 기판으로서 테이핑 부재(130)가 준비된다. 도12c에 도시된 바와 같이, 이 테이핑 부재(130)는 한 쌍의 롤(150A 및 150B)을 통과하는 캐리어 라미네이티드 코어 기판(120)상에 중첩되어 롤 라미네이션에 의해 테이핑 부재(130)와 캐리어 라미네이티드 코어 기판(120)을 라미네이트하며, 이는 기재(140)를 산출한다. 여기서, "UPILEX(R)S"(두께 : 25㎛)(UBE INDUSTRIES, LTD)가 폴리미이드 테이프(131)로서 사용되며, "X SERIES"(에폭시 수지 함유)(Tomoegawa Paper Co., Ltd.)가 접착제(132)로서 사용된다.
본 실시예에서, 그 양호한 열적 및 화학적 내성 때문에, 접착제(132)를 갖는 폴리이미드 테이프(131)가 사용된다. 따라서, 이런 특성을 갖는 임의의 테이프가 폴리이미드 테이프(131) 대신 사용될 수 있다.
기재(140)는 표면층으로부터 초박 구리 포일[금속층(122): 1㎛]/분리층(약 100Å)/캐리어 구리 포일[캐리어층(121): 35㎛]/접착제(132)(12㎛)/지지 기판[폴리이미드 테이프(131): 25㎛]의 5개 층을 포함한다.
캐리어층(121)과 분리층 사이의 접착력을 분리층과 금속층(122) 사이의 접착력 보다 작게 함으로써, 이 기판의 대부분을 점유하는 분리층과 캐리어층(121) 또는 지지 기판으로서 기능하는 폴리이미드 테이프(131)와 캐리어층(121)을 기계적으로 분리 및 제거하는 것이 가능하다. 이 분리층은 상기 접착력 편차를 갖는 무기 분리층 또는 유기 분리층 중 어느 하나일 수 있다.
또한, 금속층(122)의 두께는 에칭의 용이성을 고려하여, 1-5㎛이고, 금속층(122)의 조성은 구리 및 구리 합금 포일, 스테인레스 포일, 알루미늄 및 알루미늄 합금 포일, 니켈 및 니켈 합금 포일 또는 주석 및 주석 합금 포일 중 임의의 것을 포함할 수 있다.
비록, 상술한 바와 같이, 금속층(122)의 두께는 5㎛ 이하인 것이 바람직하지만, 패키지 측면을 지지하기 위한 강도가 불충분한 경우에, 이 두께는 증가될 수 있다.
다음에, 도12d에 도시된 바와 같이, 기재(140)의 금속층(122)은 스크린 프린팅에 의해 제1 전기 절연층으로서 기능하는 15㎛ 두께 PSR 필름(102)으로 코팅된다. 다음에, 도12e에 도시된 바와 같이, PSR 필름(102)은 포토마스크(108)를 경유하여 자외선(107)으로 조사된다. 도12f에 도시된 바와 같이, 현상 및 PSR 필름(102)상에서의 원하는 형상의 개구(103) 형성이 이어진다.
다음에, 도12g에 도시된 바와 같이, 제1 도금 필름(104)을 형성하기 위해, PSR 필름(102)이 제공되어 있는 기재(140)가 전기 금 도금액에 침지되고, 캐소드로서 초박 구리 포일을 사용하여, 0.5㎛ 두께 금 도금 필름이 제1 도금 필름(104)으로서 개구(103)에 적용된다.
다음에, 전기 니켈 도금액에 침지시킴으로써, 1㎛ 두께 니켈 도금 필름이 제1 도금 필름(104)에 제2 도금 필름(105)으로서 적용되고, 바로, 전기 금 도금액에서의 침지가 이어져, 제2 도금 필름(105)에 0.5㎛ 두께 금 도금 필름을 제3 도금 필름(106)으로서 적용한다. 충분한 물 세척 및 후속 건조가 이어지며, 이는 전자 장치 기판을 산출한다.
제5 실시예는 하기의 장점을 나타낸다 :
(a) 기재(140)가 절연성 및 내열성 폴리이미드 테이프(131)와 라미네이트된 캐리어 라미네이티드 코어 기판(120)을 갖기 때문에, 도금 동안 마스킹 테이프를 장착할 필요가 없다. 이 때문에, 마스킹 테이프 분리 동안 캐리어층(121)이 함께 분리되지 않게 된다.
(b) 캐리어층(121)이 제조 프로세스내에서의 이송 동안 지지체로서 기능하도록 폴리이미드 테이프(131)(지지 기판)에 결합되기 때문에, 전자 장치 기판(100)의 기계적 내구성을 향상시킬 수 있다. 또한, 폴리이미드 테이프(131)는 제조 프로세스내에서의 운반 동안 지지체로서 기능할 수 있다.
도13a 내지 도13g는 본 발명의 제6 실시예에 따른 전자 장치의 제조 방법을 도시하며, 도12에 도시된 제5 실시예에 따른 전자 장치 기판(100)을 사용하여 전자 장치(200)를 제조하는 방법이 도시되어 있다.
도13a에 도시된 바와 같이, 도12에 도시된 방법으로 생산된 전자 장치 기판(100)이 먼저 준비된다. 다음에, 도13b에 도시된 바와 같이, 전자 부품(IC 칩)(201)이 PSR 필름(102)의 상단면의 지정된 위치에 다이 접합 페이스트로 접합된 이후, 제3 도금 필름(106) 및 전자 부품(201)의 도시되지 않은 알루미늄 전극 단자가 도13c에 도시된 바와 같이 금속성 접합 배선(202)으로 서로 전기 접속된다.
다음에, 도13d에 도시된 바와 같이, 외부 환경으로부터 접합 배선(202) 및 전자 부품(201)을 보호하기 위해, 전자 부품(201), 접합 배선(202) 및 제3 도금 필 름(106)을 덮기 위한 밀봉 수지(203) 밀봉이 이어진다. 다음에, 도13e에 도시된 바와 같이, 테이핑 부재(130) 및 캐리어층(121)이 금속층(122)으로부터 함께 분리되어 도13f에 도시된 바와 같이, 금속층(122)을 노출시킨다.
여기서, 테이핑 부재(130)와 캐리어층(121)의 분리 이전에, 도13d에서, 전자 장치 기판(100)은 표면층으로부터 밀봉 수지(203) 또는 전자 부품(201) 및 다이 접합 페이스트 또는 접합 배선(202)/PSR 필름(102) 또는 금속 전극층[제3 도금 필름(106)]/초박 구리 포일[금속층(122)]/분리층/캐리어 구리 포일[캐리어층(121)]/접착제(132)/지지 기판[폴리이미드 테이프(131)]의 7개 층을 포함한다. 여기서, 초박 구리 포일[금속층(122)]과 분리층 사이의 계면의 접착력은 20N/m이며, 이는 다른 인터페이스의 접착력 1000N/m 이상에 비해 매우 약하다. 다라서, 폴리이미드 테이프(131), 캐리어층(121) 및 분리층은 초박 구리 포일[금속층(122)]의 표면을 쉽게 노출시키도록 정밀하게 분리된다.
다음에, 황산과 과산화수소의 혼합 용액이 금속층(122)에 분무되어 금속층(122)을 화학적으로 용해 및 제거한다. 이 금속층(122)의 에칭은 도13g에 도시된 바와 같이, 패키지 이면측상의 제1 도금 필름(104)이 노출될 때까지 수행된다. 이 제1 도금 필름(104)은 또한 제2 실시예에서와 같이, 금속층(122)의 에칭 스톱퍼로서 기능한다. 상기 단계는 외부 접속 단자가 패키지로부터 돌출하지 않는, 코어리스 패키지 전자 장치(200)를 산출한다.
도14는 제5 실시예에 따른 전자 디바이스의 평면형 구조를 도시한다. 이 전자 장치(200)는 전자 장치 기판(100)의 중간부에 장착된 전자 부품(201)과 전자 부 품(201) 둘레에 제공된 복수의 금속 전극(110)을 포함한다. 또한, 복수의 알루미늄 전극 단자(201a)가 전극으로서 전자 부품(201) 둘레에 제공되며, 이들 알루미늄 전극 단자(201a)와 금속 전극(110)은 접합 배선(202)으로 서로 연결된다.
제6 실시예는 하기의 장점을 나타낸다:
(a) 비교적 두꺼운 캐리어 라미네이티드 코어 기판(120)이 폴리이미드 테이프(131)와 추가로 라미네이트되기 때문에, 기판 제조 및 패키지 조립 동안 기계적 응력에 대한 내구성을 향상시킬 수 있다.
(b) 마스킹 테이프가 사용되지 않기 때문에, 작업이 용이할 뿐만 아니라, 마스킹 테이프 분리 동안 캐리어로서의 비교적 두꺼운 구리 포일이 동시에 분리되는 것도 방지된다.
도15는 본 발명의 제7 실시예에 따른 전자 장치 기판을 도시한다. 이 전자 장치 기판(100)은 합성 금속층[합성 구리 포일(162)]을 포함하며, 이 합성 금속층은 기재로서 구리 포일로 형성되면서 그 위에 침착된 분리층을 구비하는 금속층(161)과, 분리층상에 추가 침착된 얇은 금속 필름(162); 접착제(130)를 경유하여 합성 금속층(160)상에 라미네이트된 테이핑 부재(130)(도16 참조); 금속층(161)상에 특정 패턴으로 형성된 제1 절연층으로서의 포토 땜납 레지스트(PSR) 필름(102); PSR 필름(102)의 특정 위치에 형성된 개구(103)내에 제공된 제1 도금 필름(104); 제1 도금 필름(104)상에 제공된 제2 도금 필름(105); 및 제2 도금 필름(105)상에 제공된 제3 도금 필름(106)을 포함한다.
가용성, 비용, 높은 전기 전도성 및 최종 단계에서의 제거가능성의 관점으로 부터, 금속층(161)은 구리 포일을 포함하는 것이 가장 바람직하지만, 스테인레스 포일, 알루미늄 또는 알루미늄 합금 포일, 니켈 또는 니켈 합금 포일, 주석 또는 주석 합금 포일을 포함할 수 있다.
합성 금속층(160)은 운반 및 제조에 기계적 내구성이 필요하기 때문에, 20㎛ 이상 두께가 될 필요가 있다. 다른 한편, 전자 장치에 사용될 때, 금속층(161)은 최종적으로 제거될 필요가 있으며, 이 경우, 두꺼운 금속층(161)은 화학적 용해 또는 기계적 연삭시에도 긴 처리 시간을 필요로 한다. 이를 해결하기 위하여, 금속층(161)은 PSR 필름(102)으로 보강되고, 용해 또는 연삭 시간을 감소시키기 위해, 금속층(161)은 예로서, 제거 시간의 감소 및 기계적 내구성을 보증하기 위해 12㎛ 두께 구리 포일을 사용한다.
PSR 필름(102)은 불용성 땜납 레지스터 또는 포토 땜납 레지스트 같은 유기 레지스트 필름을 사용한다.
제1 도금 필름(104)은 금, 은, 팔라듐, 니켈, 주석 또는 땜납 패키징을 위한 땜납 도금을 적절히 사용한다. 또한, 이방성 도전성 필름(ACF), 이방성 도전 페이스트(ACP), 비도전성 필름(NCF) 또는 비도전 페이스트(NCP)를 갖는 압력 용접 패키징의 경우에, 제1 도금 필름(104)은 금, 은, 팔라듐 또는 니켈을 적절히 사용한다.
제2 도금 필름(105)은 땜납내의 주석의 금내로의 확산을 방지하기 위한 배리어층으로서 제공되며, 니켈 또는 구리를 사용한다. 니켈에 대하여, 그 두께는 3㎛ 이상인 것이 바람직하며, 구리에 대하여, 그 두께는 5㎛ 이상인 것이 바람직하다.
그 이유는 이하와 같다 : 패키지 완성 이후, 패키지 이면측상에 노출된 제1 도금 필름(104)은 패키징의 용이성 때문에 금 도금으로 형성되는 것이 바람직하다. 그러나, 금은 주석과 열적으로 매우 신속히 확산하며, 그래서, 이는 땜납 동안 즉시 확산 및 소멸된다. 이 때문에, 제2 도금 필름(105)이 주석과의 확산 배리어로서 기능하지 않는 경우, 주석은 제2 도금 필름의 열적 확산을 유발하며, 이는 제3 도금 필름(106)에 도달하게 된다. 결과적으로, 배선 접합부가 현저히 오염된다. 따라서, 제2 도금 필름(105)은 패키징 동안 주석의 열적 확산을 방지하기 위한 두께를 가질 필요가 있다.
제2 도금 필름(105)을 위해 필요한 두께는 용융된 땜납내로의 각 금속의 용해 속도(확산 속도)에 의해 결정된다. 패키지의 땜납 패키징 성능은 리플로우 테스팅 내구성을 필요로 하며, 여기서는, 10초 동안 260℃의 땜납 욕조내로의 침지가 3회 이상 반복된다. 구체적으로, 승산된, 땜납 욕조내에서의 침지 시간은 30초 이상이다. 여기서, 260℃에서 니켈 내로의 주석의 확산 속도가 0.1㎛/s 이하(Tadashi Osawa, "HANDADUKE NO KISO TO OUYOU" 2000, KOGYO CHOSAKAI 참조)이기 때문에, 30초 침지를 위한 확산 두께는 산술적으로 0.3㎛ 정도이지만, 주석 도금 필름이 다수의 핀홀을 갖기 때문에, 확산 배리어 필름으로서 불충분하게 기능하며, 핀홀이 거의 없는 필름을 형성하기 위해서는 3㎛이 필요하다.
제2 도금 필름으로 선택된 구리의 경우에, 260℃에서 주석이 구리로 확산되는 속도는 약 0.1 ㎛/s이다.(상기 참조) 따라서, 30초 침수 동안 확산 두께는 계산상으로는 3 ㎛이다. 이러한 이유로, 안정을 고려하여 5 ㎛ 이상이 바람직하다.
확산 방지층으로 기능하는 제2 도금층의 두께는 요구되는 리플로우 시험 회 수의 따라 달라진다. 예를 들어, 6번의 260℃에서 10초 리플로우 시험의 내구성의 경우에, 니켈에 대해서는 3 ㎛이고, 구리에 대해서는 약 3 ㎛이다.
전자 부품의 전극과 전기 접속을 위한 제3 도금 필름(106)이 제공된다. 제3 도금 필름(106)은 금, 은 및 팔라듐을 사용할 수 있다. 금 범프 또는 땜납 범프를 갖는 전자 부품이 플립 칩 연결될 때, 금, 주석, 팔라듐 및 땜납 도금이 요구된다.
제2 도금 필름(105)에서 구리 도금의 사용시에, 구리의 상부면으로의 열 확산을 방지하기 위해, 약 1 ㎛의 니켈이 구리 상에 도금되고, 그 다음에 금, 은 및 팔라듐이 덮여지는 것이 바람직하다.
제1, 제2 및 제3 도금 필름(104-106)의 조합은 금속 전극(110)을 구성하고 이것은 전자 장치에서 배선 패턴으로 기능한다.
도16a 내지 도16h는 본 발명의 제7 실시예에 따라 전자 장치 기판의 제조 방법을 도시한다.
먼저, 도16a에 도시된 바와 같이, 18 ㎛ 두께의 압연된 구리 포일과 그 상에 부착된 분리층으로 형성된 금속층(161)과, 그 상에 또 부착된 얇은 금속 필름(162)을 포함하는 복합 금속층(복합 구리 포일)(160)이 제공된다. 이러한 복합 금속층(160)은 예컨대 "CopperBond(등록상표) Extra Thin Foil (XTF)"(일본 올린 브라스 코포레이션)(Japan Olin Brass Corp.)을 사용할 수 있다.
그러한 복합 구리 포일은 캐리어 적층된 구리 포일로 명명된다. 캐리어 적층된 코어 기판은 기재이고, 여기서 얇은 금속 포일(다수의 경우에, 구리 포일)을 제공하기 위해 추후의 단계에서 분리되도록 얇은 부착력을 가지는 분리층이 18 ㎛ 이상의 두께를 가지는 금속 포일(다수의 경우에, 구리 포일)로 형성된 캐리어층에 형성된 후에, 얇은 금속 포일이 전기 분해에 의해 형성된다.
캐리어 적층 금속 포일로서 상기한 "CopperBond(등록상표) Extra Thin Foil (XTF)"(일본 올린 브라스 코포레이션)(Japan Olin Brass Corp.)에 부가하여, "MicroThinTM"(Mitsui Mining & Smelting Co. Ltd.)이 있다. 후자는 분리층으로 유기 분리층을 사용하는 기재이며 다른 구성은 전자와 동일하다. 양자에서, 표면층의 금속층(122)(초박형 구리 포일)과 두꺼운 베이스를 가지는 캐리어층(121)은 약 20 N/m의 약한 힘으로 서로로부터 분리될 수 있다. 특히, 전자의 기재는 무기 분리층을 가지고, 따라서 400℃ 이상에서 가열 후에 용이하게 분리될 수 있다. 유기 분리층을 가지는 캐리어 적층 초박형 구리 포일은 열 저항 온도가 무기 분리층 재료에 비해 약 230℃만큼 낮은 단점을 가진다.
도16b에 도시된 바와 같이, 폴리이미드 테이프(131)가 접착제(132)로 코팅된 테핑 부재(130)가 마련된다. 여기서, 폴리이미드 테이프(131)로서 "UPILEX(등록상표) S"(두께: 25 ㎛), UBE INDUSTRIEX, LTD가 사용되고, 접착제(132)로서 Tomoegawa Paper Co., Ltd.의 "X SERIEX"(에폭시 수지 포함)가 사용된다.
도16c에 도시된 바와 같이, 폴리이미드 테이프(131) 및 복합 금속층(160)은 롤 라미네이션에 의해 접착제(132)와 상호 대면하는 금속 필름(162)으로 적층되고, 이것은 표면층으로부터 압연 금속 포일(금속층(161): 18 ㎛)/분리층(약 100 Angst)/초박형 구리 포일(3 ㎛)/접착제(132)(12 ㎛)/지지 기판(폴리이미드 테이프 (131): 25 ㎛)의 5개의 층을 포함하는 기재(140)를 만들어낸다.
다음으로, 도16d에 도시된 바와 같이, 기재(140)의 금속층(161)은 스크린 프린팅에 의해 제1 전기 절연층으로 기능하는 15 ㎛ 두께의 PSR 필름(102)으로 코팅된다. 다음으로, 도16e에 도시된 바와 같이, PSR 필름(102)은 포토마스크(108)을 통해 자외선(107)으로 조사된다. 도16f에 도시된 바와 같이, 이것은 PSR 필름(102) 상에 소정의 형상으로 개구(103)의 성장 및 형성이 수반된다.
다음으로, 도16g에 도시된 바와 같이, 도16f의 기판은 제1 도금 필름(104)을 형성하는 전기 금 도금 액체 내에 침지되고, 캐소드로서 초박형 구리 포일을 사용하여 0.5 ㎛ 두께의 금 도금 필름이 제1 도금 필름(104)로서 개구(103)에 부착된다.
다음으로, 도16h에 도시된 바와 같이, 전기 니켈 도금 액체 내에 침지함으로써, 5 ㎛ 두께의 니켈 도금 필름이 제2 도금 필름(105)로서 제1 도금 필름(104)에 부착되고, 즉각적으로 제2 도금 필름(105)에 제3 도금 필름(106)으로서 0.5 ㎛ 두께의 금 도금 필름이 부착되도록 전기 금 도금 액체 내에 침지가 뒤따른다. 이것은 전자 장치 기판(100)에 발생되는 충분한 물 세척 및 그 후의 건조가 수반된다.
제7 실시예는 다음의 이점을 나타낸다. (a) 기재(140)가 절연 및 열저항 폴리이미드 테이프(131)로 적층된 복합 금속층(160)을 가지므로, 도금 중에 마스킹 테이프 장착이 불필요하다. 이러한 이유로, 마스킹 테이프 분리 중에 금속 필름(162)기 함께 분리될 수 없다. (b) 지지 기판으로 기능하는 테이핑 부재(130)을 갖는 복합 금속층(160)의 금속 필름(162)을 적층하는 것이 폴리이미드 테이프(131)와 의 필름 균형을 유지하므로, 폴리이미드 테이프를 매우 원활하게 분리 및 제거할 수 있다.
도17a 내지 도17g는 제8 실시예에 따른 전자 장치 기판을 사용하는 전자 장치의 제조 방법을 도시한다.
먼저, 전자 부품(IC 칩)(201)은 도17b에 도시된 바와 같이 도17a에 도시되고 도16에 설명된 전자 장치 기판(100)의 PSR 필름(102) 상의 특정 위치에 다이 접합 페이스트로 접합된다. 다음으로, 전자 부품(201)의 도시되지 않은 알루미늄 전극 단자 및 전자 장치 기판(100)의 제3 도금 필름(106)이 도17c에 도시된 바와 같이 금속 접합 배선(202)에 의해 서로 전기 접속된다.
다음으로, 도17d에 도시된 바와 같이, 이것은 전자 부품(201), 접합 배선(201) 및 전자 부품(201)을 보호하기 위한 제3 도금 필름(106) 및 외부 환경으로부터의 접합부를 덮도록 밀봉하는 밀봉 수지(203)에 의해 수반된다. 다음으로, 도17e에 도시된 바와 같이, 테이핑 부재(130) 및 금속층(160)은 도17f에 도시된 바와 같이 금속층(161)을 노출시키도록 금속층(161)으로부터 함께 분리된다.
도17d에서, 전자 장치 기판(100)은 표면층으로부터 밀봉 수지(203) 또는 전자 부품(201) 및 다이 접합 페이스트 또는 접합 배선(202)(금속 배선)/ PSR 필름(102) 또는 제3 도금 필름(106)/압연된 구리 포일(금속층)(161)/분리층/초박형 구리 포일(금속 필름)(162)/접착제(132)/지지 기판(폴리이미드 테이프)(131)의 7개의 층을 포함한다. 여기서, 압연된 구리 포일(금속층)(161)과 분리층 사이의 경계면의 접착력은 다른 경계면의 접착력, 1000 N/m에 비해 매우 약한 20 N/m이다. 따라 서, 폴리이미드 테이프(131), 금속 필름(162) 및 분리층은 압연된 구리 포일(금속층)(161)의 표면을 용이하게 노출시키도록 정확하게 분리된다.
다음으로, 황산 및 과산화수소의 혼합 용액은 금속층(161)을 화학적으로 용해 및 제거하기 위해 금속층(161)에 분무된다. 이러한 금속층(161)의 에칭은 도17g에 도시된 바와 같이 제1 도금 필름(104)이 노출될 때까지 수행된다. 이러한 제1 도금 필름(104)는 또한 제2 실시예에서와 같이 금속층(161)의 에칭 정지부로서 기능한다. 상기 스텝들은 패키지로부터 코어 기판의 제거에 의해 코어 기판이 없는 코어리스 패키지 전자 장치(200)에서 발생된다. 이 실시예에서 전자 장치(200)의 평면 구조는 도14에 도시되어 있다.
제8 실시예는 다음의 이점을 나타낸다.
(a) 복합 금속층(160)이 열 저항 테이핑 부재(130)로 더 적층되므로 기판 제조 및 패키지 조립 중에 열적 기계적 스트레스에 대한 내구성을 향상시킬 수 있다.
(b) 비교적 두꺼운 압연된 구리 포일 표면에 인가된 절연 물질로 형성된 개구의 도금 중에 금속 필름(162)이 폴리이미드 테이프(131)로 미리 적층되므로, 마스킹 테이프 적층이 불필요하다. 따라서, 조작을 용이하게 할 수 있을 뿐만 아니라 마스킹 테이프 분리 중에 초박형 구리 포일이 동시에 분리되는 것을 방지할 수 있다.
(c) 복합 금속층(160)과 테이핑 부재(130)의 두께 밸런스가 유지되므로, 폴리이미드 테이프(131)를 매우 원활하게 분리 및 제거할 수 있다.
(d) 3 ㎛ 이상의 니켈 도금 필름이 도금 형성 중에 덮여짐에 따라 패키지 하 부면에서 금 도금된 전극의 금 땜납 중에 주석이 즉각적으로 열적 확산되지만, 중간층에서 니켈은 땜납의 복수 회수로 주석 확산 배리어층으로 기능한다. 3 ㎛ 이상의 니켈 도금은 적어도 7번의 반복된 260℃에서 30초 리플로우 시험의 경우에도 니켈 내의 확산으로 인해 주석이 상부면에 도달되는 것을 방지하므로, 배선 접합부가 손상되지 않는다.
제8 실시예는 금속층(161)으로서 18 ㎛ 두께의 압연된 구리 포일을 사용하지만, 전해 구리 포일 또는 다른 금속 포일을 사용할 수 있다. 또한, 더 얇은 금속 포일의 사용은 화학적 용해 또는 기계적 연마에 의한 제거의 부담을 감소시킬 수 있다.
도18은 본 발명의 제9 실시예에 따른 전자 장치 기판을 도시한다. 이전 실시예의 도금 전극 구성은 패키지 후면측 상에 쌓이는 전극으로서 기능하는 최하부층으로부터 금/니켈/금의 3개의 층을 포함하지만, 실질적으로 니켈 대신에 구리가 도금될 수 있다. 이 경우에, 구리의 확산 속도가 니켈의 확산 속도의 10배 이상이므로, 주석의 확산 배리어로서 요구되는 두께가 증가된다.
도18은 제2 도금 필름으로서 구리가 사용되는 예를 도시한다. 제조 방법은 제7 실시예에서와 실질적으로 동일하다. 특히, 도16a 내지 도16f의 단계들은 베이스로서 분리가능한 구리 포일을 사용하는 테이프 기판 상에 PSR 필름 내에 개구를 제공한다.
다음으로, 도16f의 기판은 제1 도금 필름(104)을 형성하는 전기 금 도금 액체내에 침지되고 캐소드로서 초박형 구리 포일을 사용하여 도16g에 도시된 바와 같 이 제1 도금 필름(104)으로서 0.5 ㎛ 두께의 금 도금 필름이 개구(103)에 가해진다.
다음으로, 전기 구리 도금 액체 내의 침지에 의해, 10 ㎛ 두께의 구리 도금 필름이 제2 도금 필름(105)으로서 제1 도금 필름(104)에 덮이고, 이어서 제2 도금 필름(105)에 제3 도금 필름(106)으로서 1 ㎛ 두께의 니켈 도금 필름이 덮이도록 전기 니켈 도금 액체 내에 침지되고, 바로 이어서 제3 도금 필름(106)에 제4 도금 필름(106')으로서 0.5 ㎛ 두께의 금 도금 필름을 인가하도록 전기 금 도금 액체 내에 침지가 수반된다. 이것은 전자 장치 기판(100) 내에 발생되는 충분한 물 세척 및 추후의 건조가 수반된다.
상기 구성을 가지는 도금 필름의 개략적인 다이어그램은 도18에 도시된다. 이 실시예에의 도금 구성은 패키지 후방측면 상에 쌓이는 전극으로서 기능하는 금(0.5 ㎛)/구리(10 ㎛)/니켈(1 ㎛)/금(0.5 ㎛)의 4개의 층을 포함한다.
제9 실시예에 따르면, 제7 실시예의 이점(a, b)들 외에도, 대부분의 배선이 구리 도금으로 형성되므로, 전기 및 열 전도성이 높고 배선의 전도 특성이 우수하다.
제9 실시예의 테이프 기판을 사용하여 전자 부품을 조립하는 공정 및 이점은 제8 실시예의 것과 유사하다.
본 발명은 상기한 각각의 실시예로 제한되지는 않으나, 본 발명의 기술적 개념에서 벗어나거나 변경하지 않는 범위 내에서 다양한 수정예들이 가능하다.
각각의 상기 실시예에서, 땜납 볼은 금속 전극(110)에 연결될 수 있다. 또 한, 전자 부품(201) 및 제3 도금 필름(106)은 배선 접합 대신에 땜납 범프에 의해 사로 전기 연결될 수 있다.
각각의 상기 실시예에서 금속 전극(110)이 배선 접합형 패키지의 땜납 패키징을 위한 금/니켈/금의 3개의 층을 포함하는 것으로 도시되었지만, 전자 부품(201)의 조립 방법에 따라, 특히 부품 및 기판의 전기 접속 방법 및 프린트 배선 기판으로 조립된 부품의 패키징 방법에 따라 적절한 종류 및 두께를 자유롭게 조합할 수 있다.
각각의 상기 실시예에서, 땜납 범프는 BGA(ball grid array) 전자 장치 기판(100) 또는 전자 장치(200)를 제조하도록 제1 도금 필름(104)에 부착될 수 있다. 또한, 전자 장치(200)에서 전자 부품(201)의 전극과 금속 전극(110)의 전기 접속은 전자 장치 기판(100)에 전자 부품(201)의 후측면을 연결하고 이어서 금속 박형 배선 접속이 수반되는 배선 접합, 또는 전자 부품(201)에 범프를 연결하고 이어서 범프를 통해 전자 장치 기판(100)에 연결되는 플립 칩 중 어느 하나를 사용하는 연결을 이용할 수 있다.
각각의 상기 실시예에서 하나의 전자 장치(200)에 장착되는 하나의 전자 부품(201)이 있는 예로서 도시되었지만, 본 발명은 복수의 부품들을 장착되는 멀티 칩 패키지에 적용 가능하다. 또한, 본 발명은 복수의 부품들이 유닛 영역에서 어레이로 배치되고 집합적으로 수지 밀봉되며 이어서 유닛 부품들에 각각 대응하는 작은 부분들로 절단되는 전자 장치에 적용가능하다.
상기한 각 실시예에서, 전자 부품은 IC 칩의 예에서와 같이 본 발명이 적용 될 수 있는 IC 칩 이외의 커패시터, 인덕터, 트랜지스터, 다이오드, MEMS, 전기 필터 등과 같은 기능 부품일 수 있다.
본 발명이 완전하고 명확한 개시를 위해 특정 실시예에 대해 설명되었지만, 첨부된 청구범위는 그로 제한되지 않으며 본 명세서에서 개시하는 기초 내에 명백히 있는 본 기술분야의 숙련자에게 일어날 수 있는 모든 수정 및 변경 구성들을 구현하는 것으로 이해되어져야 한다.
본 발명에 따르면, 전자 장치 기판 및 전자 장치에 있어서, 코어 기판이 약한 힘으로 전자 장치 기판측으로부터 분리될 때, 패키지에 응력을 가하지 않고 장치 크기를 줄이는 것이 가능하다. 또한, 전자 장치 기판 및 전자 장치의 제조 방법에 있어서, 단자 표면을 아래면에 노출하기 위한 화학적 또는 전기 화학적 분해, 혹은 기계적 연마의 부담을 줄일 수 있다.

Claims (29)

  1. 박판 코어 기판과,
    상기 코어 기판 상에 마련되고, 상부에 패키징될 전자 부품의 전극과 전기적으로 접속되는 금속 전극과,
    금속 전극을 둘러싸도록 제공된 전기적 절연층을 포함하는 전자 장치 기판.
  2. 제1항에 있어서, 상기 코어 기판은 구리 포일, 스테인레스 포일, 알루미늄이나 알루미늄 합금 포일, 니켈이나 니켈 합금 포일, 또는 주석이나 주석 합금 포일 중 임의의 것을 포함하는 전자 장치 기판.
  3. 제1항에 있어서, 상기 코어 기판은 원재료로서의 금속으로 형성된 캐리어층과, 상기 캐리어층 상에 형성된 분리층과, 상기 분리층 상에 형성된 금속층을 포함하고,
    상기 금속층은 전기적 절연층 쪽 상에 배열되는 전자 장치 기판.
  4. 제3항에 있어서, 상기 금속층은 금속층과 전기적 절연층 사이에 결합 강도보다 분리층을 통한 캐리어층과 금속층 사이에 더 작은 결합 강도를 갖는 전자 장치 기판.
  5. 제3항에 있어서, 상기 분리층은 유기계 또는 무기계 분리층을 포함하는 전자 장치 기판.
  6. 제3항에 있어서, 상기 금속층은 구리 포일, 구리 합금 포일, 스테인레스 포일, 알루미늄이나 알루미늄 합금 포일, 니켈이나 니켈 합금 포일, 또는 주석이나 주석 합금 포일을 포함하는 전자 장치 기판.
  7. 제1항에 있어서, 상기 코어 기판은 지지 기판에 적층되는 전자 장치 기판.
  8. 제7항에 있어서, 상기 지지 기판은 접착성이 있는 절연층을 포함하는 전자 장치 기판.
  9. 제1항에 있어서, 상기 전기적 절연층은 땜납 레지스트 또는 포토 땜납 레지스트를 포함하는 전자 장치 기판.
  10. 제1항에 있어서, 상기 금속 전극은 금, 은, 구리, 니켈, 팔라듐, 주석, 로듐, 코발트 또는 이들의 합금의 단일층, 또는 이들의 적층된 층을 포함하는 전자 장치 기판.
  11. 제1항에 있어서, 상기 금속 전극은 5㎛ 이상의 구리나 구리 합금 도금, 또는 3㎛ 이상의 니켈이나 니켈 합금 도금을 포함하는 전자 장치 기판.
  12. 금속 코어 기판의 일측 상에 전기적 절연층을 형성하는 단계와,
    상기 전기적 절연층 내에 개구를 형성하는 단계와,
    상기 개구 내에 금속 전극을 형성하는 단계를 포함하는 전자 장치 기판 제조 방법.
  13. 제12항에 있어서, 상기 코어 기판은 캐리어층, 분리층, 및 그 내부에 적층된 금속층을 갖는 복합 기재를 포함하는 전자 장치 기판 제조 방법.
  14. 제12항에 있어서, 상기 코어 기판은 캐리어층, 분리층, 및 그 내부에 적층된 금속층을 갖는 복합 기재를 포함하고, 상기 복합 기재는 지지 기판과 일체로 되는 전자 장치 기판 제조 방법.
  15. 제14항에 있어서, 상기 지지 기판은 접착성이 있는 절연 필름을 포함하는 전자 장치 기판 제조 방법.
  16. 제12항에 있어서, 상기 전기적 절연층은 코팅 또는 압접에 의해 코어 기판에 접합되는 전자 장치 기판 제조 방법.
  17. 제12항에 있어서, 상기 전기적 절연층은 땜납 레지스트 또는 포토 땜납 레지스트를 포함하는 전자 장치 기판 제조 방법.
  18. 제12항에 있어서, 상기 코어 기판은 구리 포일, 스테인레스 포일, 알루미늄이나 알루미늄 합금 포일, 니켈이나 니켈 합금 포일, 또는 주석이나 주석 합금 포일 중 임의의 것을 포함하는 전자 장치 기판 제조 방법.
  19. 외부 접속을 위한 하나 이상의 전극을 포함하는 전자 부품과,
    상기 전극에 전기적으로 접속되도록 전자 부품에 장착되고, 전자 부품 둘레에 전기적 절연층의 두께를 통과하도록 형성된 하나 이상의 금속 전극과,
    상기 금속 전극 및 전자 부품의 표면을 커버하는 절연성 커버 물질을 포함하는 전자 장치.
  20. 제19항에 있어서, 상기 금속 전극은 땜납볼에 접속되는 전자 장치.
  21. 제19항에 있어서, 상기 금속 전극은 얇은 금속성 배선에 의해 전자 부품의 전극에 전기적으로 접속되는 전자 장치.
  22. 제19항에 있어서, 상기 금속 전극은 범프에 의해 전자 부품의 전극에 전기적으로 접속되는 전자 장치.
  23. 전자 부품과,
    상기 전자 부품의 전극에 전기적으로 접속되는 영역 내에 제공된 금속 전극과,
    상기 전자 부품을 커버하고 표면 상에 일부에 금속 전극을 갖는 절연성 커버 물질을 포함하는 전자 장치이며,
    전기적 절연층이 절연성 커버 물질의 표면 내에 금속 전극 둘레에 제공되는 전자 장치.
  24. 제23항에 있어서, 상기 금속 전극은 땜납볼에 접속되는 전자 장치.
  25. 제23항에 있어서, 상기 금속 전극은 얇은 금속성 배선에 의해 전자 부품의 전극에 전기적으로 접속되는 전자 장치.
  26. 제23항에 있어서, 상기 금속 전극은 범프에 의해 전자 부품의 전극에 전기적으로 접속되는 전자 장치.
  27. 코어 기판 상에 전기적 절연층과, 상기 전기적 절연층의 두께를 통과하여 전기적 절연층에 형성된 하나 이상의 금속 전극을 포함하는 전자 장치 기판에 전자 부품을 장착하는 단계와,
    상기 금속 전극과 전자 부품의 특정 전극을 전기적으로 접속하는 단계와,
    적어도 상기 전자 부품의 전기적 접속부와 금속 전극을 절연성 커버 물질로 커버하는 단계와,
    전자 장치 기판으로부터 코어 기판을 제거하는 단계를 포함하는 전자 장치 제조 방법.
  28. 제27항에 있어서, 상기 전자 장치 기판으로부터 코어 기판을 제거하는 단계는 화학적 용해, 전기 화학적 용해, 기계적 연마, 또는 이들의 조합으로 수행되는 전자 장치 기판 제조 방법.
  29. 제27항에 있어서, 상기 코어 기판이 내부에 삽입된 분리층과 함께 복수의 층을 포함할 때, 상기 전자 장치 기판으로부터 코어 기판을 제거하는 단계는 분리층의 표면으로부터 코어 기판의 전방측을 분리하는 단계와, 그후에 전기적 절연층에 남아 있는 코어 기판의 금속층을 화학적 용해, 전기 화학적 용해, 기계적 연마, 또는 이들의 조합에 의해 제거하는 단계를 포함하는 전자 장치 기판 제조 방법.
KR1020060024744A 2005-03-17 2006-03-17 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법 KR100800251B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005076674 2005-03-17
JPJP-P-2005-00076674 2005-03-17
JP2005290463A JP5001542B2 (ja) 2005-03-17 2005-10-03 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JPJP-P-2005-00290463 2005-10-03

Publications (2)

Publication Number Publication Date
KR20060101348A true KR20060101348A (ko) 2006-09-22
KR100800251B1 KR100800251B1 (ko) 2008-02-01

Family

ID=36942468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024744A KR100800251B1 (ko) 2005-03-17 2006-03-17 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법

Country Status (7)

Country Link
US (3) US20060225918A1 (ko)
JP (1) JP5001542B2 (ko)
KR (1) KR100800251B1 (ko)
DE (1) DE102006012322A1 (ko)
FR (1) FR2883415A1 (ko)
IT (1) ITMI20060484A1 (ko)
TW (1) TWI279893B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402450B1 (ko) * 2010-06-14 2014-06-03 에스에이치 메테리얼스 코퍼레이션 리미티드 반도체소자 탑재용 기판 및 그 제조 방법
KR101492805B1 (ko) * 2010-09-25 2015-02-12 인텔 코포레이션 코어리스 기판 형성 방법 및 코어리스 기판용 어셈블리

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
KR100835720B1 (ko) 2006-12-04 2008-06-05 삼성전기주식회사 이미지센서 모듈 및 이를 이용한 카메라 모듈
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
JP5215305B2 (ja) 2007-07-06 2013-06-19 第一電子工業株式会社 電子部品の製造方法及び該方法により製造する電子部品
JP5034913B2 (ja) * 2007-12-07 2012-09-26 住友金属鉱山株式会社 半導体装置製造用基板とその製造方法
CN101911845B (zh) * 2007-12-26 2013-05-22 株式会社藤仓 安装基板及其制造方法
US8367304B2 (en) 2008-06-08 2013-02-05 Apple Inc. Techniques for marking product housings
JP5320863B2 (ja) * 2008-07-02 2013-10-23 オムロン株式会社 電子部品
WO2010016390A1 (ja) * 2008-08-06 2010-02-11 日立化成工業株式会社 Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた基板の研磨方法
JP2010056269A (ja) * 2008-08-28 2010-03-11 Nec Tokin Corp 固体電解コンデンサ
JP2010123703A (ja) * 2008-11-19 2010-06-03 Furukawa Electric Co Ltd:The キャリア付きプリント配線基板およびその製造方法
TWM356216U (en) * 2008-12-12 2009-05-01 Kun Yuan Technology Co Ltd Memory chip packaging module
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
WO2010112983A1 (en) * 2009-03-31 2010-10-07 Stmicroelectronics (Grenoble 2) Sas Wire-bonded semiconductor package with a coated wire
JP2010258311A (ja) * 2009-04-27 2010-11-11 Furukawa Electric Co Ltd:The プリント配線基板の製造方法
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
US9173336B2 (en) 2009-05-19 2015-10-27 Apple Inc. Techniques for marking product housings
JP5120342B2 (ja) 2009-06-18 2013-01-16 ソニー株式会社 半導体パッケージの製造方法
JP5640977B2 (ja) 2009-07-16 2014-12-17 日立化成株式会社 パラジウム研磨用ｃｍｐ研磨液及び研磨方法
US8663806B2 (en) 2009-08-25 2014-03-04 Apple Inc. Techniques for marking a substrate using a physical vapor deposition material
JP5463812B2 (ja) 2009-09-10 2014-04-09 ソニー株式会社 半導体装置および通信装置
CN102577643B (zh) * 2009-09-16 2015-11-25 株式会社村田制作所 电子部件内置模块
US8809733B2 (en) 2009-10-16 2014-08-19 Apple Inc. Sub-surface marking of product housings
US10071583B2 (en) 2009-10-16 2018-09-11 Apple Inc. Marking of product housings
US9845546B2 (en) 2009-10-16 2017-12-19 Apple Inc. Sub-surface marking of product housings
JP5636184B2 (ja) * 2009-11-19 2014-12-03 日立マクセル株式会社 半導体装置、半導体装置用基板及びこれらの製造方法
US8194400B2 (en) * 2009-12-11 2012-06-05 Kabushiki Kaisha Toshiba Electronic device
KR20110077403A (ko) * 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
EP2378550A1 (en) * 2010-04-14 2011-10-19 Nxp B.V. Leadless IC package and manufacturing method thereof
US8703546B2 (en) * 2010-05-20 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Activation treatments in plating processes
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
WO2012108469A1 (ja) 2011-02-08 2012-08-16 ローム株式会社 半導体装置および半導体装置の製造方法
US20120248001A1 (en) 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US9280183B2 (en) * 2011-04-01 2016-03-08 Apple Inc. Advanced techniques for bonding metal to plastic
TW201248745A (en) * 2011-05-20 2012-12-01 Subtron Technology Co Ltd Package structure and manufacturing method thereof
JP5403435B2 (ja) * 2011-09-09 2014-01-29 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
TW201351515A (zh) * 2012-06-07 2013-12-16 Subtron Technology Co Ltd 封裝載板及其製作方法
US10071584B2 (en) 2012-07-09 2018-09-11 Apple Inc. Process for creating sub-surface marking on plastic parts
TW201405590A (zh) * 2012-07-25 2014-02-01 Benq Materials Corp 異方性導電膜
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9314871B2 (en) 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
US9434197B2 (en) 2013-06-18 2016-09-06 Apple Inc. Laser engraved reflective surface structures
JP5807815B2 (ja) * 2013-11-01 2015-11-10 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
DE102014000126A1 (de) * 2014-01-13 2015-07-16 Auto-Kabel Management Gmbh Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
JP6031059B2 (ja) 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP6031060B2 (ja) 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
DE102014214057A1 (de) * 2014-07-18 2016-01-21 Zf Friedrichshafen Ag Elektronische Getriebesteuerungseinrichtung und Verfahren zum Herstellen derselben
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002843B2 (en) 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
JP6380805B2 (ja) * 2015-04-07 2018-08-29 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及びそれらの製造方法
KR101944783B1 (ko) * 2017-01-16 2019-04-18 일진머티리얼즈 주식회사 캐리어박 부착 극박동박
CN107146774A (zh) * 2017-04-19 2017-09-08 深圳市环基实业有限公司 一种ic封装用载板及其封装工艺
DE102017210894A1 (de) * 2017-06-28 2019-01-03 Robert Bosch Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
US11075435B2 (en) 2018-10-25 2021-07-27 International Business Machines Corporation Electroplating of niobium titanium
CN113474853B (zh) * 2019-02-27 2023-04-04 住友电工印刷电路株式会社 印刷配线板及印刷配线板的制造方法
US11735802B2 (en) * 2020-04-27 2023-08-22 International Business Machines Corporation Electroplated metal layer on a niobium-titanium substrate
JP7132298B2 (ja) * 2020-09-18 2022-09-06 マクセル株式会社 半導体装置用基板、半導体装置の製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781020B2 (ja) 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
JP2840316B2 (ja) 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JP2624068B2 (ja) * 1991-12-12 1997-06-25 日立化成工業株式会社 プリント配線板の製造法
EP0723387A1 (en) * 1995-01-19 1996-07-24 Digital Equipment Corporation Soldermask gasketing of printed wiring board surface mount pads
JPH09252014A (ja) 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
KR19980020727A (ko) * 1996-09-11 1998-06-25 김광호 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US7271032B1 (en) * 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US7270867B1 (en) * 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US7226811B1 (en) * 1998-06-10 2007-06-05 Asat Ltd. Process for fabricating a leadless plastic chip carrier
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6346335B1 (en) 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
US6569543B2 (en) * 2001-02-15 2003-05-27 Olin Corporation Copper foil with low profile bond enahncement
JP3626075B2 (ja) 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP2002158313A (ja) * 2000-09-08 2002-05-31 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
JP4002736B2 (ja) * 2001-03-21 2007-11-07 株式会社巴川製紙所 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP4627957B2 (ja) * 2002-05-29 2011-02-09 日立化成工業株式会社 半導体装置の製造方法及び積層型半導体装置
JP4245370B2 (ja) * 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
US6821878B2 (en) * 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
JP2005005435A (ja) * 2003-06-11 2005-01-06 Sony Corp 実装基板及びその製造方法
JP4397653B2 (ja) 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
US7132158B2 (en) * 2003-10-22 2006-11-07 Olin Corporation Support layer for thin copper foil
US7144517B1 (en) * 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
JP5001542B2 (ja) 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402450B1 (ko) * 2010-06-14 2014-06-03 에스에이치 메테리얼스 코퍼레이션 리미티드 반도체소자 탑재용 기판 및 그 제조 방법
KR101492805B1 (ko) * 2010-09-25 2015-02-12 인텔 코포레이션 코어리스 기판 형성 방법 및 코어리스 기판용 어셈블리

Also Published As

Publication number Publication date
US20080201943A1 (en) 2008-08-28
US20060225918A1 (en) 2006-10-12
ITMI20060484A1 (it) 2006-09-18
DE102006012322A1 (de) 2006-10-05
TWI279893B (en) 2007-04-21
JP2006295114A (ja) 2006-10-26
US20090211796A1 (en) 2009-08-27
US8101864B2 (en) 2012-01-24
KR100800251B1 (ko) 2008-02-01
JP5001542B2 (ja) 2012-08-15
TW200635000A (en) 2006-10-01
FR2883415A1 (fr) 2006-09-22
US8230591B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
KR100800251B1 (ko) 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
KR100475619B1 (ko) 배선 기판, 반도체 장치 및 배선 기판의 제조 방법
US6291271B1 (en) Method of making semiconductor chip package
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
US8183469B2 (en) Wiring board and method of manufacturing the same
KR100516092B1 (ko) 접속 단자와 그 제조 방법 및 반도체 장치와 그 제조 방법
US20060118940A1 (en) Semiconductor device and method of fabricating the same
JP3003624B2 (ja) 半導体装置
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
CN100481403C (zh) 电子装置用基板及其制造方法以及电子装置制造方法
TW200826206A (en) Semiconductor fabrication method and structure thereof
JPH09232506A (ja) 半導体装置およびその製造方法
JPH06177315A (ja) 多層リードフレーム
EP1676308B1 (en) Electronic device and method of manufacturing thereof
CN112151489B (zh) 引线框架、引线框架的形成方法及引线框架封装体
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2009246175A (ja) 素子搭載用基板、半導体モジュール、ならびに携帯機器
JP2003142634A (ja) 半導体装置、その製造方法及び電子機器
JP2008028348A (ja) 電子部品搭載用基材の製造方法と電子部品搭載用基材
JPS61212034A (ja) 半導体装置の製造方法
JPH01136345A (ja) バンプ付テープキャリヤの製造法
JPH02164053A (ja) 半導体装置
JP2000077573A (ja) リ―ドフレ―ム、その製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee