TW388936B - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof Download PDF

Info

Publication number
TW388936B
TW388936B TW087108148A TW87108148A TW388936B TW 388936 B TW388936 B TW 388936B TW 087108148 A TW087108148 A TW 087108148A TW 87108148 A TW87108148 A TW 87108148A TW 388936 B TW388936 B TW 388936B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
semiconductor
layer
semiconductor substrate
patent application
Prior art date
Application number
TW087108148A
Other languages
English (en)
Inventor
Takahiro Kumakawa
Yukata Harada
Shinji Murakami
Ryuichi Sahara
Yoshifumi Nakamura
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Application granted granted Critical
Publication of TW388936B publication Critical patent/TW388936B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

A7
•Μ 裝 A7 B7 五、發明説明（2 ) 件電極105和配線電路板102上的表面電極106。 其次，就上述習知半導體裝置之製造方法，一面參照同 囷 (請先閲讀背面之注$項再资寫本頁) 面加以説明 首先，在半導體晶片101上透過低彈性率材料103接合軟 片狀配線電路板102。此配線電路板102成爲以下構造： 内部内含配線囷案，在配線電路板102上設置連接於配線 圖案的電極106 ’並且部分引線104從電極106延長。這種 情況的低彈性率材料103爲絕緣材料，具有黏接功能。 其次，爲了以「TAB」（帶式齡動焊接）作業結合，使用 一般所用的習知熱壓焊或超音波焊接技術，電氣連接部分 引線104和元件電極1〇5 »根據以上，製造半導體裝置。 ，1Τ 即，藉由採用這種半導體裝置之構造，一面緩和應力， 一面透過平面形成於配線電路板i 02上的多數電極1〇6， 可和外部機器電氣連接，所以可謀求資訊通信機器、事務 用電子機器等小型化。 -解決課題- 然而’在上述習知半導趙裝置方面，有如下的各種問 題： 經濟部中央標準局貝工消費合作社印製 第一、上述習知半導體裝置需要預卷製成配線電路與 1〇2，裝_造工氫增大。此外，配線電路板1〇2本身高價。 再者，爲了在半導髏晶片101上透過低彈性率材料1〇3進 行接合配線電路板102的作業，需要配備高性能的組裝器 (裝載k備）’ i又備成本增高。其結果’有半導體裝置製造 難^高的問題= -5- 經濟部中央榡準局員工消費合作社印製 ΑΊ B7 五、發明説明（3 ) 第二’連接元件電極105和由配線電路板102延長的部分 引線104時，特別是連接細微配線的情況，部分引線1〇4 寬度或^厚i雙jJ、，形狀不穩定，所以和元件電極1〇5的連 接困難。因此’有製造成本增高，同時連接後也缺乏可靠 性的問瓔》 ―” 第三、這種半導體裝置在構造上，若不是由晶圓切出半 導體晶片101之後則不能形成，所以缺乏作業的迅速性， 同時半導體裝置的檢查在晶圓狀態也不能進行，成爲對於 減低半導趙裝置製造成本的大障_礙β 本發明要解決上述習知各種課題，其目的在於提供一種 到接近製程最後階段的狀態以晶圓等級可形成且可靠性或 安裝密度高的低成本半導體裝置及其製造方法。 [發明之揭示] 爲了達成上述目的’本發明揭示分別記載於下的半導體 裝置和半導體裝置之製造方法。 本發明之基本半導體裝置具備趨屬^ :配設半導體 元件；元件電極：排列於/上述1導體基板主面上，電氣連 接於上述半導體元件，彈性错層彳形成於上述半導禮基板 主面上，由、絕_緣性彈成；開口部：爲使至少上述 半導體基板上的上述元件電極露出而部分除去上述彈性體 層所形成；金屬配線層：從上述元件電極上遍及上述彈性 體層上連續形成；及，外部電極：作爲上述金屬配線層_ 部分’設於上述彈性體層上，進行和外部機器的電氣連 接。 -6- 本紙張尺度適用中國國家橾準（CNS > A4規格（210X297公釐〉
____J Q-! (請先閲讀背面之注意事項再濟寫本萸) 订 五、發明説明（4 A7 B7 經濟部中央標準局貞工消費合作社印掣 藉此，在彈性體層上形成金屬配線層之外部電極，所以 裝入主機板後，因主機板和半導體裝置的熱膨脹率差而施 加於炎楚部的應力爲1性禮的彈性吸收。即，可實現應 力緩和功能高的半導雜裝置。 而且，連接於元件電極的金屬配線層也含有外部電極而 一趙設置，所以成爲藉由將沈積於半導體基板上的金屬膜 形成囷案而可形成的構造。因此，不需要如上述習知半導 禮裝置的配線電路板或爲此板的設備，當製造時，也不需 要以熱壓焊連接上述習知半導昏裝置製程中的部分引線和 元件電極的製程。因而可削減製造設備或製造工數和避免 USl里難性，可謀求製造成本的降低。 而且，成爲半導體基板即使是保持晶圓狀態也可形成金 屬配線層的構造，所以製程可簡化。 上述半導體裝置的上述半導體基板可以是晶圓狀態，也 可以是由晶圓切出的晶片狀態。 上述半導體裝置的上述彈性體層中，上述開口部附近端 部的截面形狀最好是對於半導體基板表面傾斜的楔形或是 去銳角部分之角的形狀。 藉由這些任何一方，可避免大的集中應力施加於金屬配 線層的一部分，所以可防止金屬配線層的斷線等，半導體 裝置的可靠性提高。 在上述半導體裝置更具備保護膜：如覆蓋上述金屬配線 層般地形成，具有不沾導電性材料的特性；及，及開口： 貫通上述保護膜，使上述金屬配線層之上述外部電極至少 (請先閲讀背面之注意事項再填寫本頁) --裳------訂------
• in n H
.I I I -7- 本纸乐尺度適财咖家標準（CNS )从秘（21()><297公 «^—^1 五、發明説明（5 ) —部分露出；最好上逑外部電極端子設於露出上述開口内 的上述外部電極至少一部分上。 藉戚，可實現一面維持無金屬配線層和主機板上的配線 電極乏間的電氣短路等的正常連接關係，一面到主機板上 的安裝性佳的半導體裝置。 上述半導體裝置的上述外部電極端子可以利用設置成接 觸上述外部電極的金屬球構成，也可以利用設置成接觸上 述外部電極的導電性突起構成。 此外，也可以使露出保護膜開^内的上述外部電極至少 一部分也起作用作爲上述外.部電極端子。 此外，在上述半導體裝置更設置鈍化（passivation)膜： 在上述半導體基板上將上述元件電極上方開口而形成，保 護半導體元件；可將上述彈生體層形成於上述鈍化膜上。 藉此，可得到可靠性更高的半導體裝置。 經濟部中央樣準局員工消費合作社印製 本發明之半導體裝置之製造方法中基本的製造方法具備 第一製程：在具有半導體元件和電氣連接於該半導體元件 的兀件電極之半導體基板上形成以晷欲迭故教故成的彈牲 體層；第二製程：選擇除去上述彈性體層中位於上述元件 電極上方的區域，形成使上述元件電極露出^ ^ 及，第二製程：形成金屬配線層，該金屬配線層係在形成 上述彈性體層及其開口部的基板上，由露出上述開口部的 元件電極上遍及上述彈性體層，一部分起作用作爲進行和 外部機器電氣連接的外部電極。 利用此方法，藉由將沈積於半導體基板上的金屬膜形成 -8- 本紙張从適用中國國家標準（CNS )八4規格（21QX297公们 五、發明説明（6 ) 圖案’可以也含有外部電極而—趙形成連接；^件電極的 金屬配線層，所以不需要如上述習知半導體裝置的配線電 路板或爲此板的設備，並且不需要以熱壓焊連接上述習知 半導體裝置製程中㈣分？丨線和元件電極的製b因而可 謀求製造設備或製造工數的削減。此外，只是在元件電極 上形成金屬配線層而電氣連接兩者，所以不產生如上述習 知半導體裝置，如部分引線和元件電極連接之類的困難 性。因而可-面謀求製造成本的降低，—面容易實現本發 明之基本半導體裝置。 在上述半導趙裝置之基本製造方法方面，使用保持晶g 狀態的半導體基板進行上述第—〜第三製程，在上述第三 製程後’最好更具備使上述晶圓分離成各半㈣晶片的集 程0 利用此方法，在分割成晶片前的晶圓狀態下，形成多數 晶片區域上的彈性趙層或金屬配線層等，所以可大 製造成本〇 * 在上述半導«置之基本製造方^面，也可以在上述 第-製程之前，更具備使晶圓分離成各半導趙晶片的製 程，使用晶片狀態的半導體基板進行上述第一〜第三製 在上述半導體裝置之製造方法方面，最好在上述第二製 :呈，將上述彈性體層中上述開口部附近端部的截面形狀形 成對於半導體基板表面傾肩一的楔形。 利用此方法，可形成、斷絲夸 少的可靠性高的金屬 配線 A7 B7 五 、發明説明（7 層。 在上述半導體裝置之製造方法方面，在上述第三製程之 後，最好更具備以下製程：形成保護膜，該保護膜係覆蓋 去掉上述外部電極至少一部分的上述金屬配線層。 利用此方法’使用焊錫等連接構件可容易且迅速進行半 導體裝置之外部電極和主機板之配線的連接。 在上迷半導趙裝置之製造方法方面，最好更具備以下製 程：在上述金屬配線層之上述外部電極上裝載金屬球。 利用此方法，可形成以下半導裝置：利用金屬球可極 迅速進行安裝於主機板上。 在上述半導體裝置之基本製造方法中任一方法所載之半 導體裝置之製造方法方面，在上述第三製程之後，可更具 備以下製私·將具有可電氣連接於上述外部電極的端子之 檢查板設置於上述半導體基板上，以進行上述半導體裝置 的檢査。 利用此方法，可一面藉由彈性體層於檢查之際吸收透過 外部電極而施加於金屬配線層的應力，一面進行半導體裝 置的檢查》 [圖式之簡單説明] / 圖1爲將抗焊膜部分開口而顯示第一實施形態之半導體 裝置構造的透視圖。 圖2爲第一實施形態之半導體裝置的截面圖。 圏3爲顯示第一實施形態之半導體裝置之製程中到在薄 膜金屬層上形成厚膜金屬層之製程的截面圖。 -10- 本纸張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐 0裝------1T f請先聞讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印裝 五、發明説明（8 圖4爲顯示第一實施形態之半導體裝置之 電鍍膜後之製程的截面圖。 中除去柷 壤爲/抗焊膜部分開口而顯示作爲外部電極端子而有 導=突起的第二實施形態之半導體裝置構造的透視圖。 圖爲將抗焊膜部分開口而顯示使金屬轉層之坪 接端子起作用㈣三實施形態之半Μ裝置構造 項 囷7爲在周邊部配置元件電極的第四實施形態之將抗焊 膜部分開口而顯示的透視囷。_ 圖8爲顯示第一〜第四實施形態之低彈性率層端部截面 形狀變化之半導體裝置的部分截面圖。 訂 圖9爲顯示第五實施形態之半導體裝置檢查方法的截面 囷。 圖10爲具備習知板彈性率層之半導體裝置的截面圖。 [最佳實施形態] 以下，就本發明之實施形態，一面參照圖面，一面加以 説明》 (第一實施形態） 經濟部中央標準局員工消费合作社印製 首先就本發明之第一實施形態，一面參照圖1〜圖4，一 面/加以説明》圖1爲將抗焊膜一部分開口而顯示本實施形 態之半導體裝置的透視圖，圖2爲關於本實施形態之半導 體裝置的截面圖，圖3(a)〜(e)及圖4(a)〜(d)爲顯示本實施形 態之半導體裝置之製程的截面圖。 在圖1及圖2中，10爲内部具有由電晶體等半導體元件 -11 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7五、發明説明（9 ) 經濟部中央標準局員工消費合作社印褽 構成的半導體積體電路之半導體基板。此半導體基.板】〇 可以是晶圓狀態，也可以是由晶圓切出的晶片狀態。在此 半導體基板ίο主面一部分（電極配置區域）配置連接於半 導體基板10之元件電極U的焊接點（pad) 3〇 ^但是，在本 實施形態，涟半導體基板分割成晶及時，電極配置區域爲 其中央部《此外，在半導體基板10主要上，在去掉配置 焊接點30的電極配置區域之區域設置由彈性率小的絕緣 性材料構成的低彈性率層2 〇 ^此低彈性率層2 〇具有到達 形成焊接點30的半導體基板1〇主要的楔形傾斜部β即， 在半導體基板10主面具有不是垂直，而是無銳角部分的 楔形。低彈性率層20上設有烊盤（land) 32，該焊盤3 2係 作爲輸出入在半導體基板10内的半導體元件和外部機器 之間流動的信號之外部電極而起作用，設有連接此焊盤 32和焊接點30之間的金屬配線31 β上述焊接點、金屬 配線3 i及焊盤32由同一金屬層構成，一併構成金屬配線 圏案33»而且，烊盤32上設置作爲外部電極端子而起作 用的金屬球40»此外，半導體裝置全體上形成抗焊膜 50，該抗焊膜50露出形成金屬球40的區域，覆蓋其他區 域。即，成爲以下構造：金屬球4 0與露出抗焊膜5 〇開口 部的焊盤3 2接合》 又’半導體基板10主面中焊接點30以外的區域爲純化 (passivation)膜 1 2 所覆蓋。 根據本實施形態之半導體裝置，由於在成爲基底的低彈 性專層20上設置金屬配線31，所以在將半導趙裝置在印 請 先 閲 之 注
I 旁 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ29*7公釐) 發明説明（1〇 刷電路板等主機板上時等，伴隨半導體裝置的加熱、冷 卻’即使熱應力♦應力施加於金屬配線31，也可以緩和 施加於金屬配線31的應力。因而可防止基板封裝時等的 金屬配線31斷線，可實現可靠性高的配線構造： ' 而且’由於在半導體裝置主面上平面配置成爲外部電極 端子的焊盤32，所以是可在狹窄面積設置多數外部電極 端子’同時藉由可形成圖案的金屬配線31可連接焊接點 30和焊盤32的構造。因此，係小型又薄型的半導體裝 置’並係可因應多插腳（pin)化給半導體裝置。 而且’不是在半導體基板1〇上的元件電極11和與外部 的連接端子（焊盤3 2)之間設置如以往的部分引線，而是 藉由蚀刻等可形成圖案的金屬配線31和元件電極^連 訂 接，所以係適合細微加工，可因應多插腳化的半導體裝 置。 再者’雖然成爲以下構造：在連接於金屬配線31的焊 盤32上設置成爲外部電極端子的金屬球4〇，可極簡易且 迅速進行在印刷電路板等主機板裝載半導體裝置的製程； 但當時利用低彈性率層20，也可吸收從具有大熱容量的 金屬球40產生的熱應力。 #別是形成於半導體基板1〇主面上的電極配置區域的 低彈性率層20之端部截面形狀爲無銳角部分的楔形，所 以具有金屬配線31容易形成，並且金屬配線31難以斷線 的特徵。 此處，本實施形態及後述各實施形態中的低彈性率看 13- 本紙張尺度適用中國國家標準（CNS ) A4^格（2丨OX297公釐） A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明（11 2 0厚度最好是ίο〜150 μ m。此外，低彈性率層2 ο彈性率 (揚氏係數）最好在10〜2000 kg/mm2的範圍，而在1〇〜1〇〇〇 kg/mm的範固更理想。此外，低彈性率層2〇線膨脹率最 好在5〜200 ppmn：的範圍，而在10〜100 ppmyrC的範園更理 想》 其次，就本實施形態之半導體裝置之製造方法，—面參 囷3(a)〜(e)及囷4(a)〜(d)，一面加以説明。圖3(a)〜(e)及圖 4(a)〜(d)爲顯示實現圖1及圖2所示的半導體裝置構造之製 程的截面圏。 _ 首先’如圖3(a)所示，藉由在分別形成於半導體基板1〇 王面的半導體基板10之元件電極η和鈍化膜12上將具有 感光性的絕緣材料以程度的厚度塗佈而乾燥，以 形成絕緣材料膜2 1。 又，爲了減輕將本半導體裝置基板安裝時的熱應力，感 光性絕緣材料膜2 1塗佈厚度在不妨礙塗佈以後製程的範 圍，厚的佳，例如可以是500 // m程度，也可以是i mm程 度。 其次，如圖3(b)所示，對於所乾燥的絕緣材料膜21依次 進行曝光和顯像’形成半導體基板10之元件電極11部份 / 開口的低彈性率層2 0。在此情況，例如在曝光使用散射 光，而不是平行光，使開口部的低彈性率層2 〇截面形狀 成爲對於半導體基板10主面不是垂直、無銳角部分的楔 形而形成。 又，作爲具有感光性的絕緣材料膜2 1，例如是酯結構 -14- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X；297公釐)
A7 B7 五 經濟部中央標準局員工消費合作社印製 發明説明（12 ) 型聚醯亞胺或丙締酸酯系環氧樹脂等聚合物即可，具有低 彈性率，爲絕緣性即可。 ' 此外，具有感光性的絕緣材料膜21無需使液狀材料乾 燥而形成，使用預先形成薄膜狀的材料也可以。這種情 況，將薄膜狀的絕緣材料膜21貼合在半導體基板10上， 藉由曝光、顯像可在絕緣性材料膜21形成開口部，可使 半導想基板10上的元件電極11露出β 再者，構成絕緣材料膜21的絕緣材料無需具有感光 性，使用沒有感光性的絕緣材料_時，藉由雷射或電漿的機 械加工或蝕刻等化學加工，可使半導體基板1〇上的元件 電極1 1露出》 其次，如圖3(c)所示，在半導體基板丨〇主面利用眞空蒸 鍍法、滅鍍法、化學氣相沈積（CVD)法或無電鍍法，形成 由例如厚度0.2 程度的鈦膜及形成於鈦膜上的厚度〇 5 程度的銅膜構成的薄膜金屬層13。 其次，如圖3(d)所示’在薄膜金屬層13上塗佈負感光性 抗蚀劑，使完工製品所希望的圖案部以外硬化，藉由除去 未感光部，形成抗電鍍膜14 β 又，此處於形成抗電鍍膜14之際使用負感光性抗蝕 劑、但當然也可以使用正感光性抗蝕劑。 其後，如圖3(e)所示’利用電解電鍍法在形成抗電鍍膜 1 4地方以外的薄膜金屬層1 3上，以例如20 # m程度的厚 度選擇形成例如由銅膜構成的厚膜金屬層15。 其次，如圖4(a)所示，厚膜金屬層15形成後，熔融除去 -15- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐)
經濟部中央標準局員工消費合作社印裝 發明説明（13 抗電鍍膜14。 其次，如圖4(b)所示，用可熔融薄膜金屬層13和厚膜金 屬層1 5的蝕刻液，例如對於銅膜爲氣化銅溶液，對於鈦 膜爲EDTA (乙二胺四乙酸）溶液進行全面蝕刻，則先行除 去層厚比厚膜金屬層15薄的薄膜金屬層1;3。藉由此製 程’在半導體基板10主面形成由焊接點30、金屬配線31 及焊盤32構成的預定金屬配線圖案33。 此時，抗電鍍膜14除去後，使用光刻（phot〇lith〇graphy) 技術形成具有所希望圖案狀的抗蝕膜，保護厚膜金屬層 1 5亦可。 其次’如圖4(C)所示，在低彈性率層2 〇上塗佈感光性抗 焊膜後，使用光刻技術使僅焊盤32部分露出而形成抗焊 膜50。利用該抗焊膜50保護金屬配線圖案33中爲焊盤32 以外部分的焊接點30和金屬配線31，以防止熔融的焊 锡0 其次，如圖4(d)所示，將由焊錫、被電鐘焊錫的銅、錄 等構成的金屬球40安裝於焊盤32上，熔融接合金屬球4〇 和焊盤3 2。藉由以上製程，可得到關於本實施形態之半 導體裝置。 i本實施形態之半導體裝置之製造方法方面，不是在使 半導體基板10表面上的元件電極11露出的低彈性率層20 開口端部設置台階高差，而是藉由使其傾斜而平滑連接於 半導體基板10表面般地形成，可構成容易形成金屬配線 ‘ 3 1，並且難以斷線的構造。 -16- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ο裝-- (請先閲讀背面之注意事項再济寫本頁)
*1T A7 B7 五 、發明説明（14 ) HI---I- Ί;裝-- (請先聞讀背面之注意事項再填寫本頁) 又’使用銅作爲構成薄膜金屬層13或厚膜金屬層15的 材料，但取而代之也可以使用鉻、鎢、鈦/銅、鏤等。此 外’也可以利用不同的金屬材料分別構成薄膜金屬層13 和厚膜金屬層15 ’在最後蚀刻製程使用只選擇蚀刻薄膜 金屬層1 3的蝕刻劑。 (第二實施形態） 其次，就本發明之第二實施形態，一面參照圖面，一面 加以説明。圖5爲將抗焊膜一部分開口而顯示第二實施形 態之半導體裝置的透视圖。.一 經濟部中央標準局貝工消费合作社印聚 在囷5中，10爲内部具有由電晶體等半導體元件構成的 半導體積體電路之半導體基板。此半導體基板1〇可以是 叫圓狀態，也可以是由晶圓切出的晶片狀態。在此半導體 基板10主面一部分（電極配置區域）配置連接於半導體基 板10之元件電極（未圖示）的焊接點（pad) β但是，在本 實施形態，將半導體基板分割成晶片時，電極配置區域爲 其中央部〇此外，在半導體基板1〇主面上，在去掉配置 焊接點3 0的電極配置區域之區域設置由彈性率小的絕緣 f生材料構成的低彈性率層2 〇。此低彈性率層2 〇具有到達 形成焊接點3 0的半導體基板丨〇主面的楔形傾斜部。即， 在半導體基板10主面具有不是垂直，而是無銳角部分的 楔形。低彈性率層20上設有焊盤（land) 32，該焊盤32係 作爲輸出入在半導體基板10内的半導體元件和外部機器 之間流動的信號之外部電極而起作用，設有連接此焊盤 3 2和焊接點3 〇之間的金屬配線3 !。上述焊接點3 〇、金 __~17' 本紙張尺度適财關家標準（CNS ) Μ規格（別幻97公幻 A7 B7 五、發明説明（15 ) 配線3 1及焊盤32由同一金屬層構成，一併構成金屬配線 圖案33。又’半導體基板10主面中烊接點3〇以外的區域 爲鈍化（passivation)膜12所覆蓋。以上的構造和囷1所示 的第一實施形態之半導體裝置相同。 此處，關於本實施形態之半導體裝置特徵，係在露出抗 焊膜50開口部的焊盤32上設置導電性突起41取代金屬球 40作爲外部電極端子。 就構成此導電性突起4 1的材料之例而言，有印刷溶融 焊油而形成於焊盤32上的焊接次起或藉由浸入熔融烊錫 内而形成的焊接突起、藉由無電解電鍍而形成於焊盤32 上的鎳/金突起。但是，並不限於這些材料。 根據本實施形態之半導體裝置，由於設置導電性突起 41取代金屬球40作爲外部電極端子，所以不需要將各金 屬球40依次裝在焊盤32上這種費事的製程’可實現低成 本的半導體裝置。 (第三實施形態） 其次，就本發明之第三實施形態，—面參照圖面，一面 加以説明。 圖6爲將抗焊膜一部分開口而顯示第三實施形態之半導 體裝置的透視圖。 在囷6中，1〇爲内部具有由電晶體等半導體元件構成的 半導體積體電路之半導體基板。此半導體基板1〇可以是 晶圓狀態’也可以是由晶圓切出的晶片狀態。在此半導體 基板10主面一部分（電極配置區域）配置連接於半導體基 -18- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） nf— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印装 A7 B7 五、發明説明（16 ) 板10之元件電極（未圖示）的焊接點（pad) 30。但是，在本 實施形態’將半導體基板分割成晶片時，電極配置區域爲 其中央部。此外’在半導趙基板10主面上，在去掉配置 烊接點3 0的電極配置區域之區域設置由彈性率小的絕緣 性材料構成的低彈性率層2 〇。此低彈性率層2 〇具有到達 形成焊接點30的半導體基板1〇主面的梭形傾斜部。即， 在半導體基板10主面具有不是垂直，而是無銳角部分的 楔形。低彈性率層20上設有焊盤（iand) 32，該焊盤3 2係 輸出入在半導體基板10内的半導體元件和外部機器之間 流動的信號，設有連接此焊盤32和焊接點3〇之間的金屬 配線31。上述焊接點3〇、金屬配線31及焊盤32由同—金 屬層構成’一併構成金屬配線圓案33。又，半導趙基板 10主面中焊接點30以外的I區域爲純化（passivati〇n )膜1 2 所覆蓋。以上的構造和圖1所示的第—實施形態之半導體 裝置相同》 此處，關於本實施形態之半導體裝置特徵係以下之點： 在露出抗焊膜50開口部的焊盤32上不設置金屬球4〇或導 電性突起41，焊盤32本身起作用作爲外部電極端子。 經濟部中央標準局貝工消费合作社印製 ------ΐτ ί請先閲讀背面之注意事項再填寫本頁) 即，本實施形態之半導體裝置爲焊盤柵陣列（LGA)型半導 體k置。 將關於本實施形態之半導體裝置在主機板上時，藉由在 主機板之連接端子上塗佈焊油而使其反流（refl〇w)等方 法，可容易進行焊盤32和主機板上的連接端子的電氣連 接。 -----19- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公兹） Λ7 B7 五、發明説明（17 根據本實施形態，藉由採取以下構造：取代設置金屬球 40而使用爲金屬配線圖案33 一部分的焊盤32作爲外部電 極端子；不需要依次形成各金屬球4〇的製程或形成焊錫 等導電性突起41，可實現極低成本且低安裝高度的半導 體裝置。 (第四實施形態） 其次，就第四實施形態，一面參照囷7，——面加以説 明。圏7爲將第四實施形態之半導體裝置之抗焊膜部分開 口而顯示的透視囷。 _ 如圖7所示，在關於本實施形態之半導體裝置方面，在 晶片狀態的半導體基板10主面上的外周部配置連接於半 導趙基板之元件電極（未圖示）的焊接點（pad) 3 〇。此外， 半導趙基板10主面上在去捧配置上述焊接點3〇的外周部 之區域設置由彈性率小的絕緣性材料構成的低彈性率層 20。此低彈性率層2〇端部和上述第一實施形態同樣，形 成楔形。而且’在低彈性率層20上設置焊盤（land) 32，該 焊盤32係作爲在半導體基板1〇内的半導體元件和外部機 器之間輸出入信號的外部電極端子而起作用。而且，形成 金屬配線3 1 ’該金屬配線3 1係從半導體基板1 〇主面上的 焊接點30延長到低彈性率層20上，連接於焊盤32。和上 述第一實施形態同樣，此洋接點30、金屬配線31及焊盤 32爲相同金屬材料所一體形成而構成金屬配線圖案33。 又，半導體基板10主面中焊接點30以外的區域爲純化 (passivation)膜12所覆蓋。而且，在焊盤32上設置爲突起 -20 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） • —^1 經濟部中央標準局員工消費合作社印製 ο裝 .-I訂------」---------------- (請先閎讀背面之注意事項再壤寫本頁) 五 、發明説明（18 ) A7B7 狀外部端子的金屬球40。 如以上，根據本實施形態，進行和主機板電氣連接的外 部電極端子係金屬球14(外部電極端子），該金屬球14形 成於不是沿著切斷成晶片狀態的半導體基板1〇外圍而以 有間距排列成直線狀的元件電極上，而是連接於此元件電 極的以寬間距排列成平面柵陣列狀的焊盤3 2 (外部電極） 上：如此，形成以下構造：_面透過金屬球4〇平面進行 和主機板上的端子的電氣連接，一面可安裝於主機板上； 所以可實現高始、度安裝容易的半為體裝置。 在上述第一〜第四實施形態只顯示低彈性率層開口部端 面即和半導趙基板的境界部成爲肖斜狀的情況，但本發 明並不限於這種實施形態。圖_〜⑷爲在半導趙基板1〇 上顯讀彈性率層2〇境界部形狀的具趙例，分㈣示依 ^設置曲線狀傾斜部'直線狀傾斜部'角部爲銳角的台階 高差部、角部有圓形的台階高差部時的低彈性率層20和 金屬配線31之形狀的截面圖。 經濟部中si里消費合2印製 --------—— (請先閲讀背面之注項再4-寫本頁) 、?τ • I- I 111 · 此外，在上述第一〜第四實施形態之製造方法方面，可 以將晶圓狀的半導體基板切斷成晶片.之後在晶片上形成低 ，性率層、配_案、抗焊膜、金屬球等，也可以進行在 晶圓上形成低彈性率層、配㈣案、抗焊膜及金屬球的製 程之後從晶圓切出晶片狀的半導體基板。或者也可以進行 到在晶圓上形成低彈性率層、配線圖案、抗焊膜及金屬球 的製程中途的任-製程之後從晶圓切出晶片狀的半導體基 板，其後對於半導體基板施以剩餘製程。 I______ - 21 - ^張尺度適用中國$^7^7^~(-21〇><297讀7 ΑΊ ΑΊ 經濟部中央榡準局貝工消費合作社印製 五、發明説明（19 ) (第五實施形態） 其次’就在晶圓等級進行半導體裝置檢查之例的第五實 施形態加以説明。囷9爲使關於本實施形態之半導體裝置 在檢查時的晶圓一部分破裂而顯示的截面圖。 如圖9所示’在晶圓1上設置連接於晶圓1内的半導體元 件的7L件電極11，在此元件電極η上設置焊接點（pad) 30。此外，晶圓1上在去掉配置焊接點3〇的區域之區域設 置由彈性率小的絕緣性材料構成的低彈性率層2 〇。此低 彈性率層20在形成焊接點3〇的部分具有楔形傾斜部。低 彈性率層20上設有焊盤（iand) 32，該焊盤3 2係作爲輸出 入在晶圓1内的半導體元件和外部機器之間流動的信號之 外部電極而起作用，設有連接此焊盤32和焊接點之間 的金屬配線31。上述焊接點3〇、金屬配線31及焊盤32由 同一金屬層構成，一併構成金屬配線囷案33。而且，焊 盤32上設有作爲外部電極端子而起作用的金屬球4〇 ^此 外，在半導禮裝置全體上形成抗焊膜，該抗焊膜露 出形成金屬球40的區域，覆蓋其他區域。即，成爲金屬 球40與露出抗焊膜50開口部的焊盤32接合的構造。 另一方面’晶圓1上在使接觸端子62朝下方的狀態配置 具^多數接觸端子62的檢查板61。使此檢查板之各接觸 端子62和晶圓1上的金屬球40相對向般地定位，加壓而使 兩者接觸》 此外，檢查板61電氣連接於具備電源、信號產生器或 輸出信號檢出器的檢查裝置70。而且，檢查板61内雖然 [__ -22- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ο裝· (請先閲讀背面之注意^項再4-寫本頁)
、1T A7 B7 經濟部中央樣準局員工消費合作社印裝 五、發明説明（2〇 ) 未囷示，但設有電氣連接上述檢查裝置70和接觸端子62 的配線。 根據本實施形態之檢査方法，即使各金屬球40及各接 觸端子62的高度有偏差，因晶圓1上的低彈性率層20具有 緩衝材料功能而吸收該偏差，所以可使兩者確實接觸，可 進行在晶圓等級的半導體裝置檢查。此外，比晶圓上排成 直線狀的元件電極1 1彼此間的間隔可加寬爲平面配置的 外部電極端子之金屬球40間的間隔，所以檢查板61上的 配線形成也容易。 此處，接觸端子62使用爲電鍍法或印刷法所直接形成 於檢查板61上的焊盤（land )形端子，但也可以藉由在接觸 端子62和金屬球40之間介設彈簧探針（spring pr〇be )或只 在垂直方向有導電性的導電性板，使金屬球4〇和接觸端 子62的接觸更加確實。 再者’藉由將晶圓上的半導體裝置加熱到預定溫度，可 也用作老化（burn in)檢查方法。但是，進行老化檢查等在 高溫的檢查時，檢查板61最好使用和半導體元件熱膨脹 係數接近的玻璃基材或陶免基材。 又，也可以分開成各個半導體晶片之後，在設置金屬配 線^外部電極端子的狀態進行半導體裝置的檢查。 如以上説明，本發明之半導體裝置具有在晶圓之車導激 棊^上也可形成的構造，是小型又薄型的半導體裝置，並 且术是以往以引線連接電極，而是以金屬配線層釦電極壞 接，所以適合細微加工，是可因應多插腳的半導體裝置。
-23 Λ7 _________B7 五、發明説明（21 ) ~~ ' '〜 再者’以彈性趙層爲基底’在其上形成和外部電極一體化 的金屬配線層，所以可防止余屬配線層的身線，並緩衝外 部電極的埶應，力，高基板安裝睹的接合的可靠料。 Π 4 . 此外，在製造方法方面，藉由在半導體基板上形成彈性 體層可節省軟片，所以可降低製造成本，同時也可形成細 微的配線，並且可缓和縈嗔力，該熱應力係施加於將本半 導體基板安裝於主機板後的焊錫接合部，可形成更低成本 又高性能的小型半導體裝置。 [產業上之利用一可能性] 本發明之半導體裝置及其製造方法可適用於使用以各種 電晶體形成的半導體積體電路的電子機器全體。 — V 裝-- C (請先聞讀背面之注意事項再资寫本頁) -1Τ 經濟部中央標準局貝工消費合作社印裝 -24- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

  1. 六、申請專利範圍 ΛΧ Β8 CS D8 經濟部中央梯準局員工消費合作社印製 .—種半導體裝置’其特徵在於：具備 半導體基板：配設半導體元件； 义件電極：排列於上述丰導體基板主面上，電氣連接 於上述半導體元件； 彈性想層：形成於上述半導體基板主面上，由絕緣性 彈性材料構成； 開口部：爲使至少上述半導體基板上的上述元件電極 露出而部分除去上述彈性體層所形成； 金屬配線層：從上述元件電4¾上遍及上述彈性體層上 連續形成；及， 外部電極：作爲上述金屬配線層一部分，設於上述彈 性趙層上，進行和外部機器的電氣連接者。 2. 根據申請專利範圍第之半導體裝置，其中上述半導 雜基板爲晶圓狀態。 3. 根據申請專利範圍第！項之半導體裝置，其中上述半導 體基板爲由晶圓切出的晶片狀態。 4_根據申請專利範園第1至3項中任一項之半導體裝置， 其中上述彈性體層中上述開口部附近端部的截面形狀爲 對於半導體基板表面傾斜的楔形。 5. k據申請專利範園第1至3項中任一項之半導趙裝其中上述彈性體層中上述開口部附近端部的截面形=爲 去銳角部分之角的形狀。 ^ " 6. 根據申請專利範圍第1至3項中任一項之车道守趙裝置，装中更具備 (請先閲讀背面之注意^項再4-窝本頁) 裝. -訂 本紙俵尺度適用令國國家標準（CNS ) Α4規格（210Χ297公釐）
    A8CD 經濟部中央梯準局員工消费合作社印製 六、申請專利範圍 保護膜：如復蓋上述金屬配線層般地形成，具有不沾 導電性材料的特性；及， 開口：貫通上述保護膜，使上述金屬配線層之上述外 部電極至少一部分露出， 上述外部電極端子設於露出上述開口内的上述外部電 極至少一部分上》 7. 根據申請專利範圍第1項之半導體裝置，其中上述外部 電極端子爲設置成接觸上述外部電極的金屬球所構成。 8. 根據申請專利範固第1項之半岑體裝置，其中上述外部 電極端子爲設置成接觸上述外部電極的導電性突起所構 成0 9_根據申請專利範圍第6項之半導體裝置，其中露出上述 保護膜開口内的上述外部電極至少一部分也起作用作爲 上述外部電極端子。 10.根據申請專利範圍第1至3項中任一項之半導體裝置， 其中更具備鈍化膜，該鈍化膜係在上述半導體基板上將 上述元件電極上方開口而形成，保護半導體元件， 上述彈性髏層形成於上興鈍化膜/。 11.,一種半導體裝置之製造方法；其特徵在於：具備 第一製程：在具有半導體元件和電氣連接於該半導體 元件的元件電極之半導體基板上形成以絕緣性材料構成 的彈性體層； 第二製程：選擇除去上述彈性體層中位於上述元件電 極上方的區域，形成使上述元件電極露出的開口部；
    l^in n 1^1 H^J. 1 m I c (請先聞讀背面之注意，事項再ir寫本頁) 訂 i W • -- - - - I - - --« ·
    本紙張尺^適用中國國家樣準（CNS )八顿| ( 210x297公釐 8 88 8 ABCD 經濟部中央梯準局員工消費合作社印製 夂、申請專利範圍 及， 第三製程：形成金屬配線層，該金屬配線層係在形成 上述彈性體層及其開口部的基板上，由露出上述開口部 的元件電極上遍及上述彈性禮層，一部分起作用作爲進 行和外部機器電氣連接的外部電極者。 12. 根據申請專利範圍第1 1項之半導體裝置之製造方法， 其中使用保持晶圓狀態的半導體基板進行上述第一〜第 三製程， 在上述第三製程後，更具備_破上述晶圓分離成各半導 雜晶片的製程β 13. 根據申請專利範圍第1 1項之半導體裝置之製程方法， 其中在上述第一製程之前，更具備使晶圓分離成各半導 體晶片的製程， 使用晶片狀態的半導體基板進行上述第---第三製 程。 14. 根據申請專利範圍第11至13項中任一項之半導體裝置 之製造方法，其中在上述第二製程，將上述彈性體層中 上述開口部附近端部的截面形狀形成對於半導體基板表 面傾斜的楔形。 / 15. 根據申請專利範圍第11至13項中任一項之半導體裝置 之製造方法’其中在上述第三製程之後，更具備以下製 程：形成保護膜，該保護膜係覆蓋去掉上述外部電極至 少一部分的上述金屬配線層。 16. 根據申请專利範圍第11項之半導體裝置之製造方法， -27- 本紙張尺度適用中國國家榇準（CNS ) A4規格（210X297公釐） --------'在-----1—1Τ------^ ^fv ,-,;v (請先W讀背面之注$項再·填寫本頁) A8 B8 C8 ---- D8 六、申請專利範圍 其中更具備以下製程：在上述金屬配線層之上述外部電 極上裝載金屬球。 17·根據申請專利範圍第。至。項中任一項之半導體裝置 之製造方法，其中在上述第三製程之後，更具備以下製 程.將具有可電氣連接於上述外部電極的端子之檢查板 設置於上述半導體基板上，以進行上述半導體裝置的檢 查0 (請先閱讀背面之注意事項再填寫本頁} ..裝· 訂------i 經濟部中央標準局貝工消费合作社印裳 -28- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW087108148A 1997-06-06 1998-05-26 Semiconductor device and manufacture thereof TW388936B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14886097 1997-06-06
JP06967598A JP3335575B2 (ja) 1997-06-06 1998-03-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW388936B true TW388936B (en) 2000-05-01

Family

ID=26410845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087108148A TW388936B (en) 1997-06-06 1998-05-26 Semiconductor device and manufacture thereof

Country Status (7)

Country Link
US (4) US6313532B1 (zh)
EP (2) EP1653511A2 (zh)
JP (1) JP3335575B2 (zh)
KR (1) KR100537243B1 (zh)
DE (1) DE69834561T2 (zh)
TW (1) TW388936B (zh)
WO (1) WO1998056041A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377184A (zh) * 2013-08-12 2015-02-25 精材科技股份有限公司 晶片封装体

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091399A4 (en) * 1998-06-12 2002-01-16 Hitachi Ltd SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION
US6396145B1 (en) 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
TW536794B (en) 1999-02-26 2003-06-11 Hitachi Ltd Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board
JP4024958B2 (ja) * 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2000347051A (ja) * 1999-03-30 2000-12-15 Toppan Printing Co Ltd 光・電気配線基板及びその製造方法並びに実装基板
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
US6770547B1 (en) 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
JP2011071542A (ja) * 1999-10-29 2011-04-07 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
JP2003179183A (ja) * 1999-10-29 2003-06-27 Hitachi Ltd 半導体装置およびその製造方法
US6710446B2 (en) 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP3996315B2 (ja) 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
JP2001319994A (ja) * 2000-02-29 2001-11-16 Allied Material Corp 半導体パッケージとその製造方法
WO2001071805A1 (en) * 2000-03-23 2001-09-27 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP3640876B2 (ja) 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
DE10052452A1 (de) * 2000-10-23 2002-05-08 Siemens Ag Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
US6713880B2 (en) 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2003234433A (ja) 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
JP2003124393A (ja) 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004327527A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
DE10345395B4 (de) 2003-09-30 2006-09-14 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
JP3863161B2 (ja) 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
JP4055015B2 (ja) * 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法
US7528069B2 (en) * 2005-11-07 2009-05-05 Freescale Semiconductor, Inc. Fine pitch interconnect and method of making
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP4049186B2 (ja) * 2006-01-26 2008-02-20 ソニー株式会社 光源装置
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
JP4322903B2 (ja) * 2006-08-29 2009-09-02 シャープ株式会社 半導体装置、および半導体装置の製造方法
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
CN101572990B (zh) * 2008-04-28 2012-12-19 鸿富锦精密工业（深圳）有限公司 电路板原板
US8569167B2 (en) * 2011-03-29 2013-10-29 Micron Technology, Inc. Methods for forming a semiconductor structure
US9171793B2 (en) 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8422171B1 (en) 2012-02-24 2013-04-16 Western Digital Technologies, Inc. Disk drive head stack assembly having a laminar flexible printed circuit with a conductive bump extending to a second conductive layer
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9520323B2 (en) * 2012-09-11 2016-12-13 Freescale Semiconductor, Inc. Microelectronic packages having trench vias and methods for the manufacture thereof
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR102387541B1 (ko) * 2015-03-25 2022-04-18 삼성전자주식회사 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
WO2018053778A1 (en) * 2016-09-23 2018-03-29 Shenzhen Xpectvision Technology Co.,Ltd. Packaging of semiconductor x-ray detectors
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641257A (en) * 1987-06-23 1989-01-05 Fujitsu Ltd Semiconductor device
JP2958136B2 (ja) 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JP3259562B2 (ja) 1995-01-27 2002-02-25 富士電機株式会社 バンプ付き半導体装置の製造方法
JPH08222571A (ja) 1995-02-13 1996-08-30 Sony Corp フリップチップｉｃとその製造方法
JP3362545B2 (ja) 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
JP3356921B2 (ja) * 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
JP3402086B2 (ja) * 1996-09-10 2003-04-28 松下電器産業株式会社 半導体装置およびその製造方法
TW459323B (en) 1996-12-04 2001-10-11 Seiko Epson Corp Manufacturing method for semiconductor device
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377184A (zh) * 2013-08-12 2015-02-25 精材科技股份有限公司 晶片封装体
CN104377184B (zh) * 2013-08-12 2018-01-09 精材科技股份有限公司 晶片封装体

Also Published As

Publication number Publication date
KR20000075876A (ko) 2000-12-26
EP1653511A2 (en) 2006-05-03
WO1998056041A1 (en) 1998-12-10
EP0991119A4 (en) 2002-01-23
US20010033021A1 (en) 2001-10-25
DE69834561T2 (de) 2006-09-14
DE69834561D1 (de) 2006-06-22
JP3335575B2 (ja) 2002-10-21
US6812573B2 (en) 2004-11-02
EP0991119B1 (en) 2006-05-17
US20020000655A1 (en) 2002-01-03
KR100537243B1 (ko) 2005-12-19
EP0991119A1 (en) 2000-04-05
US6313532B1 (en) 2001-11-06
JPH1154649A (ja) 1999-02-26
US20050006749A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
TW388936B (en) Semiconductor device and manufacture thereof
TW571373B (en) Semiconductor device, circuit substrate, and electronic machine
TW480636B (en) Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
USRE40887E1 (en) Semiconductor chip with redistribution metal layer
JPS62584B2 (zh)
JP2006060128A (ja) 半導体装置
TW439162B (en) An integrated circuit package
JPS5943092B2 (ja) パッド構造体
JP3927783B2 (ja) 半導体部品
JP2518092B2 (ja) 電子回路モジュ―ル
US7911048B2 (en) Wiring substrate
JP2004056135A (ja) １つの金属層を備え折り返されたテープ領域アレイ・パッケージ
US7180185B2 (en) Semiconductor device with connections for bump electrodes
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3313058B2 (ja) 半導体装置とその製造方法
JP2001007252A (ja) 半導体装置およびその製造方法
JP3957928B2 (ja) 半導体装置およびその製造方法
TW383439B (en) Semiconductor device test board and a method of testing a semiconductor device
JP3458056B2 (ja) 半導体装置およびその実装体
JP4938346B2 (ja) 半導体装置およびその製造方法
TW200937599A (en) Semiconductor package substrate having fine-pitch circuitry and fabrication method thereof
JP2003347472A (ja) 半導体装置及びその製造方法
JP2004186174A (ja) 外部電極接続子
JP3951869B2 (ja) 実装基板およびその製造方法、並びに電子回路装置およびその製造方法
TWI220932B (en) Modular probe head

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees