JP3313058B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP3313058B2
JP3313058B2 JP35882097A JP35882097A JP3313058B2 JP 3313058 B2 JP3313058 B2 JP 3313058B2 JP 35882097 A JP35882097 A JP 35882097A JP 35882097 A JP35882097 A JP 35882097A JP 3313058 B2 JP3313058 B2 JP 3313058B2
Authority
JP
Japan
Prior art keywords
insulating material
semiconductor device
semiconductor chip
electrode
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35882097A
Other languages
English (en)
Other versions
JPH11191572A (ja
Inventor
嘉文 中村
隆一 佐原
望 下石坂
隆博 隈川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP35882097A priority Critical patent/JP3313058B2/ja
Publication of JPH11191572A publication Critical patent/JPH11191572A/ja
Application granted granted Critical
Publication of JP3313058B2 publication Critical patent/JP3313058B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、トランジスタ等の
半導体素子を内蔵する半導体装置及びその製造方法に係
り、特に配線部分の信頼性の向上対策に関する。
【0002】
【従来の技術】近年、半導体装置およびその製造方法
は、電子機器の小型化、高機能化に伴い、小型化、高密
度化、高速化を要求されるようになり、たとえばメモリ
ー用パッケージとしてはLOC(リード・オン・チッ
プ)あるいはSON(スモール・アウトライン・ノンリ
ード)等の開発、あるいはTABテープを利用したμB
GA(マイクロ・ボール・グリッド・アレイ)(特表平
06−504408号)といったパッケージが開発され
ている。
【0003】以下、従来のμBGAと呼ばれる半導体装
置およびその製造方法について図面を参照しながら説明
する。
【0004】図10は、従来のμBGAと呼ばれる半導
体装置を示す断面図である。図10において、101は
半導体素子を内蔵する半導体チップ、102は半導体チ
ップ101上に形成された配線回路シート、103は半
導体チップ101と配線回路シート102との間に介在
するしなやかな低弾性率材料、104は配線層の一部と
なる部分リード、105は半導体チップ101内の半導
体素子に電気的に接続されるチップ接点、106は配線
回路シート102の表面上に形成され外部装置との電気
的接続を行なうための電極である。
【0005】同図に示すように、従来のμBGAと呼ば
れる半導体装置は、半導体チップ101上に低弾性率材
料103を介して配線回路シート102が形成された構
造を有しており、半導体チップ101上のチップ接点1
05と配線回路シート102上の表面の電極106と
が、部分リード104により電気的に接続されたもので
ある。
【0006】すなわち、このような半導体装置の構造を
採用することにより、配線回路シート102の上に二次
元的に形成される多数の電極106を介して外部機器と
の電気的接続が可能となるので、情報通信機器,事務用
電子機器等の小型化を図ろうとするものである。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置において、半導体装置に加熱・冷却を繰
り返す熱サイクル試験を施すと、部分リード104が断
線を生じることがあった。つまり、半導体装置の表面に
形成される配線の信頼性が必ずしも保証されないという
問題があった。
【0008】そこで、本発明者達がその原因を追究した
結果、半導体チップ101上のチップ接点105と配線
回路シート102上の表面の電極106との間における
下地全体と、配線層を構成する金属膜との熱膨張率(熱
収縮率)が異なるために生じる熱応力,特に引っ張り応
力を配線層の弾性によっては十分吸収できないことに起
因するものと推察された。
【0009】本発明は、斯かる点に鑑みてなされたもの
であり、その目的は、上述のような半導体装置の加熱・
冷却により配線層に加わる熱応力を吸収するための手段
を講ずることにより、信頼性の高い配線層を有する半導
体装置及びその製造方法を提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明が講じた手段は、金属配線に熱応力等の応力
を吸収するための蛇行部を設けることにある。
【0011】本発明の第1の半導体装置は、表面上に電
極が配置された半導体チップと、上記半導体チップの上
に形成され、上記電極が配置されている領域に開口部を
有し、上記開口部の端部において、その上面から半導体
チップの表面に至るくさび状の傾斜部を有している絶縁
材料層と、上記半導体チップ上の電極から延び、少なく
とも一回蛇行した蛇行部を有し、上記低弾性率層に跨っ
形成された金属配線とを備えている。
【0012】これにより、半導体装置の加熱・冷却など
によって半導体装置に熱応力等の応力,特に引っ張り応
力が加わったときにも、金属配線の蛇行部で応力が吸収
されるので、金属配線の断線を防止することができ、信
頼性が向上する。しかも、金属配線を低弾性率層の傾斜
部に沿わせて設けることが可能になり、断線に対する信
頼性がさらに向上する。
【0013】本発明の第2の半導体装置は、表面上に電
極が配置された半導体チップと、上記半導体チップの上
に形成され、上記電極が配置されている領域に開口部を
有し 、上記開口部の端部から上記半導体チップ上の電極
に至る領域に少なくとも1つの凸状部を有している絶縁
材料層と、上記絶縁材料層の上面から上記凸状部を経て
上記半導体チップ上の電極まで延び、上記凸状部の表面
に沿って縦方向に蛇行する蛇行部を有する金属配線とを
備えている。
【0014】これによっても、金属配線に蛇行部を確実
に持たせておくことができる。
【0015】上記絶縁材料層が低弾性率層であることに
より、低弾性率層によって金属配線に印加される衝撃力
などを緩和できるとともに、低弾性率層と金属配線との
熱膨張率の差によって生じる熱応力等の応力を吸収で
き、さらに信頼性が向上する。
【0016】上記絶縁材料層の上に形成され、上記金属
配線に接続される外部電極端子をさらに備えていること
が好ましい、本発明の第1の半導体装置の製造方法は、
電極を有する半導体チップの上に、有機溶剤成分を含む
絶縁材料により上記絶縁材料膜を形成し、この絶縁材料
膜を乾燥させることにより、表面に凹凸模様を有する絶
縁材料膜を形成する第1の工程と、上記絶縁材料膜をパ
ターニングして、上記電極の上方の領域に開口部を形
する第2の工程と、少なくとも上記絶縁材料膜の上を含
む領域に上記半導体チップの電極に接続される金属配線
を形成する第3の工程とを備えている。
【0017】この方法により、絶縁材料膜の上に形成さ
れる金属配線が凹凸模様の上で縦方向に蛇行する形状に
なるので、熱応力等の応力を吸収して断線を防止する機
能の高い金属配線が形成される。したがって、信頼性の
高い半導体装置が形成されることになる。特に、この方
法により、絶縁材料膜の表面に極めて容易に凹凸模様を
形成することができる。
【0018】本発明の第2の半導体装置の製造方法は、
電極を有する半導体チップの上に、絶縁材料膜を形成す
る第1の工程と、上記絶縁材料膜をパターニングして、
上記電極の上方に開口部を形成する第2の工程と、上記
絶縁材料膜の上面をパターニングして凹凸模様を形成す
る第3の工程と、少なくとも上記絶縁材料膜の上を含む
領域に上記半導体チップの電極に接続される金属配線を
形成する第4の工程とを備えている。
【0019】この方法によっても、絶縁材料層の表面に
凹凸模様が形成されるので、金属配線を縦方向に蛇行さ
せることができ、熱応力等の応力が加わったときにも断
線を生じない信頼性の高い半導体装置が形成される。
【0020】上記絶縁材料膜は、低弾性率層であること
が好ましい。
【0021】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。
【0022】(第1の実施形態) まず、本発明の第1の実施形態について、図1〜図3を
参照しながら説明する。図1は、第1の実施形態におけ
る半導体装置をソルダーレジストの一部を開口して示す
斜視図であり、図2と図3は低弾性率層の端部と半導体
チップ上の電極との間の部分を拡大して示す部分斜視図
である。
【0023】図1において、10はトランジスタ等の半
導体素子によって構成される半導体集積回路を内部に有
する半導体チップである。この半導体チップ10の主面
の中央部には、半導体チップ10の電極(図示せず)に
接続されるパッド30が配置されている。また、半導体
チップ10の主面上において、パッド30が配置された
中央部を除く領域に弾性率の小さい絶縁性材料からなる
低弾性率層20が設けられている。この低弾性率層20
は、パッド30が形成されている半導体チップ10の主
面に至るくさび状の傾斜部を有している。低弾性率層2
0の上には、半導体チップ10内の半導体素子と外部機
器との間で信号を入出力するための外部電極端子として
機能するランド32が設けられており、このランド32
とパッド30との間を接続する金属配線31が設けられ
ている。上記パッド30と金属配線31とランド32と
は同一の金属層からなり、併せて金属配線パターンを構
成している。そして、ランド32の上には、突起状電極
である金属ボール40が設けられている。また、半導体
装置全体の上には、金属ボール40が形成されている領
域を露出して、その他の領域を覆うソルダーレジスト5
0が形成されている。つまり、ソルダーレジスト50の
開口部に露出するランド32に金属ボール40が接合さ
れた構造となっている。
【0024】なお、半導体チップ10の主面のうちパッ
ド30以外の領域は、図示しないがパッシベーション膜
によって覆われている。
【0025】ここで、本実施形態に係る半導体装置の特
徴は、金属配線31の少なくとも一部が蛇行するように
構成されている点である。つまり、金属配線31に1回
又は2回以上蛇行した蛇行部が形成されている点であ
る。すなわち、この蛇行部で半導体装置の加熱・冷却に
伴って発生する熱応力などの応力を吸収するように構成
されている。
【0026】ただし、この金属配線31における蛇行部
は、図2に示すごとく金属配線31全体が蛇行した形状
であってもよいし、図3に示すごとく金属配線31のう
ち低弾性率層20の傾斜部の上のみで蛇行した形状とし
てもよい。
【0027】本実施形態の半導体装置によると、半導体
装置の主面上に二次元的に外部電極端子となるランド3
2が配置されているので、狭い面積に多数の外部電極端
子を設けることが可能となるとともに、パターン形成可
能な金属配線31によりパッド30とランド32と接続
することができる構造である。したがって、小型で薄型
の半導体装置であり、かつ多ピン化に対応できる半導体
装置である。
【0028】特に、下地となる低弾性率層20の上に蛇
行した金属配線30を設けているので、半導体装置をプ
リント基板等の母基板の上に実装する際などにおいて、
半導体装置の加熱・冷却に伴い金属配線30に熱応力な
どの応力が印加されても、金属配線30が蛇行している
ことで、金属配線30に加わる引っ張り応力が緩和され
る。よって、基板実装時などにおける金属配線30の断
線を防止することができ、信頼性の高い配線構造を実現
することができる。
【0029】また、金属配線30につながるランド32
の上に外部電極となる金属ボール40が設けられている
ので、プリント基板等の母基板に半導体装置を搭載する
工程が極めて簡易かつ迅速に行なうことができるが、そ
の際にも、大きな熱容量を有する金属ボール40から発
生する熱応力を吸収できる。
【0030】次に、本実施形態の配線構造について行な
った信頼性試験の結果について説明する。
【0031】本実施形態の半導体装置と基本的に同じ構
造であるが金属配線が全て直線状である半導体装置を、
はんだ(63Sn/37Pb)でガラス・エポキシ基板
(FR−4)に実装し、−55℃(30分)〜150℃
(30分)の熱サイクル試験を行った結果、金属配線層
を蛇行させなかった場合の信頼性が600サイクルであ
り、オープン不良の原因は金属配線の端面での断線であ
った。
【0032】一方、図2に示すような全ての部分が蛇行
している金属配線を有する本実施形態の半導体装置を、
上述の条件と同じ条件で実装し、上述の条件と同じ条件
で熱サイクル試験を行った結果、信頼性は1500サイ
クルまで向上した。ただし、金属配線の幅は一定の50
μmであり、蛇行形状は200μm長さに対し1振幅
で、振幅は75μmである。
【0033】また、図3に示すような低弾性率層20の
うち傾斜部の上のみで蛇行していて他の部分では直線状
である金属配線について、上記と同様の熱サイクル試験
を行った結果、信頼性は1200サイクルまで向上し
た。
【0034】なお、各金属配線31の蛇行パターンを同
じにすることにより、金属配線31を形成する際におけ
る低弾性率層20上でのパターニング性が向上するとと
もに、金属配線31同士の接触,つまり短絡を防止でき
る。
【0035】(第2の実施形態) 次に、第2の実施形態について、図4及び図5を参照し
ながら説明する。図4は、第2の実施形態の半導体装置
のソルダーレジストを全面的に開口して示す斜視図であ
り、図5は低弾性率層の端部と半導体チップ上の電極と
の間の部分を拡大して示す部分斜視図である。
【0036】図4に示すように、本実施形態に係る半導
体装置においては、半導体チップ10の主面上における
外周部に、半導体素子の電極(図示せず)に接続される
パッド30が配置されている。また、半導体チップ10
の主面上には、上記パッド30が配置された外周部を除
く領域に、弾性率の小さい絶縁性材料からなる低弾性率
層20が設けられている。この低弾性率層20は、上記
第1の実施形態とは異なり傾斜部を有しておらず、半導
体チップ10の主面に対して段差をもつように形成され
ている。そして、低弾性率層20の上には、配線回路シ
ート35が設けられている。この配線回路シート35
は、柔軟性シートの上に銅箔をパターニングして形成さ
れる配線パターン(図示せず)を有している。そして、
本実施形態では、この配線回路シート35上の配線と、
この配線から導出されてパッド30に接続される部分リ
ードとにより金属配線31が構成されている。ここで、
配線回路シート35上の配線は蛇行していて、配線回路
シート35の上では配線幅が細くなっている。そして、
図5に示すように、配線回路シート35上から導出され
る金属配線31の部分リードは、段差の部分で蛇行して
下地に密着することなく延びて、その端部となるパッド
30の部分で半導体チップ10上の電極11に熱圧着に
て接続される構造となっている。
【0037】また、配線回路シート35上の金属配線3
1の端部には、半導体チップ10内の半導体素子と外部
機器との間で信号を入出力するための外部電極端子とし
て機能するランド32が設けられている。そして、ラン
ド32の上には、突起状電極である金属ボール40が設
けられている。
【0038】本実施形態の半導体装置においても、金属
配線31が蛇行した形状を有していることで、上記第1
の実施形態と同様に、配線層の信頼性向上効果を発揮す
ることができる。
【0039】具体的に、本実施形態の半導体装置と基本
的に同じ構造を有しているが金属配線が蛇行していない
半導体装置を、はんだ(63Sn/37Pb)にてガラ
ス・エポキシ基板に接続し、−55℃(30分)〜15
0℃(30分)の熱サイクル試験を行った結果、信頼性
が400サイクルであり、オープン不良の原因は金属配
線の端面での断線であった。ただし、配線回路シートの
内部の金属配線から端部、端面と半導体チップ上のパッ
ドまでの金属配線の幅が一定の50μm幅である。
【0040】一方、本実施形態の蛇行した金属配線を有
する半導体装置について、上記と同じ条件で熱サイクル
試験を行なった結果、信頼性は900サイクルまで向上
した。ただし、金属配線は同じ一定幅50μmを有し、
蛇行形状は、200μm長さに対し1振幅で、振幅を7
5μmとしている。
【0041】(第3の実施形態) 次に、第3の実施形態について図6を参照しながら説明
する。図6は、本実施形態に係る半導体装置の端部付近
のみを拡大して示す部分断面図である。
【0042】本実施形態における半導体装置全体の構造
は、上記第2の実施形態の半導体装置とほぼ同じであ
り、第2の実施形態と同一の構成要素に対しては図4に
おける符号と同一の符号を付して、その説明を省略す
る。
【0043】図6に示すように、本実施形態の半導体装
置においては、低弾性率層20の端部の側方に低弾性率
層20を取り囲むリング状の2つの凸状低弾性率層20
a,20bがさらに形成されている。この凸状低弾性率
層20a,20bは断面形状が山形に形成されており、
金属配線31は、この凸状低弾性率層20a,20bの
上に形成されることにより、縦方向に蛇行した状態とな
っている。なお、本実施形態では、配線回路シートは設
けていない。
【0044】本実施形態の半導体装置では、上記第2の
実施形態と同様の熱サイクル試験による信頼性の評価を
行なった結果、信頼性は1600サイクルまで向上し
た。
【0045】(第4の実施形態) 次に、第4の実施形態について図7を参照しながら説明
する。図7は、本実施形態に係る半導体装置の端部付近
のみを拡大して示す部分断面図である。
【0046】本実施形態における半導体装置全体の構造
は、上記第1の実施形態の半導体装置とほぼ同じであ
り、第1の実施形態と同一の構成要素に対しては図1に
おける符号と同一の符号を付して、その説明を省略す
る。
【0047】図7に示すように、本実施形態の半導体装
置においては、低弾性率層20の傾斜部に波状の凹凸模
様が設けられており、金属配線31は、この凹凸模様の
ある低弾性率層20の傾斜部の上に形成されることによ
り、縦方向に蛇行した状態となっている。
【0048】このように、低弾性率層20の傾斜部に凹
凸模様を設けることにより、言い換えると凹凸の段差を
徐々に小さくしていくことにより、低弾性率層20と半
導体チップ10上のパッド電極30との間の高低差が小
さくなり、加熱・冷却による配線間の熱応力をさらに軽
減でき、信頼性の向上を図ることが可能となる。
【0049】(第5の実施形態) 次に、第5の実施形態について図8を参照しながら説明
する。図8は、本実施形態に係る半導体装置の中央部付
近のみを拡大して示す部分断面図である。
【0050】本実施形態における半導体装置全体の構造
は、上記第1の実施形態の半導体装置とほぼ同じであ
り、第1の実施形態と同一の構成要素に対しては図1に
おける符号と同一の符号を付して、その説明を省略す
る。
【0051】ここで、本実施形態における半導体装置の
特徴は、低弾性率層20のうち平坦部全体に波状の凹凸
模様が設けられている点である。そして、金属配線31
のうち部分リードを除く部分に凹凸模様が形成されてお
り、金属配線31の大部分がこの凹凸模様の上で縦方向
に蛇行した状態となっている。
【0052】本実施形態の半導体装置について、上記第
1の実施形態と同様の熱サイクル試験による信頼性の評
価を行なった結果、信頼性は1300サイクルまで向上
した。
【0053】次に、本実施形態の半導体装置での製造方
法について、図9(a)〜(e)を参照しながら説明す
る。図9(a)〜(e)は、図8に示す半導体装置の構
造を実現するための製造工程を示す断面図である。
【0054】まず、図9(a)に示すように、半導体チ
ップ10の主面にそれぞれ形成された半導体チップ10
の電極11とパッシベーション膜12との上に、感光性
を有する絶縁材料を塗布して乾燥することにより絶縁材
料膜21を形成する。絶縁材料としては、例えば低弾性
率ポリイミド、エポキシ等のような低弾性率と絶縁性と
を有するポリマーであればよい。ここでは、絶縁材料と
して有機溶剤成分が50wt%含むエポキシ系材料を塗
布し、これを乾燥して使用した。この乾燥工程で、絶縁
材料膜21中の有機溶剤成分が10wt%と減少し、こ
の有機溶剤成分の揮発により、絶縁材料膜21の表面に
波紋状の皺模様(波状の凹凸模様)ができる。
【0055】次に、図9(b)に示すように、乾燥され
た絶縁材料膜21に対して露光と現像とを順次行って、
半導体チップ10の電極11の部分が開口した低弾性率
層20を形成する。この場合において、例えば露光で平
行光ではなく散乱光を使用して、開口部における低弾性
率層20の断面形状を、半導体チップ10の主面に対し
て垂直ではなくテーパー状にして形成する。このときの
絶縁樹脂からなる低弾性率層20の厚みは100μmと
した。
【0056】次に、図9(c)に示すように、半導体チ
ップ10の主面において、真空蒸着法、スパッタリング
法、CVD法又は無電解めっき法によって例えばTi/
Cuからなる金属薄膜層を形成した後に、該金属薄膜層
に対してパターニングを行う。このことによって、半導
体チップ10の主面において、パッド30と金属配線3
1とランド32とからなる所定の配線パターンを形成す
る。配線パターンは、パッド30の数、つまりピン数と
半導体チップ10の面積とを考慮して決められている。
【0057】パターニングは、以下のようにして行う。
金属薄膜層の上に感光性レジストを塗布し、低弾性率層
20の表面にピントを合わせて露光し、露光によって所
定のパターン部以外の感光性レジストを硬化させた後
に、該パターン部の感光性レジストを除去する。このよ
うに、低弾性率層20の表面にピントを合わせて露光す
ることで、低弾性率層20の表面に微細な金属配線(狭
幅部)を形成することが可能となり、また低弾性率層2
0の上の配線ほど微細でなくてもよい低弾性率層20の
端部から半導体チップ10の表面の電極11に至る部分
の金属配線(広幅部)も同時に露光でき、工程を少なく
できる。
【0058】その後、電解めっきを使用して、このパタ
ーン部に例えばCuからなる大きい膜厚を有する金属層
を形成し、その後、感光性レジストを溶融して除去す
る。その後にエッチング液に浸漬して、金属薄膜層を溶
かし、かつ大きい膜厚を有する金属層を残すことによっ
て、所定の配線パターンを形成する。
【0059】なお、全面に金属膜を堆積させ、その上に
レジストを塗布し、フォトリソグラフィー技術を使用し
て所定のパターン部の上にエッチングマスク用レジスト
を形成し、このレジストをマスクとして金属層をエッチ
ングすることにより、配線パターンを形成してもよい。
【0060】次に、図9(d)に示すように、低弾性率
層20の上に感光性ソルダーレジストを塗布した後に、
フォトリソグラフィー技術を使用して、ランド32の部
分のみが露出するようにしてソルダーレジスト50を形
成する。該ソルダーレジスト50によって、配線パター
ンのうちランド32以外の部分であるパッド30と金属
配線31とが、溶融したはんだから保護される。
【0061】次に、図9(e)に示すように、はんだ、
はんだめっきされた銅、ニッケル等からなる金属ボール
40をランド32の上に載置して、金属ボール40とラ
ンド32とを溶融接合する。以上の工程によって、本実
施形態に係る半導体装置を得ることができる。
【0062】本実施形態の半導体装置の製造方法では、
半導体チップ10の表面上の電極11を露出させるため
の低弾性率層20の開口の端部に段差を設けるのではな
く傾斜させて半導体チップ10の表面になめらかにつな
がるように形成することにより、金属配線31を形成し
やすく、また断線しにくい構造を構成することができ
る。
【0063】なお、本実施形態の説明においては、低弾
性率層20を形成するために、感光性を有する絶縁材料
を塗布したが、これに限らず、予めフィルム状に形成さ
れた、感光性を有する絶縁材料を使用してもよい。この
場合には、フィルム状の絶縁材料を半導体チップ10の
上に貼り合わせた後に露光、現像して、半導体チップ1
0の電極11を露出させることができればよい。
【0064】さらに、感光性のない絶縁材料も使用でき
る。この場合には、レーザーやプラズマ等の機械的加
工、又はエッチング等の化学的加工によって、半導体チ
ップ10の電極11を露出させることができる。
【0065】なお、金属薄膜層してTi/Cuを使用し
たが、これに代えてCr、W、Cu、Ni等を使用して
もよい。
【0066】(第5の実施形態の変形形態) 次に、第5の実施形態の半導体装置の製造方法の変形形
態について説明する。本実施形態の半導体装置の構造
は、図8に示す構造と同じであるので説明を省略する。
【0067】本実施形態では、第5の実施形態における
図9(a)に示す工程で、基本的には第5の実施形態に
おける処理と同じ処理を行なうが、本実施形態では、有
機溶剤成分を少なくし、有機溶剤成分の揮発による凹凸
模様の形成は行なわない。
【0068】そして、第5の実施形態における図9
(b)に示す工程で、乾燥された絶縁材料膜21に対し
て露光と現像とを順次行なってパターニングし、エッチ
ング法などにより絶縁材料膜表面に凹凸模様を形成す
る。その後、低弾性率層20を形成し半導体チップ10
の電極11を開口させて露出させる。
【0069】ただし、エッチング法などによる絶縁材料
膜表面への凹凸模様の形成は、半導体チップ10の電極
11を開口させて露出した後に行われてもかまわない。
【0070】なお、この変形形態においても、感光性を
有した絶縁材料は液状である必要はなくフィルム状に予
め形成された材料でも構わない。フィルム状の材料を半
導体チップ上に貼りあわせ、露光、現像することで半導
体チップの電極を露出させることができればよい。
【0071】なお、上記各実施形態における低弾性率層
の厚みは、10〜150μmであることが好ましい。
【0072】
【発明の効果】本発明の半導体装置によれば、半導体装
置の表面上の電極に接続される金属配線に蛇行部を設け
たので、半導体装置の加熱・冷却などによって加わる熱
応力等の応力を蛇行部で吸収することにより、金属配線
の断線を防止することができ、よって、信頼性の高い半
導体装置の提供を図ることができる。
【0073】本発明の半導体装置の製造方法によれば、
半導体装置の製造方法として、半導体チップ上に凹凸模
様を有する絶縁材料膜を形成し、その上に金属配線を形
成するようにしたので、縦方向に蛇行する金属配線を容
易に形成することができ、応力の印加に対する断線の防
止機能の高い金属配線を有する信頼性の高い半導体装置
を形成することができる。
【図面の簡単な説明】
【図1】第1の実施形態における半導体装置の構造をソ
ルダーレジストを部分的に開口して示す斜視図である。
【図2】第1の実施形態における全体的に蛇行している
金属配線を有する半導体装置の低弾性率層の端部と半導
体チップの電極との間の部分を拡大して示す部分斜視図
である。
【図3】第1の実施形態における部分的に蛇行している
金属配線を有する半導体装置の低弾性率層の端部と半導
体チップの電極との間の部分を拡大して示す部分斜視図
である。
【図4】第2の実施形態における配線回路シートを備え
た半導体装置の構造をソルダーレジストを全体的に開口
して示す斜視図である。
【図5】第2の実施形態における半導体装置の低弾性率
層の端部と半導体チップの電極との間の領域を拡大して
示す部分斜視図である。
【図6】第3の実施形態に係る凸状低弾性率層を備えた
半導体装置の部分断面図である。
【図7】第4の実施形態における凹凸模様を有する傾斜
部を有する低弾性率層を備えた半導体装置の部分断面図
である。
【図8】第5の実施形態における表面に凹凸模様が形成
された低弾性率層を備えた半導体装置の部分断面図であ
る。
【図9】第5の実施形態における半導体装置の製造工程
を示す断面図である。
【図10】従来の低弾性率層を備えた半導体装置の断面
図である。
【符号の説明】
10 半導体チップ 11 電極 20 低弾性率層 20a,20b 凸状低弾性率層 30 パッド 31 配線 32 ランド 35 配線回路シート 40 金属ボール 50 ソルダーレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 隈川 隆博 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (56)参考文献 特開 平9−260535(JP,A) 特開 平9−260536(JP,A) 特開 平9−306945(JP,A) 特開 昭63−72143(JP,A) 特開 平9−64049(JP,A) 特開 平9−219463(JP,A) 特開 平11−54649(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 21/60

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面上に電極が配置された半導体チップ
    と、上記半導体チップの上に形成され、上記電極が配置され
    ている領域に開口部を有し、上記開口部の端部におい
    て、その上面から半導体チップの表面に至るくさび状の
    傾斜部を有している絶縁材料層と、 上記半導体チップ上の電極から延び、少なくとも一回蛇
    行した蛇行部を有し、上記絶縁材料層に跨って形成され
    た金属配線とを備えていることを特徴とする半導体装
    置。
  2. 【請求項2】 表面上に電極が配置された半導体チップ
    と、上記半導体チップの上に形成され、上記電極が配置され
    ている領域に開口部を有し、上記開口部の端部から上記
    半導体チップ上の電極に至る領域に少なくとも1つの凸
    状部を有している絶縁材料層と、 上記絶縁材料層の上面から上記凸状部を経て上記半導体
    チップ上の電極まで延び、上記凸状部の表面に沿って縦
    方向に蛇行する蛇行部を有する金属配線とを備えている
    ことを特徴とする半導体装置。
  3. 【請求項3】 請求項1又は2記載の半導体装置におい
    て、 上記絶縁材料層は、低弾性率層であることを特徴とする
    半導体装置。
  4. 【請求項4】 請求項2記載の半導体装置において、 上記絶縁材料層の上に形成され、上記金属配線に接続さ
    れる外部電極端子をさらに備えていることを特徴とする
    半導体装置。
  5. 【請求項5】 請求項2記載の半導体装置において、 上記絶縁材料層は、上記開口部の端部において、その上
    面から半導体チップの表面に至るくさび状の傾斜部を有
    していることを特徴とする半導体装置。
  6. 【請求項6】 電極を有する半導体チップの上に、有機
    溶剤成分を含む絶縁材料により上記絶縁材料膜を形成
    し、この絶縁材料膜を乾燥させることにより、表面に凹
    凸模様を有する絶縁材料膜を形成する第1の工程と、 上記絶縁材料膜をパターニングして、上記電極の上方の
    領域に開口部を形成する第2の工程と、 少なくとも上記絶縁材料膜の上を含む領域に上記半導体
    チップの電極に接続される金属配線を形成する第3の工
    程とを備えていることを特徴とする半導体装置の製造方
    法。
  7. 【請求項7】 電極を有する半導体チップの上に、絶縁
    材料膜を形成する第1の工程と、 上記絶縁材料膜をパターニングして、上記電極の上方に
    開口部を形成する第2の工程と、 上記絶縁材料膜の上面をパターニングして凹凸模様を形
    成する第3の工程と、 少なくとも上記絶縁材料膜の上を含む領域に上記半導体
    チップの電極に接続される金属配線を形成する第4の工
    程とを備えていることを特徴とする半導体装置の製造方
    法。
  8. 【請求項8】 請求項6又は7記載の半導体装置の製造
    方法において、 上記絶縁材料膜は、低弾性率層であることを特徴とする
    半導体装置の製造方法。
JP35882097A 1997-12-26 1997-12-26 半導体装置とその製造方法 Expired - Fee Related JP3313058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35882097A JP3313058B2 (ja) 1997-12-26 1997-12-26 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35882097A JP3313058B2 (ja) 1997-12-26 1997-12-26 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH11191572A JPH11191572A (ja) 1999-07-13
JP3313058B2 true JP3313058B2 (ja) 2002-08-12

Family

ID=18461282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35882097A Expired - Fee Related JP3313058B2 (ja) 1997-12-26 1997-12-26 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3313058B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
US6770547B1 (en) 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
JP3664167B2 (ja) * 2003-03-20 2005-06-22 セイコーエプソン株式会社 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP4124173B2 (ja) * 2003-07-01 2008-07-23 日本電気株式会社 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器
JP4536757B2 (ja) * 2007-08-02 2010-09-01 株式会社フジクラ 半導体パッケージおよび半導体パッケージの製造方法
US11289441B2 (en) * 2019-10-09 2022-03-29 Wolfspeed, Inc. Systems and processes for increasing semiconductor device reliability

Also Published As

Publication number Publication date
JPH11191572A (ja) 1999-07-13

Similar Documents

Publication Publication Date Title
US6313532B1 (en) Semiconductor device and method for manufacturing the same
JP4895054B2 (ja) 電子部品の実装方法
US6512298B2 (en) Semiconductor device and method for producing the same
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP3538029B2 (ja) 半導体装置の製造方法
JP3313058B2 (ja) 半導体装置とその製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3939847B2 (ja) 半導体装置の製造方法
JPH11204678A (ja) 半導体装置及びその製造方法
JP4513973B2 (ja) 半導体装置の製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3520764B2 (ja) 半導体装置およびその製造方法
JP2001077231A (ja) 半導体装置、半導体ウエハ及び半導体装置の製造方法
JP3482121B2 (ja) 半導体装置
JP3957928B2 (ja) 半導体装置およびその製造方法
JP2001007252A (ja) 半導体装置およびその製造方法
KR100501094B1 (ko) 전자부품및반도체장치,및이들의제조방법
JP3458056B2 (ja) 半導体装置およびその実装体
JP4817548B2 (ja) 半導体装置およびその接続構造
KR100763963B1 (ko) 티비지에이 반도체 패키지용 기판과 이의 제조방법
JP2001053184A (ja) 半導体装置及びその製造方法
JP2002057251A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120531

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees