JP3259562B2 - バンプ付き半導体装置の製造方法 - Google Patents
バンプ付き半導体装置の製造方法Info
- Publication number
- JP3259562B2 JP3259562B2 JP01130695A JP1130695A JP3259562B2 JP 3259562 B2 JP3259562 B2 JP 3259562B2 JP 01130695 A JP01130695 A JP 01130695A JP 1130695 A JP1130695 A JP 1130695A JP 3259562 B2 JP3259562 B2 JP 3259562B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- base
- emitter
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
ム基板等へのボンディングのための突起状の電極、いわ
ゆるバンプを有するバンプ付き半導体装置の製造方法に
関する。
続のため、突起状の電極、いわゆるバンプを有する半導
体装置が量産されている。従来のバンプ付き半導体装置
の一例として図4に、n型基板を用いたnpnトランジ
スタチップに半田バンプを形成した例の平面図を示す。
半導体チップ1にフォトエッチング技術を用いたパター
ン形成、酸化、不純物拡散等の工程により、トランジス
タ構造が作り込まれているものとする。3はベース拡散
領域、4はエミッタ拡散領域であり、その上の酸化膜に
電極接続のために設けられたベース開口部5、エミッタ
開口部6が点線で示されている。19はコレクタの電極
接続のための開口部である。そして、これらの開口部上
にAl等の金属を蒸着、パターン形成したAl電極7が
設けられ、チップ1上の周辺部に設けられたパッドに接
続されている。各パッド上には他の基板等に接続するた
めのベースバンプ14、エミッタバンプ15、コレクタ
バンプ20が形成されている。コレクタ開口部19およ
びコレクタバンプ20が二つずつ設けられているのは、
構造的、熱的なバランスを考慮したためであり、場合に
よっては一つでもよい。このトランジスにおいて、nエ
ミッタ拡散領域4から、pベース拡散領域3、n型基板
18の一部を通って、コレクタ電極へと電流が流れるの
で、pベース拡散領域3およびpベース拡散領域3から
コレクタ開口部19までの範囲が活性領域である。
おける断面図である。n型半導基板18の表面層にp型
のベース拡散領域3と、その表面層にn型のエミッタ拡
散領域4が形成されている。半導体基板18の表面上
は、酸化膜2が覆っており、その酸化膜2に開けられた
ベース開口部5、エミッタ開口部6を通じてAl電極7
が接触している。Al電極7の上に、窒化膜からなる表
面保護膜22が覆っておりその保護膜22に開けられた
ベースバンプ用開口部23、エミッタバンプ用開口部2
4に下地金属膜9を介してベースバンプ14、エミッタ
バンプ15が形成されている。
スタの製造方法を説明するための工程順の断面図であ
る。この図に基づき、製造工程を説明する。n型基板1
8にフォトエッチング技術を用いたパターン形成、酸
化、不純物拡散等の工程により、トランジスタの接合構
造が作り込まれるまでの工程は良く知られているので省
略する。そのような半導体基板18上の酸化膜2に、フ
ォトエッチング技術により、ベース開口部5、エミッタ
開口部6を設ける、次に、Al膜を全面に堆積し、所定
の形状にパターン形成し、Al電極7を設ける。その上
全面にCVD法による窒化膜の表面保護膜22を被着
し、ベースバンプ用開口部23、エミッタバンプ用開口
部24を設ける〔図6(a)〕。
する〔図6(b)〕。バンプ下地金属層9としては、A
l電極7と密着性のよい、Ti、Ti−W、Cr、W等
を蒸着又はスパッタで被着し、その上に柔らかくて延性
のあるCu、Pd、Au、Agなどを付けるのが普通で
ある。半田でバンプ電極を作る時には、更にNi等のS
nバリア層を形成して、3層以上の多層構造とする。
ンプ電極形成用マスクでパターニングし、続いて電解メ
ッキ法でバンプ電極12を形成する〔図6(c)〕。こ
の時、同様にパターニングしたフォトレジスト10をマ
スクにした蒸着法を行い、フォトレジスト10およびそ
の上の金属膜を除去するリフトオフ法を使用しても良
い。
を除去し、必要に応じてフォトエッチング処理で電解メ
ッキ時に被着したバンプ下地金属膜9の不要部分をエッ
チング除去し、各々の電極を電気的に分離後、トンネル
炉で加熱溶融してバンプ形状を整え、ベースバンプ1
4、エミッタバンプ15および図示されないコレクタバ
ンプを完成する〔図6(d)〕。
従来の半導体装置においては、ボンディングの容易さを
優先して半導体チップの周辺部分にボンディング用のパ
ッドを設けていた。そして、そのパッドにボンディング
用のバンプを形成するのが普通であった。しかし、その
ため、ボンディングパッドの面積が必要であり、半導体
チップはその分だけ大きくせざるを得なかった。
できるだけ縮小し、よって安価な半導体装置を提供する
ことを目的とする。
め、本発明のバンプ付き半導体装置の製造方法は、半導
体基板の電流が流れる活性領域上のバンプ形成部位に、
活性領域に接続される電極全面を覆わないようにポリイ
ミド樹脂を滴下形成するものとする。そして、上記の半
導体装置の製造方法において、前記電極がAl電極であ
るものとする。
性領域上のバンプ形成部位に、活性領域に接続される電
極全面を覆わないようにポリイミド樹脂を滴下形成する
ことによって、工程が簡単にしかも確実にできる。
いて、前記活性領域に接続される電極がAl電極である
場合には、Al電極を腐食する恐れがない。また、ポリ
イミド樹脂であることで、Alおよび半田の熱膨張係数
に近い熱膨張係数をもつため、熱ストレスに対して強い
構造となる。
について説明する。図2は、本発明を実施した簡単な半
導体装置の例として、n型基板に形成したnpnトラン
ジスタの平面図である。半導体チップ1にフォトエッチ
ング技術を用いたパターン形成、酸化、不純物拡散等の
工程により、トランジスタの構造が作り込まれているも
のとする。3はpベース拡散領域、4はnエミッタ拡散
領域である。チップの表面を覆う酸化膜にそれぞれ電極
接続のためのベース開口部5、エミッタ開口部6が設け
られている。19はコレクタの電極接続のためのコレク
タ開口部である。このトランジスにおいて、nエミッタ
拡散領域4から、pベース拡散領域3、n型基板18の
一部を通って、コレクタ電極へと電流が流れるので、p
ベース拡散領域3およびpベース拡散領域3からコレク
タ開口部19までの範囲が活性領域である。そして、こ
れらの開口部上にAl等の金属を蒸着、パターン形成し
た電極7が設けられ、それらの電極上にポリイミド樹脂
からなる絶縁膜8を介して他の基板等に接続するための
ベースバンプ14、エミッタバンプ15、コレクタバン
プ20が形成されている。このポリイミド樹脂として
は、例えば信越化学(株)製のKJR−651を用い
た。図2の構成とすれば、従来のように半導体チップの
周辺部にパッドを形成する必要が無く、その分だけ半導
体チップを縮小できる。例えば、400μm角のパッド
を省略した結果、4mm角のチップが3.2mm角にで
き、面積で40%近い縮小が可能になった。
おける断面図である。n型半導体基板18の表面層にp
型のベース拡散領域3と、その表面層にn型のエミッタ
拡散領域4が形成されている。半導体基板18の表面上
は、酸化膜2が覆っており、その酸化膜2にあけられた
ベース開口部5、エミッタ開口部6を通じてAl電極7
が接触している。Al電極7の上に、ポリイミドの絶縁
膜8があり、その絶縁膜8上に下地金属膜9を介して半
田からなるベースバンプ14、エミッタバンプ15が形
成されている。Al電極7とベースバンプ14、エミッ
タバンプ15とはそれぞれベースコンタクト部16、エ
ミッタコンタクト部17で接触している。ヤング率が約
2000Paと柔らかいポリイミド樹脂の絶縁膜8の上
に、Ti、Cu、および半田があって、半田接合前も、
また後にも上方からの衝撃に強い構造となっている。
i、バンプ14、15の半田の熱膨張係数は、それぞ
れ、2.9×10-5、5.0×10-5、8.4×1
0-6、2.0×10-5/℃で極めて近い値なので、密着
性も良く且つサーマルストレスに強い構造になっていて
信頼性も高い。また、バンプ14、15、20が、半導
体装置の活性領域の直上に配置されているので、活性領
域で発生する熱の放散を有効に行うという効果も得ら
れ、電流容量の増大が図れる。
スタの製造方法を説明するための工程順の断面図であ
る。この図に基づき、工程を説明する。n型基板18に
フォトエッチング技術を用いたパターン形成、酸化、不
純物拡散等の工程により、トランジスタの接合構造を作
り、更に酸化膜2を全面に被着し、ベース拡散領域3、
エミッタ拡散領域4の上の酸化膜2に、それぞれベース
開口部5、エミッタ開口部6を設け、Al電極7を設け
る所までは従来の製造方法と同じでよい。次に、ポリイ
ミド樹脂をバンプ電極を形成したい部位に選択的に滴下
し、絶縁膜8を設ける〔図3(a)〕。このときAl電
極7の上全部には滴下せず、一部残すことが必要であ
る。
と同じく下地と密着性の良いTiを蒸着法により被着す
る〔図3(b)〕。全面に被着してもよいし、フォトエ
ッチング技術を用いて部分的に被着しても良い。但し、
前の工程で絶縁膜8を滴下せずに残したAl電極7上に
も被着して、ベースコンタクト部16、エミッタコンタ
クト部17、図示していないがコレクタコンタクト部を
形成する。下地金属層9としてはTiの他に、Ti−
W、Cr、Wでもよく、またその被着方法としては、ス
パッタでもよい。その上に柔らかくて延性のあるCuを
蒸着する。Cuの代わりに、Pd、Au、Agなどでも
よい。更に半田でバンプ電極を作るため、Snバリア層
となるNiを蒸着し、3層の多層構造とする。
プ電極形成用マスクにパターニングして、ベースバンプ
用開口部23、エミッタバンプ用開口部24及び図示し
ていないがコレクタバンプ用開口部を設ける〔図3
(c)〕。続いて半田の電解メッキ法でバンプ電極12
を形成する。この時、同様にパターニングしたフォトレ
ジスト10をマスクにした蒸着法を行い、フォトレジス
ト10およびその上の金属膜を除去するリフトオフ法を
使用しても良い。
要に応じてフォトエッチング技術を用いて電解メッキ時
に被着したバンプ下地金属膜9の不要部分をエッチング
除去し、各々の電極を電気的に分離した後、トンネル炉
で加熱溶融してバンプ形状を整え、ベースバンプ14と
エミッタバンプ15とを形成する〔図3(d)〕。先の
ポリイミド樹脂はこの半田溶融のための熱処理に十分耐
える耐熱性を有している。
全面に塗布し、フォトエッチングで絶縁膜8の所定パタ
ーンを得ることもできる。しかし、エッチャントには、
通常強いアルカリ性の溶液を使用するため、露出部のA
l電極7がエッチングされてしまう。本法では、必要部
に選択的に滴下して、絶縁膜8を設けるのでAl電極7
を腐食する恐れもない。また、従来の窒化膜からなる保
護膜も不要となり、工数、コスト面でもメリットが見出
される。
有する集積回路にも適用できることは勿論である。
付き半導体装置の製造方法においては、外部応力に強
く、電流容量が大きい半導体装置を、工数が簡単にしか
も確実にできるものである。
体装置の断面図
(d)の順に示した断面図
(d)の順に示した断面図
Claims (2)
- 【請求項1】半導体基板の電流が流れる活性領域上のバ
ンプ形成部位に、活性領域に接続される電極全面を覆わ
ないようにポリイミド樹脂を滴下形成することを特徴と
するバンプ付き半導体装置の製造方法。 - 【請求項2】前記電極がAl電極であることを特徴とす
る請求項2に記載のバンプ付き半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01130695A JP3259562B2 (ja) | 1995-01-27 | 1995-01-27 | バンプ付き半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01130695A JP3259562B2 (ja) | 1995-01-27 | 1995-01-27 | バンプ付き半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08203906A JPH08203906A (ja) | 1996-08-09 |
JP3259562B2 true JP3259562B2 (ja) | 2002-02-25 |
Family
ID=11774329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01130695A Expired - Fee Related JP3259562B2 (ja) | 1995-01-27 | 1995-01-27 | バンプ付き半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3259562B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW459323B (en) * | 1996-12-04 | 2001-10-11 | Seiko Epson Corp | Manufacturing method for semiconductor device |
JP4513973B2 (ja) * | 1996-12-04 | 2010-07-28 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
TW480636B (en) * | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
KR100563585B1 (ko) | 1997-03-10 | 2006-03-22 | 세이코 엡슨 가부시키가이샤 | 전자 부품과 반도체 장치 및 이들의 제조 방법과 이들을실장한 회로 기판 및 이 회로 기판을 가지는 전자 기기 |
JP4330919B2 (ja) * | 1997-03-14 | 2009-09-16 | 株式会社東芝 | マイクロ波集積回路素子 |
JP3335575B2 (ja) | 1997-06-06 | 2002-10-21 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
-
1995
- 1995-01-27 JP JP01130695A patent/JP3259562B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08203906A (ja) | 1996-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5059553A (en) | Metal bump for a thermal compression bond and method for making same | |
US20030119297A1 (en) | Metal redistribution layer having solderable pads and wire bondable pads | |
JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
JP3481415B2 (ja) | 半導体装置及びその製造方法 | |
JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
JP2000150518A (ja) | 半導体装置の製造方法 | |
JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
US5053851A (en) | Metal bump for a thermal compression bond and method for making same | |
JP2514291B2 (ja) | 半導体回路装置の製造方法 | |
JP2001176966A (ja) | 半導体装置 | |
JP3087819B2 (ja) | はんだバンプ実装用端子電極形成方法 | |
JPS6322464B2 (ja) | ||
JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH03218644A (ja) | 回路基板の接続構造 | |
JPH0373535A (ja) | 半導体装置およびその製造方法 | |
JP2734585B2 (ja) | 半導体装置の製造方法 | |
JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
JPH05299420A (ja) | 半導体装置 | |
JPH03295242A (ja) | 半導体装置 | |
JPH07201865A (ja) | バンプを備えた半導体装置 | |
JP3308105B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JPH09172019A (ja) | 下地電極の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |