TW318954B - - Google Patents

Download PDF

Info

Publication number
TW318954B
TW318954B TW085107869A TW85107869A TW318954B TW 318954 B TW318954 B TW 318954B TW 085107869 A TW085107869 A TW 085107869A TW 85107869 A TW85107869 A TW 85107869A TW 318954 B TW318954 B TW 318954B
Authority
TW
Taiwan
Prior art keywords
fuse
item
patent application
link
energy
Prior art date
Application number
TW085107869A
Other languages
English (en)
Original Assignee
Siemens Ag
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag, Ibm filed Critical Siemens Ag
Application granted granted Critical
Publication of TW318954B publication Critical patent/TW318954B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

經濟部中央橾準局貞工消費合作社印製 318954 A7 _B7_ 五、發明説明(') 發明領城 本發明與積體電路元件中所用的熔绦元件有闞,尤指 —種K雷射熔斷之熔絲鐽路之構造。 發明昔暑 , 在翬石積體電路(1C)之設計中例行使用熔絲,尤其是 在記憶體裝置中作為改變其中所含電路结構之元件。因 此,記憶體通常構建成具有程控的能力,其中熔絲選擇 性地Μ雷射光束「燒斷j 。 而且眾所週知的是隨機存取記憶體(RAM)設計成具有 多餘重複的部分.含有備份的行或列,甚或完全功能的 陣列,當其中任一備份元件失效時故障的行、列等以 一對應元件取代。阻斷與啟動備份元件之達成方式是將 熔絲策略性地遍設於1C中,當需要時最好Μ雷射光束燒 斷(即熔斷)。 此外,熔絲之雷射去除(修整)技術已廣泛使用於記憶 體與埋輯1C之製造工業中,作為一種有效改進功能性良 率之方式,並降低研發週期。但熔絲燒斷率與熔絲可靠 度在大多数傳統熔絲設計中已經產生問題。 熔絲元件例行以鋁、銅、多晶矽、矽化物或任何高導 電性金屬或合金製成。通常,一導線兩端Μ —頸部接合 ,頸部的寬度比起導線甚小,於是弄斷連接所需能量較 小。本行業者將完全瞭解許多此種熔絲可並排置放,因 此,因弄斷其中一熔絲所需能量甚小,所.从傷及郯置熔 絲的可能性較小。 -3- 本紙張尺度遑用中國國家橾準(CNS ) Μ規名· ( 210Χ297公釐) (請先Μ-讀背&·之注意事項再填寫本頁) 裝. 訂 A7 318954 B7 五、發明説明(> ) (請先盹讀背面之注意事項再填寫本頁) 此種熔絲元件之各種構造均已經有所記述。在授予 Shiozaki等人的美國專利第4682204號中,一種比方說 K多晶矽製備的熔躲元件沈積於一絕緣基材上,連接部 位在熔絲鐽路兩端一體形成,各連接部位含有許多階梯 _式區段,與絕緣基材上形成的對應階梯式區段接觸。Μ 此方式,藉增加連接部位的熱容量,熔絲鏈路只需較小 的區域,因而減少熔絲構造所需的整體表面。 在授予Nicholay之美國專利第4198744號中所述之另 —實例中,一種空浮式熔絲元件在可熔性材料形成後形 成,其在基材上沈積一絕緣層,在絕緣層上為一第一金 鼷層,其中選擇性地移除該材料^形成具一頸部之熔絲 元件。此種處理之明顯優點為降低了熔絲鐽路的熱導率 ,於是減少了將其燒斷所需的能量。 在授予Usuda等人之美國專利第5321300號中所述之又 一莨例中,一雷射斷開的熔絲在一中間層絕緣膜上形成 。熔絲鐽路下方的中間層膜中設置一多晶矽製成的加熱 構件,將此加熱構件置於一電場絕緣的區域,此構件吸 收雷射光束之能量而產生熱量,並加熱燒斷熔絲鐽路。 經濟部中央樣準局員工消費合作社印製 除了熔絲鐽路的尺寸最佳化以降低燒斷熔絲所需的能 量外,已發琨相當有利的是將一屏蔽板置於熔絲構造下 Μ避免傷及鄰近的I C區域。 此種配置在授予KonoshUa等人的美國專利第5279984 號中有所說明,其中至少一部分屏蔽板直接置於熔絲元 件下面,必須妥適留心K確保該電場屏蔽板不會短路, -4- 本紙張尺度適用中國國家標準(CNS ) A4現格(2丨0 X 297公釐) A7 B7 經濟部中央樣隼局貝工消费合作杜印装 五、· 發明説明 ) 1 1 即 使 當 雷 射 光 束 照 射 切 斷 熔 絲 鐽 路 時 有 所 偏 差 亦 然 〇 1 1 Ko Π 0 s h i t a 所 述 之 屏 蔽 板 最 好 以 多 晶 矽 或 相 等 材 料 製 成 1 I 1 其 特 性 是 可 吸 收 大 部 分 雷 射 所 產 生 的 能 量 〇 本 行 業 者 請 1 I 將 完 全 瞭 解 除 了 在 熔 絲 下 方 放 置 屏 蔽 而 獲 得 屏 蔽 性 質 先 閲 1 I 讀 1 I 外 其 更 大 有 利 之 處 是 降 低 了 燒 斷 熔 絲 所 需 的 雷 射 能 量 背 面· 1 1 之 f 使 對 1C 内 其 他 元 件 所 可 能 造 成 的 潛 在 傷 害 減 至 最 小 〇 注 意 1 1 參 考 圖 1 9 示 出 —. 傳 統 熔 絲 構 造 之 俯 視 ren 圖 • 一 導 線 10 事 項 I 再 1 之 兩 端 分 別 接 附 於 熔 絲 鏈 路 20 t 並 且 示 出 雷 射 點 15之 填 寫 本 裝 最 佳 位 置 0 雷 射 所 傳 送 的 能 量 在 該 點 所 圍 之 區 域 中 損 失 頁 ! 1 了 » 全 部 能 量 僅 — 部 分 由 熔 絲 鐽 路 20吸 收 〇 结 果 9 切 斷 1 1 熔 絲 的 能 量 比 起 若 將 大 部 分 能 量 多’ 少 往 熔 絲 鐽 路 集 中 所 1 I 需 之 能 量 要 高 得 多 〇 1 1 訂 1 圖 1 並 繪 出 — 與 單 個 脈 衝 雷 射 交 互 作 用 之 傳 統 熔 絲 設 計 0 通 常 一 直 線 熔 絲 鏈 路 20排 成 — 排 熔 絲 〇 在 特 殊 的 情 | ’ 況 下 » 在 兩 相 鄰 熔 絲 間 插 入 一 假 熔 絲 18M 達 成 較 佳 的 平 1 1 面 化 0 假 熔 絲 18 一 般 置 於 兩 有 效 熔 絲 間 開 放 空 間 之 中 央 1 丄 » 假 熔 絲 不 過 是 熔 絲 排 内 — 段 内 連 缠 而 已 9 但 與 熔 絲 排 » , · | 中 其 他 熔 絲 電 性 分 隔 〇 不 論 熔 絲 為 有 效 或 為 假 9 傳 統 熔 1 1 絲 設 計 通 常 未 達 成 其 企 求 的 百 的 * 即 達 成 最 佳 的 熔 絲 m 1 1 斷 效 率 〇 雷 射 能 量 分 佈 可 用 一 Ga U S si an 分 佈 或 一 矩 形 空 1 I 間 分 佈 說 明 0 事 實 上 1 一 傳 统 熔 絲 通 常 僅 佔 有 雷 射 所 覆 1 1 蓋 面 積 的 三 分 之 一 K 下 〇 一 般 之 圓 形 雷 射 15 覆 蓋 熔 絲 鏈 1 I 路 約 30¾ 的 面 積 > 即 使 高 度 相 干 性 之 雷. 射 光 束 » 仍 需 1 1 雷 射 脈 衝 能 量 的 三 分 之 二 上 才 能 將 充 分 能 量 送 人 有 效 1 1 -5 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 318954 B7 經濟部中央樣準局貝工消費合作社印製 五、發明説明卜 ) 1 1 熔 絲 中 將 其 燒 斷 0 更 明 確 地 說 f 約70¾ 的 雷 射 能 量 傳 送 1 1 到 或 反 射 到 熔絲鏈路20所未 覆 蓋 的 區 域 〇 即 使 熔 絲 鐽 路 1 I 所 覆 蓋 的 其 餘30% 的 區 域 t 由 於 多 層 之 干 擾 效 應 > 仍 有 請 1 I 20 -60¾ 的能量或反射或傳出 =於是, 僅全部能量的1 2 先 閲- 1 I 讀 1 f -24¾實際用 於 切 斷 熔 絲 〇 结 果 1 很 容 易 在 熔 絲 未 覆 蓋 的 背 面. 1 I 之 區 域 產 生 對 基 材 的 實 質 傷 害 9 這 是 由 於 高 吸 收 率 與 所 傳 注 意 1 I 雷射的高百分 比 t 以 及 切 斷 熔 絲 鐽 路 所 需 的 高 額 雷 射 能 事 項 1 I 再 量 所 造 成 的 〇 填 裝 用 寫 本 本 行 業 者 將 完 全 瞭 解 熔 絲 寬 度 不 能 任 意 增 加 〇 所 材 頁 1 f 料 與 達 成 熔 絲 鏈 路 蒸 發 所 費 能 量 之 間 的 一 致性必須維 1 1 持 〇 很 明 顯 » 一 過 寬 之 鐽 路 可 能 需* 要 過 高 的 能 量 » 因 而 1 I 可 能 傷 及 形 成 I C的其餘元件 〇 另 一 方 面 • 能 量 太 少 可 能 I 1 訂 不 足 Κ 馍 斷 鏈 路 Μ 及 破 壞 氧 化 物 保 護 層 〇 1 明 冃 的 因 此 本 發 明 之 一 巨 的 在 提 供 一 種 熔 絲 構 造 > 具 有 最 佳 1 幾 何 形 狀 的 熔 絲 鐽 路 t Μ 使 切 斷 熔 絲 所 需 的 能 量 最 少 0 1 1 另 — 巨 的 在 將 一 反 射 器 置 於 熔 絲 鐽 路 下 方 9 能 厂 反 射」 I 雷 射 能 量 一 相 當 大 的 部 分 0 1 1 又 一 巨 的 在 提 供 一 種 熔 絲 元 件 9 具 有 一 厂 圖 型 式 J 設 1 1 計 以 改 進 雷 射 的 吸 收 效 率 〇 1 I 再 一 巨 的 為 含 有 一 厂 圖 型 式 J 反 射 器 9 其 可 Μ C Μ Μ化 1 1 學 •t»K 械 拋 光 )產生, 且可將反射光束聚焦, 因而改進熔 1 | 絲 效 率 1 | 遷 有 一 巨 的 為 在 反 射 構 造 中 引 入 一 輕 微 曲 度 t 使 其 更 1 1 -6 1 1 1 1 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X29*7公釐) 經濟部中央橾準局貝工消費合作社印製 A7 B7 五、發明説明(r ) 能容忍雷射的餳差,並協助將雷射之反射直接集中到熔 絲鏈路上。 尚有一目的為將記憶體中所用熔絲元件之幾何形狀與 構造最佳化,包括SRAMs與DRAMs,尤其是16Mb與64Mb之 -DRAMs ° 链明澳沭 M —種具有最佳幾何形狀之熔絲構造以及使燒斷熔絲 所需雷射能量最小而克腋前述問題,實現本發明之目的。 根據本發明,在一半導體基材上沈積的一絕緣層上形 成的具有互連線之積體電路中,其中半導體基材在各元 件間設置了連接線,各元件則與該''積體電路一體形成, 其中提供一種熔絲構造,能Μ雷射光束程控,包含:一 可熔斷之長形金靥熔絲鐽路連接一互連線之兩段;各指 狀物與熔絲鏈路一體形成並與熔絲鐽路共平面而横向伸 展,用Μ吸收雷射光束所發出的能量;及一反射板置於 該熔絲鐽路下方,用Μ反射雷射光束所產生之能量回到 熔絲鏈路,其中各指狀物與反射板使燒斷熔絲構造所需 之雷射光束發出之能量降低。 簡要地說,本發明之熔絲構造其特徵為:雷射能量吸 收率因一預定的雷射能量之空間分佈而達至最大,於是 ,雷射點所覆蓋的熔絲材料量(指其厚度與面積)達至最 大。而且,熔絲材料量絕不多於Μ傳統雷射能量(一般 為0.3/uj至1.2uj的一分數)所能蒸發之量。 此外,熔絲材料侷眼於一特定位置而能容許雷射偏差 -7- 本紙張尺度逋用中國國家標準(CNS ) A4说格(210X 297公釐) (請先恥讀背·面之注意事項再填寫本頁) 裝· 訂 318954 A7 _B7_ 五、發明説明(& ) (约1 u m )。最後,將熔絲材料分佈成能確實維持IC元件 内之平面性。 圃式:賭沭 本發明由下列詳述结合圖式將更加完全瞭解與體認, _圖式中: 圖1示出已注技術熔絲元件之圖形; 圖2a-2d為根據本發明之熔絲構造圖,其中示出熔絲 鐽路具有長短指狀物從熔絲鏈路主體突出; 圖3a-3b示出本發明另一茛例,其中假熔絲加入熔絲 鏈路; 圖4為根據本發明熔绦構造之S剖面圖,其中一反射 構造置於熔絲鰱路下方;Μ及 圖5示出一種熔絲鏈路之横剖面,具有一彎曲的反射 屏蔽,Μ直接將反射的雷射光束集中於熔絲鐽路上。 链明譁沭 經濟部中央標準局貝工消費合作社印製 ^ϋ· ^^1 ! I n 1^1 m 11-- 1^1 t 03-* (請先閲讀背面之注意事項再填寫本頁) 參考圖2a-2cl示出一種具有所需特性之熔絲構造。一 熔絲鏈路具有一窄頚部24,並修改成含有一糸列指狀物 12(或翼片),由熔絲頸部突出。這些指狀物容許較高的 能量吸收,比圖1所示之傳統溶絲鐽路所提供之能量為 高。主掌指狀物長度之主要需求是其得滿足由雷射偏差 容忍度與任何處理平面化基本規則所制定的需求,因此 可Μ使用長短指狀物之組合(分別是1 2與1 6 )。此外,考 慮雷射空間能量分佈而具有一最佳化的雷射吸收更是有 利0 -8 - 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) A7 _B7_ 五、發明説明(7 ) 因此指狀物間的空間僅可能設定成接近雷射波長極為 重要,此可使所傳送的雷射光束產生繞射,因此使指狀 物壁能吸收更多能量,並降低指狀物間所傳送的能量, 因為這是傷及基材的一涸重要的根源。中間的較窄片帶 之長度與寬度為使其更有效率地作剔除處理。不用傳统 熔线設計所產生的蕈一熔斷點,而用兩涸、三個甚或多 個熔斷.點(或副熔斷點)可用單一雷射脈衝有效燒斷。目 的則在增加對單一熔斷點之多重配置。而且,燒斷熔絲 之整體電阻增加,因為產生了一系列之多個電狙器。 本發明另一實例示於圖3 ,將兩個K上的假熔絲25之 窄片置於有效熔絲附近,指狀物(Ϊ2與16)作為與前述之 栢同目的使用,假熔絲25為電性浮動的,於是即使當做 假熔絲因雷射偏差而意外燒斷,可預見對有效熔絲的影 響最小。因此,若有需要,採用假熔絲可容忍較大的雷 射偏差。 本文所說明的實例已知可達成雷射能量的較為有效的 分佈,而且為雷射能量的更有效散射以及熔絲側壁上吸 收率之增加而鋪路。在熔絲構造内引入多重配置,於是 Μ單一雷射之爆發能量而達成許多熔斷點或副熔斷點。 經濟部中央樣準局貝工消費合作社印装 (請先咚讀背面之注意事項再填寫本頁) 現在參考圃4 ,示出一在熔絲鏈路下方的反射構造30 。此反射構造之形狀為圓形、板狀或栅狀,使用熔絲鏈 路下方的前一層構建。平板最好Μ —導電材料如鋁或任 何反射材料製成,且用反應性離子蝕刻(R.IE)、化學機 械式拋光(C Μ Ρ )或削除處理而圖型化。對垂直反射建議 -9 - 本紙張尺度適用中國國家揉準(CNS ) Α4規格(210Χ297公釐) A7 _B7_ 五、發明説明(?) 使用一大的平板。 另一反射構造之實例示於圖5 ,板30具有曲度,K完 全利用雷射光束之聚焦效果。可用CMP之鋁再流動法或 _ M C Μ P之鋁準直法而得到此一曲度。此曲度的聚焦效果 不但改善了熔絲鐽路的吸收,而且作為一自我配向的特 性作用,而能處理偏差問題。本行業者將很容易瞭解可 用其他的圖型化反射構造取代而改進雷射吸收率、在1C 内屏蔽各元件並改進雷射光束的聚焦效率。 雖然本發明已經特別參考幾個實例示出並加以說明, 但本行專家將瞭解其中可作出各ά形式上與细節上的變 化,卻不偏離本發明之精神與範圍。 I-----^--h--< 袭------ (請先閲请觉面之注意事項再填寫本頁) 經濟部中央樣準局貝工消费合作社印裝 -1 0- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)

Claims (1)

  1. A8 B8 C8 D8 經濟部中央橾準局員工消費合作社印裝 第 8510786S 號 「在積體電路装置中用於有效雷射燒斷之熔 I 絲 元 件 J 專 利 案 (86 年 2 月 修 正 ) 1 甲 請 專 利 範 圍 I 1 . 一 種 可 由 雷 射 光 束 程 控 的 熔 絲 構 造 9 在 一 半 導 體 基 材 1 上 沈 積 的 絕 緣 層 上 形 成 互 連 績 之 積 體 電 路 中 提 供 與 積 1 1 體 電 路 一 體 形 成 之 元 件 間 的 連 接 t 包 含 請 1 先 1 一 連 接 互 連 線 之 兩 段 的 可 熔 斷 長 形 金 靥 熔 絲 鏈 路 < 閲 1 Κ 及 •Λ 背 »6 i 1 之 1 至 少 — 指 狀 物 * 與 該 熔 絲 鐽 路 —— 體 形 成 且 共 平 面 t 注 意 I 並 從 該 熔 絲 鏈 路 横 向 伸 展 1 用 Μ 吸 收 雷 射 光 束 所 發 出 事 項 1 1 之 能 量 t 並 降 低 燒 斷 熔 m 構 造 所 需 的 雷 射 能 量 〇 再 填 寫 本 JL 2 . 如 申 請 專 利 範 園 第 1 項 之 熔 絲 構 造 9 其 中 該 許 多 指 狀 頁 1 I 物 將 該 熔 絲 鍵 路 分 成 許 多 熔 絲 鏈 路 節 段 0 1 3 . 如 申 請 專 利 範 圍 第 2 項 之 熔 絲 m 造 9 其 中 至 少 該 等 熔. 1 1 絲 鐽 路 節 段 其 中 之 — 之 寬 度 比 該 熔 絲 鐽 路 之 寬 度 為 1 訂 4 . 如 請 專 利 範 圍 第 1 項 之 熔 絲 構 造 > 其 中 該 至 少 . 指 1 狀 物 在 垂 直 於 該 熔 絲 鏈 路 的 方 向 上 伸 展 〇 - 1 5 . 如 申 請 專 利 範 圍 第 1 項 之 熔 絲 構 造 9 並 含 至 少 一 假 熔 | 絲 鏈 路 » 位 置 緊 鄰 該 熔 絲 鏈 路 » 但 與 該 熔 絲 鏈 路 電 性 1 1 隔 離 0 I 6 . 如 申 請 專 利 範 圍 第 1 項 之 熔 絲 構 造 9 並 含 一 反 射 板 » 1 1 位 於 該 熔 絲 m 路 下 方 用 Μ 反 射 該 雷 射 光 束 所 提 供 的 1 1 能 量 〇 1 1 7 . 如 甲 請 專 利 範 圍 第 1 項 之 熔 絲 構 造 I 其 中 該 熔 絲 鐽 路 1 1 與 該 至 少 一 指 狀 物 均 Μ — 高 導 電 性 金 靥 製 成 〇 1 1 8 . 如 甲 請 專 利 範 圍 第 7 項 之 熔 絲 構 造 , 其 中 該 高 等 電 性 - 1 I 金 靥 白 鋁 Λ 飼 、 多 晶 矽 矽 化 物 及 其 等 之 合 金 中 選 出0 1 1 -1 1 - 1 1 1 ! 本紙張尺度逋用中國國家標準(CNS ) A4说格(210 X 297公釐) A8 B8 C8 D8 六、申請專利範圍 9. 一種可由雷射光束程控的熔絲構造,在一半導體基材 上沈積的絕緣層上形成互埋線之積體電路中,提供與 積體電路一體形成之元件間的連接,包含: 一連接互連線之兩段的可熔斷長形金屬熔絲鍵路; 許多指狀物,與該熔絲鏈路一體形成且共平面,各 指狀物自該熔絲鏈路横向伸展,用Μ吸收雷射光束所 發出之能量;>乂及 一反射板,位於該熔絲鐽路下方,用以將雷射光束 所提供的能量反射回到該熔絲鐽路,其中 該等指·狀物與該反射板將燒斷熔絲構造所需之雷射 光束發出之能量降低。 * 10. 如申請專利範圍第9項之熔絲構造,其中該許多指 狀物將該熔絲鐽路分成許多熔絲鐽路節段。 ' 11. 如申請專利範圍第9項之熔絲構造,其中至少該等 熔絲鍵路節段其中之一之寬度比該熔絲鍵路之寬度為 窄 〇 12. 如申請專利範圍第9項之熔絲構造,其中該至少一 指狀物在垂直於該熔絲鏈路的方向上伸展。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 13. 如申請專利範圍第9項之熔絲構造,並含至少一假 熔絲鐽路.位置緊鄰該熔絲鐽路,但與該熔絲鏈路電 性隔雜。 14. 如申請專利範圍第9項之熔絲構造,其中該熔絲鏈 路與該至少一指狀物均以一高導電性金.鼷製成。 15. 如申請專利範圍第14項之熔絲構造,其中該高導電 -12- 本紙張尺度適用十國國家標準(CNS ) Α4規格(210X297公釐) 318954 I D8 々、申請專利範圍 性金屬自鋁、飼、多晶矽、矽化物及其等之合金中選 出。 16. 如申請專利範圍第9項之熔絲構造,其中該反射板 為一凹形上表面,可將反射光束聚焦於該熔絲鐽路中。 17. 如申請專利範圃第9項之熔絲構造,其中該反射板 為一平板。 18. 如申讅專利範圍第9項之熔絲構造,其中該反射板 使用化學機械式拋光程序製成。 19. 如申請專利範圍第9項之熔絲構造,其中該反射板 使用反應性離子蝕刻程序製成。 20. 如申請專利範園第9項之熔絲*構造,其中該反射板 使用削除程序製成。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(2i〇X297公釐)
TW085107869A 1995-06-07 1996-06-29 TW318954B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/477,061 US5619460A (en) 1995-06-07 1995-06-07 Method of testing a random access memory

Publications (1)

Publication Number Publication Date
TW318954B true TW318954B (zh) 1997-11-01

Family

ID=23894361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085107869A TW318954B (zh) 1995-06-07 1996-06-29

Country Status (5)

Country Link
US (1) US5619460A (zh)
EP (1) EP0747906B1 (zh)
JP (1) JP3251851B2 (zh)
DE (1) DE69618857T2 (zh)
TW (1) TW318954B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115966B2 (en) 2002-10-29 2006-10-03 Renesas Technology Corp. Semiconductor device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212420B1 (ko) * 1995-09-25 1999-08-02 김영환 테스트회로를 내장한 캐쉬 스태틱램
KR0170271B1 (ko) * 1995-12-30 1999-03-30 김광호 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
EP0884735B1 (en) * 1997-05-30 2004-03-17 Fujitsu Limited Semiconductor memory device capable of multiple word-line selection and method of testing same
US5848008A (en) * 1997-09-25 1998-12-08 Siemens Aktiengesellschaft Floating bitline test mode with digitally controllable bitline equalizers
US6061285A (en) * 1999-11-10 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of executing earlier command operation in test mode
KR100338776B1 (ko) * 2000-07-11 2002-05-31 윤종용 멀티 로우 어드레스 테스트 가능한 반도체 메모리 장치 및그 테스트 방법
JP2002074991A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd メモリを有する半導体装置
TW546664B (en) * 2001-01-17 2003-08-11 Toshiba Corp Semiconductor storage device formed to optimize test technique and redundancy technology
US6407953B1 (en) 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US6552937B2 (en) 2001-03-28 2003-04-22 Micron Technology, Inc. Memory device having programmable column segmentation to increase flexibility in bit repair
JP4808856B2 (ja) 2001-04-06 2011-11-02 富士通セミコンダクター株式会社 半導体記憶装置
US6768685B1 (en) 2001-11-16 2004-07-27 Mtrix Semiconductor, Inc. Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
JP2004087040A (ja) 2002-08-28 2004-03-18 Renesas Technology Corp 半導体装置とそのテスト方法
JP2005039016A (ja) * 2003-07-18 2005-02-10 Toshiba Corp 不揮発性半導体記憶装置、電子カード及び電子装置
TWI242213B (en) * 2003-09-09 2005-10-21 Winbond Electronics Corp Device and method of leakage current cuter and memory cell and memory device thereof
TW200512758A (en) * 2003-09-18 2005-04-01 Nanya Technology Corp Test driving method of semiconductor memory device
US7319623B1 (en) * 2004-11-04 2008-01-15 Spansion Llc Method for isolating a failure site in a wordline in a memory array
DE102004054968B4 (de) * 2004-11-13 2006-11-02 Infineon Technologies Ag Verfahren zum Reparieren und zum Betreiben eines Speicherbauelements
KR100666182B1 (ko) * 2006-01-02 2007-01-09 삼성전자주식회사 이웃하는 워드라인들이 비연속적으로 어드레싱되는 반도체메모리 장치 및 워드라인 어드레싱 방법
JP2012190506A (ja) * 2011-03-10 2012-10-04 Elpida Memory Inc 半導体装置
EP3021326B1 (en) * 2014-11-17 2020-01-01 EM Microelectronic-Marin SA Apparatus and method to accelerate the testing of a memory array by applying a selective inhibition of address input lines.
FR3061798B1 (fr) * 2017-01-10 2019-08-02 Dolphin Integration Circuit de commande d'une ligne d'une matrice memoire

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868823B1 (en) * 1984-08-31 1999-07-06 Texas Instruments Inc High speed concurrent testing of dynamic read/write memory array
US4654849B1 (en) * 1984-08-31 1999-06-22 Texas Instruments Inc High speed concurrent testing of dynamic read/write memory array
JPS62170094A (ja) * 1986-01-21 1987-07-27 Mitsubishi Electric Corp 半導体記憶回路
JPH01208795A (ja) * 1988-02-16 1989-08-22 Toshiba Corp 半導体記憶装置
US5327380B1 (en) * 1988-10-31 1999-09-07 Texas Instruments Inc Method and apparatus for inhibiting a predecoder when selecting a redundant row line
US5258954A (en) * 1989-06-30 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory including circuitry for driving plural word lines in a test mode
US5185722A (en) * 1989-11-22 1993-02-09 Sharp Kabushiki Kaisha Semiconductor memory device having a memory test circuit
US5301155A (en) * 1990-03-20 1994-04-05 Mitsubishi Denki Kabushiki Kaisha Multiblock semiconduction storage device including simultaneous operation of a plurality of block defect determination circuits
US5053999A (en) * 1990-03-28 1991-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having redundancy and capable of sequentially selecting memory cell lines
US5265100A (en) * 1990-07-13 1993-11-23 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with improved test mode
JPH0756759B2 (ja) * 1990-12-27 1995-06-14 株式会社東芝 スタティック型半導体記憶装置
US5315553A (en) * 1991-06-10 1994-05-24 Texas Instruments Incorporated Memory circuit test system using separate ROM having test values stored therein
JP2812004B2 (ja) * 1991-06-27 1998-10-15 日本電気株式会社 スタティック型ランダムアクセスメモリ装置
JPH05282898A (ja) * 1992-03-30 1993-10-29 Hitachi Ltd 半導体記憶装置
EP0578876A1 (en) * 1992-06-30 1994-01-19 Nec Corporation Static random access memory device with memory cell testing circuit
JP3199862B2 (ja) * 1992-08-12 2001-08-20 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JPH07153296A (ja) * 1993-11-26 1995-06-16 Nec Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115966B2 (en) 2002-10-29 2006-10-03 Renesas Technology Corp. Semiconductor device

Also Published As

Publication number Publication date
JP3251851B2 (ja) 2002-01-28
JPH08339696A (ja) 1996-12-24
DE69618857D1 (de) 2002-03-14
EP0747906A3 (en) 1999-03-17
EP0747906A2 (en) 1996-12-11
EP0747906B1 (en) 2002-01-30
US5619460A (en) 1997-04-08
DE69618857T2 (de) 2002-09-12

Similar Documents

Publication Publication Date Title
TW318954B (zh)
US5608257A (en) Fuse element for effective laser blow in an integrated circuit device
US6225652B1 (en) Vertical laser fuse structure allowing increased packing density
US8541264B2 (en) Method for forming semiconductor structure having protection layer for preventing laser damage
TW506108B (en) Fuse processing using dielectric planarization pillars
US7732892B2 (en) Fuse structures and integrated circuit devices
KR100228533B1 (ko) 반도체 집적회로의 용단가능한 퓨즈 및 그 제조방법
TW445623B (en) Crack stop between neighboring fuses for protection from fuse blow damage
KR20000071723A (ko) 가용성 퓨즈 링크 및 퓨즈 구조물과, 그 제조 방법
US6541868B2 (en) Interconnecting conductive links
US20040178425A1 (en) Semiconductor device having fuse
KR100385799B1 (ko) 집적회로 및 디램 집적회로와 집적회로 퓨즈 구조물제조방법
US6160302A (en) Laser fusible link
US20080032493A1 (en) Semiconductor device
US7061070B2 (en) Semiconductor device with fuse arrangement
JP4390297B2 (ja) 半導体装置
US7208781B2 (en) Semiconductor device having fuses
JP2004096064A (ja) 半導体集積回路
US5920789A (en) Technique for producing interconnecting conductive links
US20120194316A1 (en) Fuse box structure in semiconductor apparatus and method of manufacturing the same
JP4399970B2 (ja) 半導体装置
JPS61110447A (ja) 半導体装置
JPH06244285A (ja) 半導体装置
JP2002270692A (ja) 半導体装置
JPS59135746A (ja) プログラマブル素子を含む半導体装置