TW201515242A - 氧化物半導體基板及肖特基能障二極體 - Google Patents

氧化物半導體基板及肖特基能障二極體 Download PDF

Info

Publication number
TW201515242A
TW201515242A TW103128165A TW103128165A TW201515242A TW 201515242 A TW201515242 A TW 201515242A TW 103128165 A TW103128165 A TW 103128165A TW 103128165 A TW103128165 A TW 103128165A TW 201515242 A TW201515242 A TW 201515242A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
schottky barrier
barrier diode
substrate
diode element
Prior art date
Application number
TW103128165A
Other languages
English (en)
Other versions
TWI615984B (zh
Inventor
Shigekazu Tomai
Masatoshi Shibata
Emi Kawashima
Koki Yano
Hiromi Hayasaka
Original Assignee
Idemitsu Kosan Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co filed Critical Idemitsu Kosan Co
Publication of TW201515242A publication Critical patent/TW201515242A/zh
Application granted granted Critical
Publication of TWI615984B publication Critical patent/TWI615984B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明係一種肖特基能障二極體元件，其係包含矽(Si)基板、氧化物半導體層、及肖特基電極層者，且上述氧化物半導體層包含具有3.0eV以上且5.6eV以下之帶隙之多晶及/或非晶質之氧化物半導體。

Description

氧化物半導體基板及肖特基能障二極體
本發明係關於一種肖特基能障二極體元件、及包含其之電路、電氣設備、電子設備及車輛。又，本發明係關於一種構造體、包含該構造體之氧化物半導體基板、包含該氧化物半導體基板之功率半導體元件、二極體元件及肖特基能障二極體元件、以及包含該等元件之電路、電氣設備、電子設備、車輛。
肖特基能障二極體係利用形成於金屬與半導體之接合面之電位障壁而具有整流作用之二極體。作為半導體，最常使用Si(例如專利文獻1)。又，作為帶隙大於Si之化合物半導體，使用GaAs或最近之SiC(例如專利文獻2及3)。
Si系之肖特基二極體用於高速開關元件或數GHz頻帶內之發送/接收用混頻器、或者頻率轉換元件等。GaAs系之肖特基二極體可實現進而高速之開關元件，用於微波用之轉換器或混頻器等。期待SiC有效利用帶隙之寬度，向更高壓之電動汽車、鐵道、輸電等應用。
使用Si之肖特基能障二極體相對低成本，被廣泛地使用，但由於帶隙較小為1.1eV，故而為了具有耐壓性，必須增大元件之尺寸。GaAs之帶隙為1.4eV，優於Si，但難以於Si基板上磊晶成長，難以獲得錯位較少之結晶。SiC由於帶隙較寬為3.3eV，故而係絕緣破壞電場亦較高，最可期待性能之材料，但由於經過基板製作、磊晶成長以及高熱之製程，故而於量產性、成本方面存在課題。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2009-164237號公報
專利文獻2：日本專利特開平5-36975號公報
專利文獻3：日本專利特開平8-97441號公報
本發明係鑒於此種課題而完成者，其目的在於提供一種利用廉價且量產性優異之方法於Si基板上形成帶隙較寬之化合物半導體，具有優異之電流-電壓特性的肖特基能障二極體元件。
又，本發明之目的在於提供一種適合肖特基能障二極體元件、二極體元件、功率半導體元件之氧化物半導體基板。
根據本發明，提供以下之肖特基能障二極體元件等。
1.一種肖特基能障二極體元件，其係包含矽(Si)基板、氧化物半導體層、及肖特基電極層者，且上述氧化物半導體層包含具有3.0eV以上且5.6eV以下之帶隙之多晶及/或非晶質之氧化物半導體。
2.如1記載之肖特基能障二極體元件，其中上述氧化物半導體包含選自由In、Ti、Zn、Ga及Sn所組成之群中之1種以上。
3.如1或2記載之肖特基能障二極體元件，其中上述氧化物半導體層包含銦(In)作為主成分。
4.如1至3中任一項記載之肖特基能障二極體元件，其中上述氧化物半導體層中所含之銦相對於全部金屬元素之原子組成百分率([In]/([In]+[In以外之全部金屬元素])×100)為30~100atm%。
5.如1至4中任一項記載之肖特基能障二極體元件，其中於上述矽基板上形成有上述氧化物半導體層，於上述氧化物半導體層上形成有上述肖特基電極層。
6.如1至4中任一項記載之肖特基能障二極體元件，其中於上述矽 基板上形成有上述肖特基電極層，於上述肖特基電極層上形成有上述氧化物半導體層。
7.如2至6中任一項記載之肖特基能障二極體元件，其中上述氧化物半導體層進而包含選自Al、Si、Zn、Ga、Hf、Zr、Ce、Sm、及Sn中之1種以上之元素。
8.如1至7中任一項記載之肖特基能障二極體元件，其中上述氧化物半導體層於室溫下之載子濃度為1×1014cm-3以上且1×1017cm-3以下。
9.如1至8中任一項記載之肖特基能障二極體元件，其以上述氧化物半導體層之端部不露出之方式由絕緣膜被覆。
10.一種電路，其包含如1至9中任一項記載之肖特基能障二極體元件。
11.一種電氣設備，其包含如1至9中任一項記載之肖特基能障二極體元件。
12.一種電子設備，其包含如1至9中任一項記載之肖特基能障二極體元件。
13.一種車輛，其包含如1至9中任一項記載之肖特基能障二極體元件。
14.一種構造體，其包含氧化物半導體層與金屬薄膜， 上述氧化物半導體層包含具有3.0eV以上且5.6eV以下之帶隙之多晶及/或非晶質之氧化物半導體，且 該構造體包含上述氧化物半導體層與上述金屬薄膜電性接觸之區域。
15.如14記載之構造體，其中上述氧化物半導體以In為主成分。
16.如14或15記載之構造體，其中上述金屬薄膜之功函數為4.7eV以上。
17.如14至16中任一項記載之構造體，其中上述氧化物半導體為結晶質，且於上述氧化物半導體中，以全部金屬元素中3at%以上且30at%以下之比率包含選自Al、Si、Ce、Ga、Hf、Zr及Sm中之至少1種元素。
18.如14至17中任一項記載之構造體，其中上述氧化物半導體於室溫下之載子濃度為1×1014cm-3以上且1×1017cm-3以下。
19.如14至18中任一項記載之構造體，其中上述氧化物半導體層之膜厚為50nm~20μm。
20.一種氧化物半導體基板，其係將如14至19中任一項記載之構造體積層於導電性基板上而成。
21.如20記載之氧化物半導體基板，其中上述導電性基板包含選自單晶矽、多晶矽及微晶矽中之1種以上。
22.一種氧化物半導體基板，其係將如14至19中任一項記載之構造體積層於電氣絕緣性基板上而成。
23.一種功率半導體元件，其使用有如20至22中任一項記載之氧化物半導體基板。
24.一種二極體元件，其使用有如20至22中任一項記載之氧化物半導體基板。
25.一種肖特基能障二極體元件，其使用有如20至22中任一項記載之氧化物半導體基板。
26.如25記載之肖特基能障二極體元件，其將上述金屬薄膜設為肖特基電極層。
27.一種電路，其包含如23記載之功率半導體元件、如24記載之二極體元件、或者如25或26記載之肖特基能障二極體元件。
28.一種電氣設備，其包含如27記載之電路。
29.一種電子設備，其包含如27記載之電路。
30.一種車輛，其包含如27記載之電路。
根據本發明，可提供一種利用廉價且量產性優異之方法於Si基板上形成帶隙較寬之化合物半導體，具有優異之電流-電壓特性的肖特基能障二極體元件。
又，根據本發明，可提供一種適合肖特基能障二極體元件、二極體元件、功率半導體元件之氧化物半導體基板。
10‧‧‧肖特基能障二極體元件
11‧‧‧n型矽基板
12‧‧‧IGO膜
13‧‧‧Pt電極
14‧‧‧Ti層
15‧‧‧Ni層
16‧‧‧Au層
20‧‧‧肖特基能障二極體元件
21‧‧‧p型矽基板
22‧‧‧Pd電極
23‧‧‧IGO膜
24‧‧‧Ti層
25‧‧‧Ni層
26‧‧‧Au層
27‧‧‧TiAl膜
30‧‧‧附保護環之肖特基能障二極體元件
31‧‧‧n型矽基板
32‧‧‧IGO膜
33‧‧‧Pt電極
34‧‧‧Ti
35‧‧‧Ni
36‧‧‧Au
37‧‧‧保護環
圖1係模式性地表示本發明之肖特基能障二極體元件之一實施形態的剖面圖。
圖2係模式性地表示本發明之肖特基能障二極體元件之一實施形態的剖面圖。
圖3係模式性地表示本發明之肖特基能障二極體元件之一實施形態的剖面圖。
1.肖特基能障二極體元件
本發明之肖特基能障二極體元件係具有矽(Si)基板、氧化物半導體層、及肖特基電極層者，上述氧化物半導體層包含具有3.0eV以上且5.6eV以下之帶隙之多晶及/或非晶質之氧化物半導體。藉由使用帶隙較寬之多晶及/或非晶質之氧化物半導體，可提供一種具有優異之電流-電壓特性、尤其是具有較高之絕緣破壞電場之肖特基能障二極體元件。
又，藉由使用帶隙較寬之材料，可使用多晶及/或非晶質之材料而非在晶體成長等製造上花費成本之單晶。
氧化物半導體層所含之氧化物半導體之帶隙較佳為3.1eV以上且5.4eV以下。藉由使用該範圍內之氧化物半導體，可提供一種具有優 異之電流-電壓特性、尤其是具有較高之絕緣破壞電場之肖特基能障二極體元件。
作為具有3.0eV以上且5.6eV以下之帶隙之氧化物半導體，可列舉包含選自由In、Ti、Zn、Ga及Sn所組成之群中之1種以上之氧化物，例如可列舉In2O3、TiO2、ZnO、Ga2O3、SnO等。
氧化物半導體層所含之氧化物半導體較佳為選自由In2O3、TiO2、ZnO、Ga2O3及SnO所組成之群中之1種以上，例如亦包含Ti、Zn、Ga或Sn固溶於In2O3中而成者、In與Ti、Zn、Ga或Sn之複合氧化物、及以特定之原子比含有該等元素之非晶質氧化物。又，氧化物半導體亦可適當地摻雜雜質而調整導電性。例如就形成氧化物半導體層時使用之濺鍍靶之性能(燒結密度、抗彎強度等)之觀點而言，氧化物半導體較佳為以In2O3為主成分。
該等氧化物半導體為多晶、或非晶質，或亦可混合存在多晶與非晶質。
帶隙可利用以下方法計算。即，首先，於玻璃等透明基材上以300nm之膜厚濺鍍成膜氧化物半導體薄膜，並使用UV-VIS(Ultraviolet Visible，紫外線-可見光)測定裝置(例如島津製作所製造之UV-3100)對250nm~1000nm之範圍之透過率進行測定。繼而，針對所獲得之透過率，於x軸對hν[eV]進行繪圖，於y軸對(αhν)1/2[(eV1/2)(cm-1/2)]進行繪圖(Tauc繪圖)。
此處，h為普朗克常數[J‧s]，ν為振動數[s-1]，α為吸光係數[cm-1]，繼而，將直線部分外層至x軸，求出交點，藉此獲得氧化物半導體薄膜之帶隙。
再者，於在著色基板上、或二極體基板中存在氧化物薄膜之情形時，可藉由使膜面露出之後，對反射率之光譜進行評價而同樣地計算。
氧化物半導體層較佳為包含銦(In)作為主成分。
於本發明中，所謂「氧化物半導體層包含銦(In)作為主成分」，意指氧化物半導體層中所含之銦相對於全部金屬元素之原子組成百分率([In]/([In]+[In以外之全部金屬元素])×100)為30~100atm%。藉由使用帶隙較寬之氧化銦系之材料，可提供一種具有優異之電流-電壓特性、尤其是具有較高之絕緣破壞電場之肖特基能障二極體元件。
氧化物半導體層中之銦之含有比率例如可藉由變更濺鍍靶中之銦之含有比率而進行調整。其他元素亦相同。
氧化物半導體層中所含之銦較佳為相對於氧化物半導體層中之全部金屬元素為30atm%以上。藉此，可同時實現較高之耐壓性能與導電性。
氧化物半導體層之元素之組成比可藉由二次離子質譜分析(SIMS)進行定量分析而求出。具體而言，藉由研磨等方法使半導體層之剖面露出之後，使用濃度已知之標準試樣，藉由校準曲線法進行定量。
再者，於利用濺鍍法成膜之情形時，氧化物半導體層之元素組成比與濺鍍靶之元素組成比大體相同。
濺鍍靶之元素組成比係藉由電感耦合電漿發射光譜分析裝置(ICP-AES)而進行定量分析並求出。具體而言，對藉由酸處理使濺鍍靶溶解而得之溶液試樣使用濃度已知之標準試樣，藉由校準曲線法進行定量。繼而，將所獲得之溶液中之濃度換算為靶中之at%，藉此獲得靶之元素組成比。
又，氧化物半導體層亦可進而包含選自Al、Si、Zn、Ga、Hf、Zr、Ce、Sm、及Sn中之1種以上之元素。即，氧化物半導體層包含氧化銦(In2O3)、及任意該等添加元素之氧化物。添加元素之氧化物並無特別限定。
添加元素較佳為選自Al、Si、Zn、Ga、Hf、Ce、Sm、及Sn中之1種以上之元素。
氧化物半導體層並非必須為單晶，可為非晶質，亦可為多晶。
但是，為顯示良好之二極體特性，氧化物半導體層於室溫(298K)下之載子濃度較佳為1×1014cm-3以上且1×1017cm-3以下。於載子濃度未達1×1014cm-3之情形時，有導通電阻變得過高，於動作時引起發熱之虞，因此欠佳。於載子濃度超過1×1017cm-3之情形時，有電阻變得過低，逆向偏壓時之漏電流上升之虞。
載子濃度更佳為1×1015cm-3以上且5×1016cm-3以下。
載子濃度係利用實施例中記載之方法進行測定。
銦以外之元素之較佳之添加濃度於製成結晶半導體使用之情形與製成非晶質半導體使用之情形時不同。於結晶半導體之情形時，相對於氧化銦之結晶，Al、Si、Ga、Hf、Zr、Ce、Sm為包含In之全部金屬元素中之3at%以上且30at%以下，Zn為包含In之全部金屬元素中之5at%以上且40at%以下。又，為了降低靶之電阻，Sn較有效，較佳為包含In之全部金屬元素中之500ppm以上且3at%以下。由於Sn對結晶氧化銦發揮作為供體之作用，故而較佳為不超過3at%。
又，於非晶質半導體之情形時，作為先前公知之組成，可使用IGZO(Indium Gallium Zinc Oxide，氧化銦鎵鋅)111、ITZO(Indium Tin Zinc Oxide，氧化銦錫鋅)、IZZrO、IZAlO等3成分系、或IGO(Indium Gallium Oxide，氧化銦鎵)、IZO(Indium Zinc Oxide，氧化銦鋅)、ITO(Indium Tin Oxide，氧化銦錫)等2成分系。再者，較佳為將該情形之In之濃度設為未達90%，將退火溫度抑制為300℃以下。
該情形亦較佳為以使載子濃度成為1×1014cm-3以上且1×1017cm-3之範圍之方式，於氧化氣氛下進行退火而進行調整。
矽(Si)基板可使用n型矽基板與p型矽基板中之任一者。又，該矽 基板可使用單晶矽基板、多晶矽基板、微晶矽基板等先前公知之表面平滑性優異之基板。
再者，多晶之一形態為微晶。多晶為單晶之集合體，存在明確之晶界，常常對電特性造成影響。其中，微晶之粒徑之尺寸為次微米以下，不存在明顯之晶界。因此，有由晶界散射所導致之電特性之不均較少之優點。
肖特基電極層較佳為使用功函數為4.7eV以上之材料。具體而言，使用Ru、Au、Pd、Ni、Ir、Pt、或該等之合金。若功函數低於4.7eV，則有肖特基障壁之高度過低，逆向偏壓時之漏電變大之情況。
另一方面，用於歐姆電極層之金屬之功函數亦基於矽晶圓之雜質濃度而異，較佳為4.1eV左右，若亦考慮密接性，則較佳為Ti或Mo。
功函數之測定可藉由下述方法進行。
於本發明之肖特基能障二極體元件之一實施形態中，於矽基板上形成氧化物半導體層，於氧化物半導體層上形成肖特基電極層。
於使用n型矽晶圓之情形時，於基板之正面側積層氧化物半導體層，進而於其上配置形成肖特基之電極層(Pt、Au、Pd、Ni等)。於基板之背面側積層Ti等之與n型矽形成歐姆接合之電極層。又，為了確保導通，背面側較佳為隔著Ni積層Au等良導體。再者，Ni有防止Au之擴散之效果。
又，於本發明之肖特基能障二極體元件之另一實施形態中，於矽基板上形成肖特基電極層，於肖特基電極層上形成氧化物半導體層。
於使用p型矽晶圓之情形時，於基板之正面側首先積層Pt、Au、Pd、Ni等之肖特基電極層，於其上藉由濺鍍法形成氧化物半導體層。 於該情形時，肖特基障壁亦係形成於Pt、Au、Pd、Ni等金屬與氧化物半導體層之界面。又，若於形成氧化物半導體層之前，利用氧電漿或UV(Ultraviolet，紫外線)臭氧等對肖特基電極層表面進行氧化處理，則可獲得更良好之二極體特性。
繼而，於氧化物半導體層上積層Ti等與氧化物半導體形成歐姆接合之金屬。於該情形時，亦與上述相同，亦可隔著Ni進而積層Au等良導體。另一方面，於p型矽晶圓之背面側積層用以輔助導通之密接性優異之電極。
再者，亦可於本發明之肖特基能障二極體元件設置先前公知之保護環構造。保護環係積層於氧化物半導體層與肖特基電極層之間者，有提高耐電壓之效果。由於電場集中於氧化物半導體層之端部(邊緣部分)，變得容易產生絕緣破壞，故而若以覆蓋該端部之方式積層SiO2等之絕緣膜，則可進而提高耐電壓(絕緣破壞電壓)。
本發明之肖特基能障二極體元件較佳為以氧化物半導體層之端部不露出之方式由絕緣膜被覆。
構成本發明之肖特基能障二極體元件之氧化物半導體層、肖特基電極層、歐姆電極層等例如可如實施例所記載，藉由作為廉價且量產性優異之方法的先前公知之濺鍍成膜法等形成。
氧化物半導體層之膜厚與下述之本發明之構造體中之氧化物半導體層相同。
又，形成肖特基電極之電極層與氧化物半導體層之界面亦可於肖特基電極濺鍍步驟中導入氧氣而進行反應性濺鍍，積層10nm以下之薄氧化膜。
於形成氧化物半導體層之後，亦可供至退火處理，使氧化物半導體結晶化。藉由使氧化物半導體結晶化，可降低導通電阻。退火處理之條件並無特別限定，例如只要於形成氧化物半導體層之後，於空 氣中，以300℃進行2小時處理而使氧化狀態穩定化，繼而於形成電極層之後，於空氣中，以200℃進行1小時處理即可。氧化物半導體之結晶化可藉由X射線繞射(XRD)測定來確認。
本發明之肖特基能障二極體元件具有較高之絕緣破壞電場。本發明之肖特基能障二極體元件之絕緣破壞電場較佳為0.5MV/cm以上，更佳為0.7MV/cm以上。藉此，可將二極體設計為較薄，因此可縮小元件，亦有利於散熱對策。
本發明之肖特基能障二極體元件之n值較佳為2以下，更佳為1.5以下。藉此，導通電阻變小，可抑制發熱。
絕緣破壞電場、n值係藉由實施例中記載之方法進行測定並算出。
本發明之肖特基能障二極體元件可分別較佳地用於電路、電氣設備、電子設備、車輛、電動車輛。
2.構造體及氧化物半導體基板
本發明之構造體包含氧化物半導體層與金屬薄膜，包含氧化物半導體層與金屬薄膜電性接觸之區域。氧化物半導體層包含具有3.0eV以上且5.6eV以下之帶隙之多晶及/或非晶質之氧化物半導體。
所謂「氧化物半導體層與金屬薄膜電性接觸」，意指藉由金屬薄膜與氧化物半導體層形成接合而可以兩者之費米能量一致之方式使電子自由地自氧化物半導體擴散至金屬薄膜的這種接觸狀態。又，所謂該「電性接觸之區域」，具體而言，可列舉不介隔絕緣膜等而直接接合之區域。
金屬薄膜較佳為功函數為4.7eV以上。
所謂功函數為4.7eV以上之金屬薄膜，可列舉Au、Cr、Cu、Fe、Ir、Mo、Nb、Ni、Pd、Pt、Re、Ru、W等金屬或In2O3、ITO、IZO等金屬氧化物等。再者，就獲得明確之整流特性之方面而言，使 用功函數更大、載子濃度較高之金屬較有利。功函數之更佳之範圍為4.8eV以上，進而較佳為5.0eV以上。上限值並無特別限定，較佳為5.6eV以下。
於使用金屬氧化物作為金屬薄膜之情形時，較佳為載子濃度為1020cm-3以上。若載子濃度少於此，則於與以In為主成分之氧化物半導體積層之情形時，空乏層之擴展變大，成為內部電阻之原因，容易對高速開關特性不利。因此，於與以In為主成分之氧化物半導體積層時，更佳之金屬薄膜之材料為Au、Ir、Ni、Pd或W。
又，為了提高加工性，該等材料亦可以不降低功函數之程度添加微量之金屬。例如，若金屬薄膜之材料為Au，則可使用添加有Ag與Cu之合金，若為Pd，則可使用添加有Ag與Cu之合金等。
功函數之測定係使用光電子分光裝置(例如理研計器公司製造之AC-3)進行測定。又，功函數會因酸、鹼等之表面處理、或UV清洗等發生變化，但本發明中記載之功函數係指於成膜後不進行處理而直接測定之值。
上述氧化物半導體較佳為以In為主成分。所謂「以In為主成分」，係如於上述之本發明之肖特基能障二極體元件中所說明。又，關於帶隙，亦與上述之肖特基能障二極體元件相同。
上述氧化物半導體為多晶、或非晶質，或亦可混合存在多晶與非晶質，較佳為結晶質。
又，較佳為於氧化物半導體中包含選自Al、Si、Ce、Ga、Hf、Zr及Sm中之至少1種元素，作為其含量，較佳為氧化物半導體之全部金屬元素中之3at%以上且30at%以下。
上述氧化物半導體較佳為室溫(298K)下之載子濃度為1×1014cm-3以上且1×1017cm-3以下。載子濃度更佳為1×1015cm-3以上且5×1016cm-3以下。
於載子濃度未達1×1014cm-3之情形時，於作為二極體元件使用之情形時，有導通電阻變得過高，於動作時引起發熱之虞，因此欠佳。於載子濃度超過1×1017cm-3之情形時，有電阻變得過低，逆向偏壓時之漏電流上升之虞。
關於薄膜形成技術，可利用：熱CVD(Chemical Vapor Deposition，化學氣相沈積)法、CAT-CVD(Catalytic Chemical Vapor Deposition，觸媒化學氣相沈積)法、光CVD法、霧化CVD法、MO-CVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)、電漿CVD等CVD法，MBE(Molecular Beam Epitaxy，分子束磊晶)、ALD(Atomic Layer Deposition，原子層沈積)等控制原子能階之成膜法，離子鍍著、離子束濺鍍、磁控濺鍍等PVD(Physical Vapor Deposition，物理氣相沈積)法，刮刀法、射出法、擠出法、熱加壓法、溶膠凝膠法、氣溶膠沈積法等先前公知之使用陶瓷步驟之方法，塗佈法、旋轉塗佈法、印刷法、噴霧法、電鍍法、鍍敷法、膠束電解法等濕式法等。
本發明之構造體之絕緣破壞電場為0.5~3MV/cm，與先前之矽系二極體相比具有非常優異之性能。所要求之耐壓根據用途與目的而不同，於60V耐壓時必須為0.2μm~1.2μm，於600V耐壓時必須為2μm~12μm。尤其是於必需2μm以上之膜厚之情形時，使用CVD法或濕式法較PVD法於生產步驟上更有利。
氧化物半導體之較佳之膜厚為50nm以上且20μm以下。若膜厚低於50nm，則耐壓成為10V左右，作為多數用途之絕緣破壞電壓而言不充分。若膜厚超過20μm，則耐壓可實現5000V，但導通電阻變高，於開關時產生發熱之問題。膜厚之更佳之範圍為200nm以上且12μm以下。
又，該等膜厚可利用SURFCORDER或DEKTAK等觸針式輪廓 儀、或TEM(Transmission Electron Microscope，穿透式電子顯微鏡)或SEM(Scanning Electron Microscope，掃描式電子顯微鏡)等電子顯微鏡進行測定。
本發明之構造體可積層於導電性基板上或電氣絕緣性基板上而較佳地用作氧化物半導體基板。
本發明之氧化物半導體基板具有整流特性，可較佳地用於製造肖特基能障二極體元件、功率半導體元件、二極體元件，即，為有用之中間物。
於製成肖特基能障二極體元件使用之情形時，本發明之構造體之上述金屬薄膜發揮作為肖特基電極層之作用，與金屬薄膜電性接觸之氧化物半導體層發揮作為氧化物半導體層之作用。
於本發明之氧化物半導體基板中，可將構造體積層於任意為導電性、電氣絕緣性之基板上，使用導電性之基板者就散熱之方面而言較優異。
作為導電性基板，可使用單晶矽基板、多晶矽基板、微晶矽基板等先前公知之表面平滑性優異之基板。
再者，多晶之一形態為微晶。多晶為單晶之集合體，存在明確之晶界，常常對電特性造成影響。其中，微晶之粒徑之尺寸為次微米以下，不存在明顯之晶界。因此，有由晶界散射所導致之電特性之不均較少之優點。
對本發明之氧化物半導體基板所要求之特性為表面平滑性，尤其是於在縱向使用之情形時亦必需導電性。可廉價地實現該條件者為矽基板，但並非必不可或缺，亦可使用Cu、Al、Mo、W、Ni、Cr、Fe、Nd、Au、Ag、Nd、Pd等金屬及該等之合金。尤其是若使用導熱性較高之金屬材料，則亦可期待散熱之效果，而且亦可視需要製成散熱片構造。又，亦可使用GaAs、InP等化合物單晶晶圓、Al2O3、 ZnO、MgO、SrTiO3、YSZ(Yttria Stabilized Zirconia，氧化釔穩定氧化鋯)、鋁酸鑭、Y3Al5O12、NdGaO3、藍寶石、AlN、GaN、SiC、無鹼玻璃、鈉鈣玻璃等各種氧化物、氮化物、碳化物等之基板。再者，於在橫向使用之情形時，基板亦可為絕緣性。
再者，所謂縱向，意指於相對於氧化物半導體之膜面為垂直之方向通電，所謂橫向，意指於相對於氧化物半導體之膜面為水平之方向通電。
作為電氣絕緣性之基板，除玻璃以外，可使用聚碳酸酯、聚芳酯、聚對苯二甲酸乙二酯、聚醚碸、聚醯亞胺、酚樹脂等樹脂基板。由於本發明之構造體無需高溫製程，故而可將用以驅動液晶顯示器或有機EL(Electroluminescence，電致發光)等之顯示器之電路之電源部等與顯示器搭載於同一基板上。
本發明之氧化物半導體基板可分別較佳地用於功率半導體元件、二極體元件、肖特基能障二極體元件，包含該功率半導體元件、二極體元件、肖特基能障二極體元件中之1種以上之電路可分別較佳地用於電氣設備、電子設備、電動車輛。
本發明提供一種較佳作為構成功率半導體元件、具體而言二極體元件或IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極性電晶體)元件、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)之構件之積層體。尤其是關於二極體元件，可較佳地提供肖特基能障二極體元件或PN(positive-negative，正-負)二極體元件、PIN(positive-intrinsic-negative，正-本徵-負)二極體元件。
此處，關於二極體之種類，藉由應用於電源電路所使用之整流二極體、或PWM(Pulse Width Modulation，脈衝寬度調變)方式之反相器電路所使用之快速回復二極體等，可抑制發熱，減少消耗電力。尤 其是反相器電路要求動作頻率較高，開關切換時之回復時間較少。就該方面而言，若與先前之快速回復二極體相比，則膜厚較小而且為單極，可充分地減少回復時間。因此，動作頻率越高，越可發揮本發明之二極體之特徵。
例如，車輛用之反相器電路自先前以來使用GTO(Gate Turn-Off thyristor，閘極截止閘流體)。GTO適合大功率之開關，頻率為500Hz左右，發動時之噪音成為問題。因此，最近之車輛或EV(Electric Vehicle，電動汽車)搭載IGBT之例增加。IGBT之開關速度可提高至數10kHz，可抑制噪音，並且亦可將周邊之構件小型化。
IGBT之開關損耗原理上較小，但動作頻率較高，故而減少並用之快速回復二極體之逆向漏電流對消耗電力之減少有較大之效果。因此，逆向之漏電流少於先前之Si二極體的本發明之二極體作為用於IGBT反相器之快速回復二極體尤其有效。今後，於提高動作頻率，期望更順利之動作之情形時，效果進而提高。又，由於亦可抑制發熱，故而可更為簡化冷卻機構。例如，於EV之情形時，有可以110℃之散熱器將先前必需之複數個冷卻機構一體化之效果。
實施例
以下一面適當地參照圖式，一面說明本發明之實施例。
實施例1
圖1係模式性地表示藉由實施例1獲得之肖特基能障二極體元件的剖面圖。
首先，準備電阻率0.02Ω‧cm之n型矽(Si)基板11，利用稀氫氟酸進行處理而去除形成於基板之表面之自然氧化膜。將該Si基板安裝於濺鍍裝置(島津製作所製造：HSM552)。使用具有In2O3：Ga2O3=95：5(wt%)之組成之燒結體作為濺鍍靶，於RF(Radio Frequency，射頻)100 W之條件下進行濺鍍放電，於Si基板之去除了氧化膜之面上形 成包含銦及鎵之厚度300nm之氧化物膜(IGO膜)12。
再者，基板11亦發揮作為接觸電極之作用。
繼而，藉由光微影法將該IGO膜圖案化而形成所需之圖案之後，於空氣中、300℃、2小時之條件下進行退火而使IGO膜結晶化。藉由XRD測定確認IGO膜之結晶狀態，得知為多晶體。
再次將該附多晶IGO膜之Si基板安裝於濺鍍裝置，使用Pt靶進行濺鍍成膜，於多晶IGO膜上形成Pt電極13而獲得肖特基接合。
繼而，再次將該基板浸漬於稀氫氟酸而去除未形成多晶IGO膜之背側之自然氧化膜，依序濺鍍成膜Ti層14、Ni層15、Au層16而形成歐姆電極。最後，對該形成歐姆電極而獲得之積層體於空氣中、200℃、1小時之條件下進行退火，而獲得肖特基能障二極體元件10。
為了確認IGO膜於室溫下之載子濃度，進行CV(Capacitance-Voltage，電容-電壓)測定。每單位面積之空乏層電容C[F/cm2]係以C=ε/W表示。此處，ε表示半導體之介電常數[F/cm]，W表示空乏層寬度[cm]。又，於對肖特基二極體施加順向偏壓電壓V[V]時，由於空乏層寬度為，故而。此處，q為基本電荷(=1.6×10-19[C])，為內建電位[V]，表示Pt電極與IGO膜之接觸電位差。
取得CV測定後，可對C-2-V特性進行繪圖，並根據斜率求出摻雜濃度(=載子濃度)N。其結果為，濺鍍成膜後之IGO膜之電阻較低，空乏層未擴寬，於在空氣中、300℃、2小時之條件下進行退火後，可進行CV測定，根據C-2-V之斜率進行計算，結果載子濃度為5×1015cm-3。
對所獲得之肖特基能障二極體元件之電流-電壓特性進行測定，求出n值與逆耐壓電壓。此處，n值如下述式(1)所示，係表示肖特基能障二極體元件之特性之參數，n越接近1，越可獲得理想之元件特 性。
I=I0[exp(eV/nkT)]‧‧‧(1)
I：自氧化物膜朝向Si基板側流動之總電流密度[A/cm2]
e：電子之電荷，1.60×10-19[C]
V：施加於元件之電壓[V]
I0：施加於元件之電壓V=0V時之電流密度[A/cm2]
k：玻耳茲曼常數，1.38×10-23[J/K]
T：溫度[K]
其結果為，n值成為1.3，逆耐壓成為20V。該逆耐壓相當於0.67MV/cm之絕緣破壞電場，即便與先前之使用單晶Si之肖特基能障二極體相比亦為2倍左右之高耐壓。逆耐壓與絕緣破壞電場具有以下關係。
逆耐壓(V)=絕緣破壞電場(V/cm)×半導體膜厚(cm)
將以上結果示於表1。再者，表中之「順向電壓」係於元件中流動0.1mA/cm2之電流所需之電壓，「導通電流密度」係對元件施加10V時之電流密度。
實施例2~實施例9
以下，如表1所示，適當地變更肖特基電極與半導體之組成，並且均使用濺鍍法，與實施例1同樣地製作肖特基能障二極體元件，並進行評價。將結果示於表1。
實施例10
圖2係模式性地表示藉由實施例10獲得之肖特基能障二極體元件的剖面圖。
首先，準備電阻率0.02Ω‧cm之p型矽基板21，利用稀氫氟酸去除自然氧化膜之後，使用Pd靶進行濺鍍成膜而形成Pd電極22。繼而，利用UV臭氧對該Pd電極之表面進行氧化處理之後，與實施例1同樣地 濺鍍成膜IGO膜23。於空氣中、300℃、1小時之條件下進行退火之後，於IGO膜上依序濺鍍成膜Ti層24、Ni層25、Au層26而製成歐姆電極。
進而，針對p型矽基板之背面側(與形成Pd電極之面相反之面側)亦利用稀氫氟酸去除自然氧化膜之後，將TiAl合金作為靶，濺鍍成膜TiAl膜27。最後，於空氣中、200℃、1小時之條件下進行退火而獲得肖特基能障二極體元件20。該二極體與實施例1~9之二極體之極性相反，若將p型矽晶圓側連接於正極，則成為順向，若連接於負極，則成為逆向。
對所獲得之元件以與實施例1相同之方式進行評價。將結果示於表1。
實施例11
圖3係模式性地表示藉由實施例11獲得之肖特基能障二極體元件的剖面圖。
以與實施例1相同之方式於n型矽基板31濺鍍氧化物半導體之IGO膜32，並於空氣中、300℃、1小時之條件下進行退火之後，藉由旋轉塗佈法塗佈AZ Materials公司製造之負型抗蝕劑。藉由預烘烤、曝光、顯影、後烘烤而於IGO膜之邊緣(端部)部分形成挖成環狀之圖案。繼而，安裝於濺鍍裝置，將SiO2作為靶，於RF100 W、50分鐘之條件下進行濺鍍成膜而形成厚度50nm之SiO2膜。繼而，浸漬於抗蝕劑剝離液中，將無用部分之抗蝕劑與IGO膜一起剝離。以此種方式形成IGO膜之保護環37。之後，以與實施例1相同之方式製作Pt電極33、及Ti34、Ni35、Au36之歐姆電極，製作附保護環之肖特基能障二極體元件30。
對所獲得之元件以與實施例1相同之方式進行評價。將結果示於表1。該肖特基能障二極體藉由保護環之效果而與實施例1相比顯示更良好之耐壓特性。
實施例12
準備電阻率0.02Ω‧cm之n型矽(Si)基板，利用稀氫氟酸進行處理而去除形成於基板之表面之自然氧化膜。將該Si基板安裝於濺鍍裝置(島津製作所製造：HSM552)，首先將Ti成膜作為歐姆電極。繼而，使用具有In2O3：Ga2O3=78：22(wt%)之組成之燒結體作為濺鍍靶，於RF100 W之條件下進行濺鍍放電，而於附Ti之Si基板上之Ti層上形成厚度1μm之包含銦及鎵之氧化物膜(IGO膜)。
繼而，於空氣中、300℃、1小時之條件下對該IGO膜進行退火，並藉由光微影法而圖案化，形成所需之圖案之後，於空氣中、300℃、1小時之條件下進行退火。利用XRD對IGO膜進行評價，結果未見到結晶峰，確認為非晶質。
再次將該附非晶質IGO膜之基板安裝於濺鍍裝置，使用Ni靶進行濺鍍成膜，於非晶質IGO膜上形成Ni電極而獲得肖特基接合。進而，於該Ni電極上將Au濺鍍成膜，而獲得簡單構成之肖特基能障二極體元件。以與實施例1相同之方式對所獲得之元件進行評價。將結果示於表2。
實施例13~20
適當地變更氧化物半導體之組成等，並且與實施例1同樣地製作肖特基能障二極體元件，並進行評價。將結果示於表2。
再者，所謂「4H-SiC」，意指具有4層重複結構之六方晶SiC基板，所謂「YSZ」，意指氧化釔穩定氧化鋯基板。
又，於實施例13、16、18、19、20中，使用高電阻之基板，因此電氣測定係使端子接觸於歐姆電極與肖特基電極而進行。
比較例1
準備電阻率0.02Ω‧cm之n型矽(Si)基板，利用稀氫氟酸進行處理而去除形成於基板之表面之自然氧化膜。將該Si基板安裝於濺鍍裝 置(島津製作所製造：HSM552)，首先將Ti成膜作為歐姆電極。繼而，使用SiC靶(SUMITOMO OSAKA CEMENT公司製造)作為濺鍍靶，於RF100 W之條件下進行濺鍍放電，而於附Ti之Si基板上之Ti層上形成厚度1μm之SiC膜。
繼而，藉由光微影法而將該SiC膜圖案化，形成所需之圖案之後，於空氣中、300℃、1小時之條件下進行退火。利用XRD、以及SEM確認SiC膜，結果為多晶。
再次將該附多晶SiC之基板安裝於濺鍍裝置，使用Ni靶進行濺鍍成膜，於多晶SiC上形成Ni電極而獲得肖特基接合。進而，於該Ni電極上將Au濺鍍成膜，而獲得簡單構成之肖特基能障二極體元件。
對所獲得之元件與實施例1同樣地進行評價。將結果示於表2。
比較例1中獲得之元件之載子濃度顯示5×1015cm-3，但n值超過10，未顯示令人滿意之二極體特性。又，絕緣破壞電場亦停留於0.1MV/cm。
比較例2
使用單晶GaN代替SiC靶作為靶進行濺鍍，除此以外，以與比較例1相同之方式製作包含多晶GaN之肖特基能障二極體，並進行評價。將結果示於表2。
比較例2中獲得之元件之n值超過10，未顯示令人滿意之二極體特性，絕緣破壞電場亦停留於0.1MV/cm。
比較例3
使用包含In2O3：Al2O3=20：80wt%之組成比率之氧化物材料代替SiC靶作為靶，將半導體成膜後之退火設為150℃，除此以外，以與比較例1相同之方式製作肖特基能障二極體，並進行評價。將結果示於表2。
比較例3中獲得之元件之帶隙為5.8eV以上，非常寬，但載子濃度未達1013cm-3，非常小，無法獲得充分之順向電流。
[產業上之可利用性]
本發明之肖特基能障二極體元件可較佳地用於要求高速動作或開關特性之電路、電氣設備、電子設備、電動車輛等。
於上述詳細地說明了若干本發明之實施形態及/或實施例，但業者容易實質上不脫離本發明之新穎教導及效果，對該等作為例示之實施形態及/或實施例施加較多變更。因此，該等較多之變更包含於本發明之範圍內。
將成為本案之巴黎優先權之基礎之日本申請說明書之內容全部引用於本文。
10‧‧‧肖特基能障二極體元件
11‧‧‧n型矽基板
12‧‧‧IGO膜
13‧‧‧Pt電極
14‧‧‧Ti層
15‧‧‧Ni層
16‧‧‧Au層

Claims (30)

  1. 一種肖特基能障二極體元件，其係包含矽(Si)基板、氧化物半導體層、及肖特基電極層者，且上述氧化物半導體層包含具有3.0eV以上且5.6eV以下之帶隙之多晶及/或非晶質之氧化物半導體。
  2. 如請求項1之肖特基能障二極體元件，其中上述氧化物半導體包含選自由In、Ti、Zn、Ga及Sn所組成之群中之1種以上。
  3. 如請求項1或2之肖特基能障二極體元件，其中上述氧化物半導體層包含銦(In)作為主成分。
  4. 如請求項1或2之肖特基能障二極體元件，其中上述氧化物半導體層中所含之銦相對於全部金屬元素之原子組成百分率([In]/([In]+[In以外之全部金屬元素])×100)為30~100atm%。
  5. 如請求項1或2之肖特基能障二極體元件，其中於上述矽基板上形成有上述氧化物半導體層，於上述氧化物半導體層上形成有上述肖特基電極層。
  6. 如請求項1或2之肖特基能障二極體元件，其中於上述矽基板上形成有上述肖特基電極層，於上述肖特基電極層上形成有上述氧化物半導體層。
  7. 如請求項2之肖特基能障二極體元件，其中上述氧化物半導體層進而包含選自Al、Si、Zn、Ga、Hf、Zr、Ce、Sm、及Sn中之1種以上之元素。
  8. 如請求項1或2之肖特基能障二極體元件，其中上述氧化物半導體層於室溫下之載子濃度為1×1014cm-3以上且1×1017cm-3以下。
  9. 如請求項1或2之肖特基能障二極體元件，其以上述氧化物半導體層之端部不露出之方式由絕緣膜被覆。
  10. 一種電路，其包含如請求項1至9中任一項之肖特基能障二極體元件。
  11. 一種電氣設備，其包含如請求項1至9中任一項之肖特基能障二極體元件。
  12. 一種電子設備，其包含如請求項1至9中任一項之肖特基能障二極體元件。
  13. 一種車輛，其包含如請求項1至9中任一項之肖特基能障二極體元件。
  14. 一種構造體，其包含氧化物半導體層與金屬薄膜，上述氧化物半導體層包含具有3.0eV以上且5.6eV以下之帶隙之多晶及/或非晶質之氧化物半導體，且該構造體包含上述氧化物半導體層與上述金屬薄膜電性接觸之區域。
  15. 如請求項14之構造體，其中上述氧化物半導體以In為主成分。
  16. 如請求項14或15之構造體，其中上述金屬薄膜之功函數為4.7eV以上。
  17. 如請求項14或15之構造體，其中上述氧化物半導體為結晶質，且於上述氧化物半導體中，以全部金屬元素中3at%以上且30at%以下之比率包含選自Al、Si、Ce、Ga、Hf、Zr及Sm中之至少1種元素。
  18. 如請求項14或15之構造體，其中上述氧化物半導體於室溫下之載子濃度為1×1014cm-3以上且1×1017cm-3以下。
  19. 如請求項14或15之構造體，其中上述氧化物半導體層之膜厚為50nm~20μm。
  20. 一種氧化物半導體基板，其係將如請求項14至19中任一項之構 造體積層於導電性基板上而成。
  21. 如請求項20之氧化物半導體基板，其中上述導電性基板包含選自單晶矽、多晶矽及微晶矽中之1種以上。
  22. 一種氧化物半導體基板，其係將如請求項14至19中任一項之構造體積層於電氣絕緣性基板上而成。
  23. 一種功率半導體元件，其使用有如請求項20至22中任一項之氧化物半導體基板。
  24. 一種二極體元件，其使用有如請求項20至22中任一項之氧化物半導體基板。
  25. 一種肖特基能障二極體元件，其使用有如請求項20至22中任一項之氧化物半導體基板。
  26. 如請求項25之肖特基能障二極體元件，其將上述金屬薄膜設為肖特基電極層。
  27. 一種電路，其包含如請求項23之功率半導體元件、如請求項24之二極體元件、或者如請求項25或26之肖特基能障二極體元件。
  28. 一種電氣設備，其包含如請求項27之電路。
  29. 一種電子設備，其包含如請求項27之電路。
  30. 一種車輛，其包含如請求項27之電路。
TW103128165A 2013-08-19 2014-08-15 氧化物半導體基板及肖特基能障二極體 TWI615984B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013169966 2013-08-19

Publications (2)

Publication Number Publication Date
TW201515242A true TW201515242A (zh) 2015-04-16
TWI615984B TWI615984B (zh) 2018-02-21

Family

ID=52483294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128165A TWI615984B (zh) 2013-08-19 2014-08-15 氧化物半導體基板及肖特基能障二極體

Country Status (6)

Country Link
US (2) US9691910B2 (zh)
JP (3) JPWO2015025499A1 (zh)
KR (1) KR102226985B1 (zh)
CN (2) CN105453272B (zh)
TW (1) TWI615984B (zh)
WO (1) WO2015025499A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751999B (zh) * 2015-12-25 2022-01-11 日商出光興產股份有限公司 半導體元件及使用其之電氣機器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340356B2 (en) 2015-12-25 2019-07-02 Idemitsu Kosan Co., Ltd. Laminated article
JP6976858B2 (ja) * 2015-12-25 2021-12-08 出光興産株式会社 積層体
JP6975530B2 (ja) * 2015-12-25 2021-12-01 出光興産株式会社 半導体素子及びそれを用いた電気機器
CN107039439B (zh) 2016-02-04 2020-03-10 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP7145077B2 (ja) 2016-10-11 2022-09-30 出光興産株式会社 構造物、その製造方法、半導体素子及び電子回路
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
TWI783003B (zh) * 2017-07-08 2022-11-11 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
JP6977465B2 (ja) * 2017-10-06 2021-12-08 株式会社デンソー 半導体装置の製造方法
GB2569196B (en) 2017-12-11 2022-04-20 Pragmatic Printing Ltd Schottky diode
DE102020132743A1 (de) * 2019-12-13 2021-06-17 Denso Corporation Elektret
JP2022149875A (ja) 2021-03-25 2022-10-07 エヌ・ティ・ティ・コミュニケーションズ株式会社 医療システム及びコンピュータープログラム
CN117954504A (zh) * 2022-10-19 2024-04-30 广州华瑞升阳投资有限公司 一种肖特基势垒二极管

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358782A (en) * 1980-01-17 1982-11-09 Asahi Kasei Kogyo Kabushiki Kaisha Semiconductor device
US4782302A (en) * 1986-10-31 1988-11-01 The United States Of America As Represented By The United States Department Of Energy Detector and energy analyzer for energetic-hydrogen in beams and plasmas
JP2702279B2 (ja) * 1990-11-30 1998-01-21 新コスモス電機株式会社 ガス検知素子
JPH0536975A (ja) 1991-03-07 1993-02-12 Sumitomo Metal Ind Ltd シヨツトキーバリアダイオード素子
JPH04302173A (ja) * 1991-03-29 1992-10-26 Japan Synthetic Rubber Co Ltd 薄膜ダイオード
JPH0897441A (ja) 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
US20020179957A1 (en) * 2001-05-29 2002-12-05 Motorola, Inc. Structure and method for fabricating high Q varactor diodes
JP2004022878A (ja) 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005072367A (ja) * 2003-08-26 2005-03-17 Nippon Oil Corp 光電変換素子
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JP5386084B2 (ja) * 2005-11-18 2014-01-15 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR100723420B1 (ko) * 2006-02-20 2007-05-30 삼성전자주식회사 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
JP2007243080A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
US7389675B1 (en) * 2006-05-12 2008-06-24 The United States Of America As Represented By The National Aeronautics And Space Administration Miniaturized metal (metal alloy)/ PdOx/SiC hydrogen and hydrocarbon gas sensors
JP4929882B2 (ja) * 2006-07-11 2012-05-09 富士電機株式会社 半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5261923B2 (ja) * 2006-10-17 2013-08-14 サンケン電気株式会社 化合物半導体素子
JP4362635B2 (ja) * 2007-02-02 2009-11-11 ローム株式会社 ＺｎＯ系半導体素子
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009164237A (ja) 2007-12-28 2009-07-23 Panasonic Corp ショットキーバリアダイオード
JP2009194225A (ja) * 2008-02-15 2009-08-27 Sumitomo Electric Ind Ltd ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
JP5382763B2 (ja) 2008-04-09 2014-01-08 独立行政法人産業技術総合研究所 半導体素子及びその製造方法と、該半導体素子を備えた電子デバイス
JP5198146B2 (ja) * 2008-05-22 2013-05-15 株式会社東芝 不揮発性記憶装置
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP4803241B2 (ja) * 2008-11-27 2011-10-26 三菱電機株式会社 半導体モジュール
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP2010182852A (ja) * 2009-02-05 2010-08-19 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法及び薄膜トランジスタ
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5453867B2 (ja) * 2009-03-24 2014-03-26 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
US8441047B2 (en) 2009-04-10 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5429287B2 (ja) * 2009-06-15 2014-02-26 株式会社村田製作所 抵抗スイッチング・メモリー素子
JP2011029238A (ja) * 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102450889B1 (ko) * 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101924318B1 (ko) * 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR101636998B1 (ko) * 2010-02-12 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
JP2012138552A (ja) 2010-12-28 2012-07-19 Taiyo Yuden Co Ltd ショットキーダイオードおよびその製造方法
CN103370772A (zh) * 2011-02-18 2013-10-23 出光兴产株式会社 电子元件用绝缘材料形成用组合物、电子元件用绝缘材料、电子元件及薄膜晶体管
JP5800291B2 (ja) * 2011-04-13 2015-10-28 ローム株式会社 ＺｎＯ系半導体素子およびその製造方法
US8546879B2 (en) * 2011-08-18 2013-10-01 Monolithic Power Systems, Inc. High density lateral DMOS with recessed source contact
JP5894393B2 (ja) * 2011-08-19 2016-03-30 出光興産株式会社 酸化物粒子分散液
JP5866727B2 (ja) * 2011-09-08 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３単結晶膜の製造方法及び結晶積層構造体
US8902082B2 (en) 2011-10-11 2014-12-02 Bruce B. Roesner Communicating statuses of vehicles
CN102332474A (zh) * 2011-10-18 2012-01-25 北京工业大学 一种铟镓锌氧化物肖特基二极管器件及其制备方法
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP5984505B2 (ja) * 2012-05-22 2016-09-06 株式会社日立製作所 半導体ガスセンサおよびその製造方法
CN103426910B (zh) * 2012-05-24 2016-01-20 杰力科技股份有限公司 功率半导体元件及其边缘终端结构
US8952470B2 (en) * 2012-09-10 2015-02-10 James John Lupino Low cost high density nonvolatile memory array device employing thin film transistors and back to back Schottky diodes
JP5777586B2 (ja) * 2012-09-20 2015-09-09 株式会社東芝 半導体装置及びその製造方法
JP6071569B2 (ja) * 2013-01-17 2017-02-01 キヤノン株式会社 有機発光素子
JP6222931B2 (ja) * 2013-01-21 2017-11-01 キヤノン株式会社 有機発光素子
JP6581765B2 (ja) * 2013-10-02 2019-09-25 株式会社半導体エネルギー研究所 ブートストラップ回路、およびブートストラップ回路を有する半導体装置
US9300292B2 (en) * 2014-01-10 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Circuit including transistor
JP6541360B2 (ja) * 2014-02-07 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
US9842842B2 (en) * 2014-03-19 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device and electronic device having the same
JP6587497B2 (ja) * 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置
TWI662792B (zh) * 2015-01-29 2019-06-11 日商半導體能源研究所股份有限公司 半導體裝置、電子組件及電子裝置
WO2016128853A1 (en) * 2015-02-09 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US9489988B2 (en) * 2015-02-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751999B (zh) * 2015-12-25 2022-01-11 日商出光興產股份有限公司 半導體元件及使用其之電氣機器

Also Published As

Publication number Publication date
US20160197202A1 (en) 2016-07-07
CN111668315A (zh) 2020-09-15
JP2019080084A (ja) 2019-05-23
US20170263786A1 (en) 2017-09-14
US11769840B2 (en) 2023-09-26
WO2015025499A1 (ja) 2015-02-26
JPWO2015025499A1 (ja) 2017-03-02
KR20160043967A (ko) 2016-04-22
CN105453272A (zh) 2016-03-30
CN105453272B (zh) 2020-08-21
US9691910B2 (en) 2017-06-27
JP7084465B2 (ja) 2022-06-14
KR102226985B1 (ko) 2021-03-11
CN111668315B (zh) 2023-09-12
TWI615984B (zh) 2018-02-21
JP6989545B2 (ja) 2022-01-05
JP2021052203A (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
JP7084465B2 (ja) 酸化物半導体基板及びショットキーバリアダイオード
TWI629799B (zh) Oxide semiconductor substrate and Schottky barrier diode
KR101803553B1 (ko) 반도체 장치 및 그 제작 방법
TWI731844B (zh) 積層體
WO2016132681A1 (ja) 積層体及び積層体の製造方法