JP5777586B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5777586B2
JP5777586B2 JP2012207234A JP2012207234A JP5777586B2 JP 5777586 B2 JP5777586 B2 JP 5777586B2 JP 2012207234 A JP2012207234 A JP 2012207234A JP 2012207234 A JP2012207234 A JP 2012207234A JP 5777586 B2 JP5777586 B2 JP 5777586B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
layer
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012207234A
Other languages
English (en)
Other versions
JP2014063830A (ja
Inventor
啓 吉岡
啓 吉岡
泰伸 斉藤
泰伸 斉藤
藤本　英俊
英俊 藤本
大野　哲也
哲也 大野
敏行 仲
敏行 仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012207234A priority Critical patent/JP5777586B2/ja
Priority to US13/786,359 priority patent/US8963204B2/en
Priority to CN201310070533.2A priority patent/CN103681884A/zh
Publication of JP2014063830A publication Critical patent/JP2014063830A/ja
Application granted granted Critical
Publication of JP5777586B2 publication Critical patent/JP5777586B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
地球温暖化をはじめとした環境汚染や、資源枯渇の問題などにより、システムの省エネルギー化の重要度が増大している。その動きに伴い、発電、供給された電力エネルギーを実際の機器にて使用する際の電力変換効率の向上による省エネルギー効果が最近高い注目を集めている。電力変換の効率向上には、変換回路に使用されるスイッチングデバイスの性能向上が求められる。
そのようなスイッチングデバイスとしてパワー半導体デバイスが用いられており、電力変換回路の性能向上にはパワー半導体デバイスの性能向上が求められる。現在広く用いられているシリコンパワー半導体デバイスの性能は、近年の技術進展により、シリコンの材料としての特性によって制限されるところに到達しつつある。
このような背景により、近年、半導体材料を新しいものに変えることにより、パワーデバイスの性能向上を達成しようという研究開発が盛んに行われている。この新しい材料の有力な候補として、窒化ガリウム系材料が挙げられている。
特開２００７−３２９３５０号公報
本発明の実施形態は、リーク電流の小さい半導体装置及びその製造方法を提供する。
実施形態によれば、半導体装置は、III族元素を含む第１の窒化物半導体層と、III族元素を含む第２の窒化物半導体層と、III族元素を含む第３の窒化物半導体層と、絶縁膜と、オーミック電極と、ショットキー電極と、を備えている。前記第２の窒化物半導体層は、前記第１の窒化物半導体層上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きい。前記第３の窒化物半導体層は、前記第２の窒化物半導体層上に設けられている。前記絶縁膜は、前記第３の窒化物半導体層に接して、前記第３の窒化物半導体層上に設けられている。前記オーミック電極は、前記第２の窒化物半導体層に対してオーミック接触している。前記ショットキー電極は、前記第２の窒化物半導体層に対してショットキー接触している。前記オーミック電極と前記ショットキー電極との間における前記第３の窒化物半導体層の表面領域は、前記第３の窒化物半導体層の構成元素と異種の元素を、前記第３の窒化物半導体層における前記表面領域よりも前記第２の窒化物半導体層側の領域よりも高濃度で含み、前記異種の元素を含む領域は、前記第３の窒化物半導体層と前記絶縁膜との界面を挟んで前記第３の窒化物半導体層の前記表面領域および前記絶縁膜の前記第３の窒化物半導体層側の領域に広がっている。
第１実施形態の半導体装置の模式断面図。 第１実施形態の半導体装置の製造方法を示す模式断面図。 第１実施形態の半導体装置の製造方法を示す模式断面図。 第１実施形態の半導体装置の製造方法を示す模式断面図。 第１実施形態の半導体装置の他の製造方法を示す模式断面図。 第１実施形態の変形例の半導体装置の模式断面図。 第２実施形態の半導体装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
（第１実施形態）
図１は、第１実施形態の半導体装置５１の模式断面図である。第１実施形態では、半導体装置５１として、ショットキーバリアダイオードを例示する。
第１実施形態の半導体装置５１は、第１の窒化物半導体層としてのチャネル層３と、チャネル層３よりもバンドギャップが大きい第２の窒化物半導体層としての障壁層４とのヘテロ接合構造を有する。
チャネル層３は基板１上にバッファ層２を介して設けられ、障壁層４はチャネル層３上に設けられている。
障壁層４上には、第３の窒化物半導体層としてのキャップ層５が設けられている。キャップ層５も、障壁層４に対してヘテロ接合している。キャップ層５は、障壁層４の上面を覆って保護している。
チャネル層３、障壁層４およびキャップ層５は、III族元素を含む窒化物半導体層である。チャネル層３、障壁層４およびキャップ層５は、III族元素として、例えば、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）などを含み、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表される窒化物半導体である。
例えば、チャネル層３はノンドープのＧａＮ層であり、障壁層４はｎ型ＡｌＧａＮ層であり、キャップ層５はｎ型あるいはノンドープのＧａＮ層である。
基板１およびバッファ層２には、III族元素を含む窒化物半導体のエピタキシャル成長に適した材料が用いられる。基板１は、例えば、サファイア、ＳｉＣ、Ｓｉ、ＧａＮなどを用いることができる。バッファ層２は、例えば、ＡｌＮ、ＡｌＧａＮなどを用いることができる。
キャップ層５は、後述するように障壁層４の全面に形成される。その後、キャップ層５の一部が除去され、障壁層４の一部が露出される。その障壁層４が露出した部分の上に、アノード電極７とカソード電極８が設けられる。
アノード電極７は、障壁層４に対してショットキー接触したショットキー電極である。カソード電極８は、障壁層４に対してオーミック接触したオーミック電極である。
アノード電極７は障壁層４の表面とキャップ層５の表面との段差部を覆い、アノード電極７の一部がキャップ層５の表面上に乗り上げている。カソード電極８は、アノード電極７に対して離間した位置で、障壁層４の表面とキャップ層５の表面との段差部を覆い、カソード電極８の一部がキャップ層５の表面上に乗り上げている。
キャップ層５上、アノード電極７上およびカソード電極８上には、絶縁膜６が設けられている。絶縁膜６は、無機膜であり、例えばシリコン窒化膜である。あるいは、絶縁膜６として、シリコン酸化膜、シリコン酸窒化膜を用いてもよい。
絶縁膜６は、キャップ層５の表面に接し、キャップ層５の表面を覆って保護している。アノード電極７の一部およびカソード電極８の一部は、絶縁膜６から露出され、図示しない配線層に接続されている。
チャネル層３と障壁層４とのヘテロ接合構造において、障壁層４の方がチャネル層３よりも格子定数が小さいことから障壁層４に歪みが生じる。この歪みによるピエゾ効果により障壁層４内にピエゾ分極が生じ、チャネル層３における障壁層４との界面付近に２次元電子ガスが分布する。この２次元電子ガスが、ショットキーバリアダイオードにおけるアノード電極７とカソード電極８間の電流パスとなる。アノード電極７と障壁層４との接合によって生じるショットキー障壁より、ダイオードの整流作用が得られる。
実施形態の半導体装置５１は、例えば電力変換用途のパワーデバイスに適している。パワーデバイスにおいて、耐圧とオン抵抗との間には、素子材料で決まるトレードオフの関係がある。実施形態によれば、シリコンよりもワイドバンドギャップの窒化物半導体を用いることで、材料で決まる耐圧とオン抵抗のトレードオフ関係をシリコンに比べて改善でき、低オン抵抗化および高耐圧化が可能である。
また、実施形態によれば、アノード電極７とカソード電極８との間で絶縁膜６に接するキャップ層５の表面領域には、イオン注入法により、キャップ層５の構成元素と異種または同種の元素が注入されている。図において、イオン注入された元素が分布する領域９を模式的に破線で表す。
イオン注入されたキャップ層５の表面領域は、キャップ層５と絶縁膜６との界面から、例えば２〜２０ｎｍほどの深さの領域である。
キャップ層５の構成元素は、例えば、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、窒素（Ｎ）などであり、キャップ層５の表面領域に注入されるキャップ層５の構成元素と異種の元素は、例えば、ホウ素（Ｂ）、アルゴン（Ａｒ）、鉄（Ｆｅ）、フッ素（Ｆ）、塩素（Ｃｌ）などである。
上記異種元素は、キャップ層５の表面領域に制限して注入され、キャップ層５の下の障壁層４には到達しない。また、イオン注入後に、注入された元素を拡散させるアニールは行われない。
したがって、キャップ層５の厚み方向で上記異種元素の濃度が変化しており、キャップ層５の表面領域の異種元素濃度は、キャップ層５における表面領域よりも下の障壁層４側の領域の異種元素濃度よりも高い。キャップ層５における表面領域よりも下の領域には、イオン注入法で注入された上記異種元素はほとんど含まれていない。
なお、キャップ層５には、成膜時の原料に起因した異種元素（例えば、炭素、水素など）が含まれるが、それら元素の濃度は厚み方向でほとんど変化していない。
また、後述するように、キャップ層５上に絶縁膜６を形成した後に、絶縁膜６の上面側からイオン注入が行われる。このときの注入深さ制御のばらつきにより、上記異種元素を含む領域は、キャップ層５と絶縁膜６との界面を挟んでキャップ層５の表面領域、および絶縁膜６のキャップ層５側の領域に広がって分布する。
イオン注入された領域９では、元素が打ち込まれたときの衝撃により、キャップ層５の結晶、およびキャップ層５と絶縁膜６との界面に存在するホッピング伝導の原因となる界面準位が破壊され、高い絶縁性を有する領域となっている。このため、アノード電極７とカソード電極８との間の、キャップ層５と絶縁膜６との界面を介したリーク電流を大幅に低減できる。
チャネル層３及び障壁層４にはイオン注入されておらず、チャネル層３及び障壁層４は高い結晶性を有する。したがって、電流パス（２次元電子ガス）はイオン注入の影響を受けず、ショットキーバリアダイオードのオン抵抗はイオン注入の影響を受けない。
また、キャップ層５と絶縁膜６との界面に存在する界面準位が破壊されることで、高電圧印加時に上記界面準位に電子が補足されてオン抵抗が増加する現象（電流コラプス現象）を抑えることができる。
キャップ層５の表面領域には、キャップ層５の構成元素と異種の元素をイオン注入することに限らず、キャップ層５の構成元素と同種の元素を注入してもよい。この場合でも、イオン注入された領域９では、元素が打ち込まれたときの衝撃により、キャップ層５の結晶、およびキャップ層５と絶縁膜６との界面に存在する界面準位が破壊され、高い絶縁性を有する領域となっている。このため、アノード電極７とカソード電極８との間の、キャップ層５と絶縁膜６との界面を介したリーク電流を大幅に低減できる。また、電流コラプス現象も抑えることができる。
キャップ層５の構成元素と同種の元素として例えば窒素（Ｎ）がイオン注入法により、キャップ層５の表面領域に注入される。窒素は、キャップ層５の表面領域に制限して注入されるため、キャップ層５の表面領域の窒素濃度は、その表面領域よりも障壁層４側の領域の窒素濃度よりも高くなる。
したがって、キャップ層５の表面領域ではIII族元素（例えばＧａ）と窒素との組成比が成膜時の組成比から変化する。アノード電極７とカソード電極８との間で絶縁膜６に接するキャップ層５の表面領域のIII族元素と窒素との結合（Ｇａ−Ｎ結合）数は、キャップ層５における表面領域よりも障壁層４側の領域のIII族元素と窒素との結合（Ｇａ−Ｎ結合）数よりも少なくなる。
キャップ層５におけるＧａ−Ｎ結合数は、例えば、ＸＰＳ（X-ray Photoelectron Spectroscopy）法により、Ｇａ−Ｎ結合ピークの半値幅やピーク強度を分析することで検出することができる。
ＸＰＳ法では、試料表面にＸ線を照射し、放出される光電子を検出する。放出される光電子は、対象となる原子の内殻電子に起因するものであり、そのエネルギーは元素ごとに定まることから、Ｘ線照射により放出される光電子のエネルギー分布を測定することで、試料表面の元素の種類、存在量、化学結合状態に関する知見を得ることができる。
次に、図２（ａ）〜図４（ｂ）を参照して、第１実施形態の半導体装置５１の製造方法について説明する。
基板１上には、図２（ａ）に示すように、バッファ層２、チャネル層３、障壁層４およびキャップ層５が、例えばＭＯＣＶＤ（metal organic chemical vapor deposition）法により順にエピタキシャル成長される。
キャップ層５を形成した後、図２（ｂ）に示すように、キャップ層５の一部をエッチングして凹部２１を形成する。例えば、塩素系ガスを用いたＲＩＥ（Reactive Ion Etching）法によって、障壁層４の厚み方向の途中までエッチングする。凹部２１の底に障壁層４が露出する。
凹部２１内には、図３（ａ）に示すように、オーミック電極であるカソード電極８が形成される。カソード電極８は、例えば、凹部２１の内壁に形成されるチタン膜と、このチタン膜上に形成されるアルミニウム膜との積層膜である。
その積層膜が図示しないレジスト膜をマスクにした蒸着法で形成された後、レジスト膜とともに積層膜の不要部分が除去（リフトオフ）され、凹部２１内に積層膜がカソード電極８として残される。
この後、例えばＲＴＡ（Rapid Thermal Annealing）法による、７５０℃のアニールが３０秒間行われる。このアニールにより、カソード電極８と障壁層４との接触抵抗が低減され、カソード電極８と障壁層４とはオーミックコンタクトする。
カソード電極８を形成した後、図３（ｂ）に示すように、キャップ層５における他の一部をエッチングして凹部２２を形成する。例えば、塩素系ガスを用いたＲＩＥ法によって、障壁層４の厚み方向の途中までエッチングする。凹部２２の底に障壁層４が露出する。
凹部２２内には、図４（ａ）に示すように、ショットキー電極であるアノード電極７が形成される。アノード電極７は、例えば、凹部２２の内壁に形成されるニッケル膜と、このニッケル膜上に形成される金膜との積層膜である。
その積層膜が図示しないレジスト膜をマスクにした蒸着法で形成された後、レジスト膜とともに積層膜の不要部分が除去（リフトオフ）され、凹部２２内に積層膜がアノード電極７として残される。
カソード電極８と障壁層４とのオーミックコンタクトをとるアニールの後に、アノード電極７が形成される。したがって、カソード電極８と障壁層４とのオーミックコンタクトをとるアニールによって、アノード電極７と障壁層４とがオーミックコンタクトしてしまうことがなく、アノード電極７と障壁層４とのショットキーコンタクトが維持される。
なお、凹部２２は、図６（ａ）に示すように、チャネル層３に達してもよく、アノード電極７はチャネル層３にショットキーコンタクトしてもよい。
アノード電極７を形成した後、図４（ｂ）に示すように、キャップ層５上、アノード電極７上、およびカソード電極８上に、絶縁膜６を形成する。絶縁膜６として、例えばＣＶＤ（Chemical Vapor Deposition）法によりシリコン窒化膜が形成される。
絶縁膜６を形成した後、絶縁膜６の上面側から、アノード電極７とカソード電極８との間で絶縁膜６に接するキャップ層５の表面領域に、前述した元素をイオン注入法により注入する。
これにより、図１に示すように、キャップ層５の表面領域およびその表面領域が隣接する絶縁膜６におけるキャップ層５との界面側の領域に、イオン注入により結晶および界面準位が破壊された領域９が形成される。
なお、図５（ａ）に示すように、絶縁膜６を形成する前に、キャップ層５の表面領域に上記元素をイオン注入し、その後、図５（ｂ）に示すように、絶縁膜６を形成してもよい。
この場合、図５（ｂ）に示すように、イオン注入された領域９は、キャップ層５の表面には形成されるが、絶縁膜６には形成されない。
イオン注入後にアニールは行われない。そして、実施形態によれば、カソード電極８と障壁層４とのオーミックコンタクトをとるアニールの後に、キャップ層５の表面領域にイオン注入が行われる。したがって、イオン注された元素がアニールによって拡散することがない。このため、注入された元素は、キャップ層５の表面領域に制限され、電流パスの形成に寄与するチャネル層３及び障壁層４はイオン注入の影響を受けず、結晶性が損なわれずにオン抵抗の低下をまねかない。
イオン注入された領域９は、アノード電極７とカソード電極８との間のキャップ層５の表面領域の全面にわたって形成されることに限らない。イオン注入された領域９は、図６（ｂ）に示すように、アノード電極７近傍のキャップ層５の表面領域と、カソード電極８近傍のキャップ層５の表面領域に選択的に形成してもよい。
この場合でも、キャップ層５と絶縁膜６との界面を介した電流リークパスの一部に、結晶及び界面準位の破壊による高い絶縁性を与えることができる。また、電流コラプス現象の原因となる高電圧印加時の電子のトラップは、電極近傍で起こりやすいため、電極近傍の界面準位の破壊は電流コラプス現象の抑制に有効となる。
以上説明した第１実施形態によれば、オン時の電流パスの形成に寄与するチャネル層３及び障壁層４の性能を劣化させることなく、リーク電流が小さいショットキーバリアダイオードを提供できる。
（第２実施形態）
図７（ａ）は、第２実施形態の半導体装置６１の模式断面図である。第２実施形態では、半導体装置６１として、ショットキーゲートトランジスタを例示する。
第２実施形態の半導体装置６１は、オーミック電極としてドレイン電極１１とソース電極１２が設けられ、ショットキー電極としてゲート電極１３が設けられている点で、第１実施形態の半導体装置（ショットキーダイオード）５１と異なる。
第２実施形態の半導体装置６１において、第１実施形態の半導体装置５１と同じ要素には同じ符号を付し、その詳細な説明は省略する場合がある。
第２実施形態の半導体装置６１は、第１の窒化物半導体層としてのチャネル層３と、チャネル層３よりもバンドギャップが大きい第２の窒化物半導体層としての障壁層４とのヘテロ接合構造を有する。
チャネル層３は基板１上にバッファ層２を介して設けられ、障壁層４はチャネル層３上に設けられている。障壁層４上には、第３の窒化物半導体層としてのキャップ層５が設けられている。
キャップ層５は、第１実施形態と同様に障壁層４の全面に形成された後、一部が除去される。キャップ層５の一部が除去された凹部内に、ドレイン電極１１、ソース電極１２、およびゲート電極１３が設けられる。
ドレイン電極１１、ソース電極１２およびゲート電極１３は互いに離間し、ドレイン電極１１とソース電極１２との間にゲート電極１３が設けられている。
ドレイン電極１１、ソース電極１２およびゲート電極１３のそれぞれは、障壁層４の表面とキャップ層５の表面との段差部を覆い、各電極１１、１２、１３の一部がキャップ層５の表面上に乗り上げている。
キャップ層５上、ドレイン電極１１上、ソース電極１２上およびゲート電極１３上には、絶縁膜６が設けられている。絶縁膜６は、例えばシリコン窒化膜である。
絶縁膜６は、キャップ層５の表面に接し、キャップ層５の表面を覆って保護している。各電極１１、１２、１３の一部は、絶縁膜６から露出され、図示しない配線層に接続されている。
第２実施形態においても、チャネル層３における障壁層４との界面付近に分布する２次元電子ガスが、ショットキーゲートトランジスタにおける電流パスとなる。ゲート電極１３に印加するゲート電圧を制御することで、ゲート電極１３下の２次元電子ガス濃度が増減し、ドレイン電極１１とソース電極１２との間に流れる電流を制御できる。
第２実施形態においても、各電極間で絶縁膜６に接するキャップ層５の表面領域には、イオン注入法により、キャップ層５の構成元素と異種または同種の元素が注入されている。すなわち、ソース電極１２とゲート電極１３との間で絶縁膜６に接するキャップ層５の表面領域、およびゲート電極１３とドレイン電極１１との間で絶縁膜６に接するキャップ層５の表面領域に、イオン注入された領域９が形成されている。
キャップ層５と異種または同種の元素は、キャップ層５の表面領域に制限して注入され、キャップ層５の下の障壁層４には到達しない。また、イオン注入後に、注入された元素を拡散させるアニールは行われない。
キャップ層５上に絶縁膜６を形成した後に、絶縁膜６の上面側からイオン注入が行われた場合には、そのときの注入深さ制御のばらつきにより、イオン注入領域９は、キャップ層５と絶縁膜６との界面を挟んでキャップ層５の表面領域、および絶縁膜６におけるキャップ層５側の領域に広がって分布する。
あるいは、絶縁膜６を形成する前にキャップ層５の表面領域にイオン注入した場合には、絶縁膜６にはイオン注入領域９は形成されない。
第２実施形態においても、イオン注入された領域９では、元素が打ち込まれたときの衝撃により、キャップ層５の結晶、およびキャップ層５と絶縁膜６との界面に存在する界面準位が破壊され、高い絶縁性を有する領域となっている。このため、ゲート電極１３とドレイン電極１１間、およびゲート電極１３とソース電極１２間の、キャップ層５と絶縁膜６との界面を介したリーク電流を大幅に低減できる。
チャネル層３及び障壁層４にはイオン注入されておらず、チャネル層３及び障壁層４は高い結晶性を有する。したがって、電流パス（２次元電子ガス）はイオン注入の影響を受けず、ショットキーゲートトランジスタのオン抵抗はイオン注入の影響を受けない。
また、キャップ層５と絶縁膜６との界面に存在する界面準位が破壊されることで、高電圧印加時の電流コラプス現象を抑えることができる。
第２実施形態においても、オーミック電極のアニールの後に、ショットキー電極が形成され、さらにその後に、キャップ層５の表面領域にイオン注入が行われる。
すなわち、ドレイン電極１１とソース電極１２を形成した後、アニールによりドレイン電極１１と障壁層４とのオーミックコンタクトがとられ、ソース電極１２と障壁層４とのオーミックコンタクトがとられる。
その後に、ゲート電極１３が形成されるため、オーミック電極と障壁層４とのオーミックコンタクトをとるアニールによって、ゲート電極１３と障壁層４とがオーミックコンタクトしてしまうことがなく、ゲート電極１３と障壁層４とのショットキーコンタクトが維持される。
また、イオン注された元素が上記アニールによって拡散することがない。このため、注入された元素は、キャップ層５の表面領域に制限され、電流パスの形成に寄与するチャネル層３及び障壁層４はイオン注入の影響を受けず、結晶性が損なわれずにオン抵抗の低下をまねかない。
なお、第２実施形態においても、イオン注入された領域９は、オーミック電極とショットキー電極との間のキャップ層５の表面領域の全面にわたって形成されることに限らない。イオン注入された領域９は、図７（ｂ）に示すように、例えば、ゲート電極１３近傍のキャップ層５の表面領域と、ドレイン電極１１近傍のキャップ層５の表面領域に選択的に形成してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…基板、２…バッファ層、３…第１の窒化物半導体層（チャネル層）、４…第２の窒化物半導体層（障壁層）、５…第３の窒化物半導体層（キャップ層）、６…絶縁膜、７…アノード電極、８…カソード電極、９…キャップ層の表面領域、１１…ドレイン電極、１２…ソース電極、１３…ゲート電極

Claims (8)

  1. III族元素を含む第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きく、III族元素を含む第２の窒化物半導体層と、
    前記第２の窒化物半導体層上に設けられ、III族元素を含む第３の窒化物半導体層と、
    前記第３の窒化物半導体層に接して、前記第３の窒化物半導体層上に設けられた絶縁膜と、
    前記第２の窒化物半導体層に対してオーミック接触したオーミック電極と、
    前記第２の窒化物半導体層に対してショットキー接触したショットキー電極と、
    を備え、
    前記オーミック電極と前記ショットキー電極との間における前記第３の窒化物半導体層の表面領域は、前記第３の窒化物半導体層の構成元素と異種の元素を、前記第３の窒化物半導体層における前記表面領域よりも前記第２の窒化物半導体層側の領域よりも高濃度で含み、
    前記異種の元素を含む領域は、前記第３の窒化物半導体層と前記絶縁膜との界面を挟んで前記第３の窒化物半導体層の前記表面領域および前記絶縁膜の前記第３の窒化物半導体層側の領域に広がっている半導体装置。
  2. 前記異種の元素は、ホウ素、アルゴン、鉄、フッ素または塩素である請求項１記載の半導体装置。
  3. III族元素を含む第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きく、III族元素を含む第２の窒化物半導体層と、
    前記第２の窒化物半導体層上に設けられ、III族元素を含む第３の窒化物半導体層と、
    前記第３の窒化物半導体層に接して、前記第３の窒化物半導体層上に設けられた絶縁膜と、
    前記第２の窒化物半導体層に対してオーミック接触したオーミック電極と、
    前記第２の窒化物半導体層に対してショットキー接触したショットキー電極と、
    を備え、
    前記オーミック電極と前記ショットキー電極との間における前記第３の窒化物半導体層の表面領域の前記III族元素と窒素との結合数は、前記第３の窒化物半導体層における前記表面領域よりも前記第２の窒化物半導体層側の領域の前記III族元素と窒素との結合数よりも少ない半導体装置。
  4. 前記第３の窒化物半導体層の前記表面領域の窒素濃度は、前記表面領域よりも前記第２の窒化物半導体層側の前記領域の窒素濃度よりも高い請求項３記載の半導体装置。
  5. III族元素を含む第１の窒化物半導体層上に、前記第１の窒化物半導体層よりもバンドギャップが大きく、III族元素を含む第２の窒化物半導体層を形成する工程と、
    前記第２の窒化物半導体層上に、III族元素を含む第３の窒化物半導体層を形成する工程と、
    前記第３の窒化物半導体層上に、前記第３の窒化物半導体層に接する絶縁膜を形成する工程と、
    前記第２の窒化物半導体層に対してオーミック接触するオーミック電極を形成する工程と、
    前記第２の窒化物半導体層に対してショットキー接触するショットキー電極を形成する工程と、
    前記オーミック電極を形成した後、アニールする工程と、
    前記アニールの後、前記第３の窒化物半導体層の表面領域に、イオン注入法により、前記第３の窒化物半導体層の構成元素と異種または同種の元素を注入する工程と、
    を備えた半導体装置の製造方法。
  6. 前記オーミック電極を形成した後、アニールする工程をさらに備え、
    前記アニールの後、前記ショットキー電極を形成する請求項５記載の半導体装置の製造方法。
  7. 前記第３の窒化物半導体層上に前記絶縁膜を形成した後に、前記第３の窒化物半導体層と前記絶縁膜との界面を挟む前記第３の窒化物半導体層の前記表面領域および前記絶縁膜の前記第３の窒化物半導体層側の領域に、前記元素を注入する請求項５または６に記載の半導体装置の製造方法。
  8. 前記第３の窒化物半導体層上に前記絶縁膜を形成する前に、前記第３の窒化物半導体層の前記表面領域に、前記元素を注入する請求項５または６に記載の半導体装置の製造方法。
JP2012207234A 2012-09-20 2012-09-20 半導体装置及びその製造方法 Expired - Fee Related JP5777586B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012207234A JP5777586B2 (ja) 2012-09-20 2012-09-20 半導体装置及びその製造方法
US13/786,359 US8963204B2 (en) 2012-09-20 2013-03-05 Semiconductor device and method for manufacturing same
CN201310070533.2A CN103681884A (zh) 2012-09-20 2013-03-06 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012207234A JP5777586B2 (ja) 2012-09-20 2012-09-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014063830A JP2014063830A (ja) 2014-04-10
JP5777586B2 true JP5777586B2 (ja) 2015-09-09

Family

ID=50273574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012207234A Expired - Fee Related JP5777586B2 (ja) 2012-09-20 2012-09-20 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8963204B2 (ja)
JP (1) JP5777586B2 (ja)
CN (1) CN103681884A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6198039B2 (ja) * 2013-04-12 2017-09-20 住友電工デバイス・イノベーション株式会社 半導体装置
CN105453272B (zh) * 2013-08-19 2020-08-21 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
CN104465795B (zh) * 2014-11-19 2017-11-03 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
CN105789296B (zh) * 2015-12-29 2019-01-25 中国电子科技集团公司第五十五研究所 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
CN113270478B (zh) * 2021-04-23 2023-02-17 北京大学深圳研究生院 化合物半导体续流功率晶体管

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3097637B2 (ja) 1997-12-08 2000-10-10 日本電気株式会社 半導体装置及びその製造方法
JP4221697B2 (ja) * 2002-06-17 2009-02-12 日本電気株式会社 半導体装置
JP2007329350A (ja) 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2007335736A (ja) * 2006-06-16 2007-12-27 New Japan Radio Co Ltd 窒化物半導体装置
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
US20090321787A1 (en) * 2007-03-20 2009-12-31 Velox Semiconductor Corporation High voltage GaN-based heterojunction transistor structure and method of forming same
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5416399B2 (ja) * 2008-02-13 2014-02-12 株式会社東芝 半導体装置
JP2010171416A (ja) * 2008-12-26 2010-08-05 Furukawa Electric Co Ltd:The 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
JP2010258148A (ja) 2009-04-23 2010-11-11 Sharp Corp 化合物半導体素子
JP2011146613A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
JP5209018B2 (ja) 2010-09-30 2013-06-12 株式会社東芝 窒化物半導体装置
JP5418482B2 (ja) 2010-12-08 2014-02-19 富士通株式会社 化合物半導体積層構造

Also Published As

Publication number Publication date
JP2014063830A (ja) 2014-04-10
US8963204B2 (en) 2015-02-24
US20140077263A1 (en) 2014-03-20
CN103681884A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP5468768B2 (ja) 電界効果トランジスタ及びその製造方法
Hwang et al. p-GaN gate HEMTs with tungsten gate metal for high threshold voltage and low gate current
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP5841417B2 (ja) 窒化物半導体ダイオード
JP5777586B2 (ja) 半導体装置及びその製造方法
US8350297B2 (en) Compound semiconductor device and production method thereof
JP5534661B2 (ja) 半導体装置
JP4794655B2 (ja) 電界効果トランジスタ
JP2013235873A (ja) 半導体装置およびその製造方法
JP2006216671A (ja) 窒素化合物半導体素子
JP2011029506A (ja) 半導体装置
TWI433319B (zh) Compound semiconductor device
US20160118489A1 (en) Semiconductor device
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP2009206123A (ja) Ｈｆｅｔおよびその製造方法
US9680001B2 (en) Nitride semiconductor device
JP2017183703A (ja) 改良された電子ガス閉込めヘテロ接合トランジスタ
JP2011109131A (ja) 窒化物半導体装置
JP2011142358A (ja) 窒化物半導体装置
JP5100002B2 (ja) 窒化物半導体装置
JP2013229458A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2017143231A (ja) 半導体装置
JP4761718B2 (ja) 半導体装置およびその製造方法
JP2009289827A (ja) へテロ接合を有する半導体装置とその製造方法
JP2007250955A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150707

LAPS Cancellation because of no payment of annual fees