KR100723420B1 - 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자 - Google Patents
비정질 합금 산화층을 포함하는 비휘발성 메모리 소자 Download PDFInfo
- Publication number
- KR100723420B1 KR100723420B1 KR1020060016224A KR20060016224A KR100723420B1 KR 100723420 B1 KR100723420 B1 KR 100723420B1 KR 1020060016224 A KR1020060016224 A KR 1020060016224A KR 20060016224 A KR20060016224 A KR 20060016224A KR 100723420 B1 KR100723420 B1 KR 100723420B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- memory device
- amorphous alloy
- lower electrode
- upper electrode
- Prior art date
Links
- 229910000808 amorphous metal alloy Inorganic materials 0.000 title claims abstract description 28
- 229910044991 metal oxide Inorganic materials 0.000 title 1
- 150000004706 metal oxides Chemical class 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 229910052723 transition metal Inorganic materials 0.000 claims description 7
- 150000003624 transition metals Chemical class 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 229910002064 alloy oxide Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 239000010409 thin film Substances 0.000 description 11
- 229910000314 transition metal oxide Inorganic materials 0.000 description 11
- 238000002441 X-ray diffraction Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자에 관한 것이다. 비휘발성 반도체 메모리 소자에 있어서, 하부 전극; 상기 하부 전극 상에 비정질 합금 산화물을 포함하여 형성된 산화층; 및 상기 산화층 상에 형성된 상부 전극;을 포함하는 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자를 제공한다.
Description
도 1a는 일반적인 구조의 저항 변환 물질을 포함하는 메모리 소자의 구조를 나타낸 도면이다.
도 2a는 Si 기판 상에 전이 금속 산화물인 ZnO를 형성시킨 뒤, XRD(X-ray diffraction : X 선 회절)로 그 결정성을 측정한 그래프이다.
도 2b는 상기 도 2a의 ZnO 표면을 나타낸 SEM 사진이다.
도 3은 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자를 나타낸 도면이다.
도 4a는 In2O3-ZnO(IZO) 박막에 대해 XRD(X-ray diffraction : X 선 회절)로 그 결정성을 측정한 그래프이다.
도 4b는 상기 도 4a의 IZO 박막의 표면을 나타낸 SEM 사진이다.
도 5는 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자의 스위칭 특성을 나타낸 그래프이다.
도 6a는 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자의 endurance 특성을 나타낸 그래프이다.
도 6b는 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자의 리텐션(retention) 특성을 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 30... 기판 12, 32... 하부 전극
14, 34... 산화층 16, 36... 상부 전극
본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 상세하게는 결정 구조가 서로 다른 물질을 배합하여 비정질 박막을 형성하여 고속 동작이 가능하며 저전력으로 구동하는 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자에 관한 것이다.
현재 반도체 메모리 소자는 단위 면적당 메모리 셀의 수, 즉 집적도가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하므로 이에 관한 많은 연구가 진행되어 왔다.
일반적인 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리 장치인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다.
비휘발성 메모리 소자는 전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 것으로 대표적으로 플래쉬 메모리를 들 수 있다. 플래쉬 메모리는 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory), PRAM(Phase-change Random Access Memory) 및 RRAM(Resistance Random Access Memory) 등이 있다.
이중 RRAM(resistance random access memory)은 주로 전이 금속 산화물의 전압에 따른 저항 값이 달라지는 특성(저항 변환 특성)을 이용한 것으로, 도 1a에는 일반적인 구조의 저항 변환 물질을 이용한 RRAM 소자의 구조를 나타낸 것이다.
도 1a을 참조하면, 기판(10) 상에 하부 전극(12), 산화층(14) 및 상부 전극(16)이 순차적으로 형성되어 있다. 하부 전극(12) 및 상부 전극(16)은 일반적인 전도성 물질로 형성된 것이며, 산화층(14)은 저항 변환(가변 저항) 특성을 지닌 전이 금속 산화물로 형성된다. 구체적으로 산화층(14)은 ZnO, TiO2, Nb2O5, ZrO2 또는 NiO 등을 이용하여 형성시킬 수 있다.
일반적으로 Perovskite-RRAM의 경우에는 스위칭 물질군으로 Perovskite 산화물을 이용하며, 대표적으로 PCMO(PrCaMnO3) 또는 Cr-STO(SrTiO3)와 같은 물질을 산화층으로 이용하며, 쇼트키 장벽 변형(Schottky Barrier Deformation)의 원리를 이 용하여 메모리 노드에 가해주는 극성에 따라 메모리 특성을 구현한 예가 있다.
전이 금속 산화물(Transition metal oxide : TMO)을 이용한 RRAM 소자의 경우에도 메모리 소자로 사용가능한 스위칭 특성을 지니고 있다. 그러나, 전이 금속 산화물의 경우 결정화된 박막 상태로 메모리 소자로 이용하는 경우 노드(node) 미세화에 한계가 있다.
도 2a는 Si 기판 상에 전이 금속 산화물인 ZnO를 형성시킨 뒤, XRD(X-ray diffraction : X 선 회절)로 그 결정성을 측정한 그래프이다.
도 2a를 참조하면, Si(100) 피크, ZnO(0002) 피크 및 ZnO(10-12) 피크가 관찰되어 결정화가 진행된 것을 확인할 수 있다.
도 2b는 ZnO 표면에 대해 나타낸 SEM 사진으로서, 이와 같이 RRAM의 산화층의 결정화가 진행된 경우에는 그레인 사이즈가 크므로 균일한 특성의 메모리 소자 구현이 어렵게 되는 문제점이 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위한 것으로, 결정성 박막을 저항성 메모리 소자에 이용하는 경우 발생할 수 있는 노드(node) 미세화의 한계를 극복하기 위하여 전이 금속 산화물을 포함하는 산화층을 비정질화한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자를 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
비휘발성 반도체 메모리 소자에 있어서,
하부 전극;
상기 하부 전극 상에 비정질 합금 산화물을 포함하여 형성된 산화층; 및
상기 산화층 상에 형성된 상부 전극;을 포함하는 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자를 제공한다.
본 발명에 있어서, 상기 산화층은, 전이 금속을 포함하는 제 1금속 및 상기 제 1금속과 결정 특성이 서로 다른 제 2금속의 합금 산화물로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 제 1금속은 전이 금속으로는 Ni, Ti, Hf, Zr, Zn, W, Co 또는 Nb 중 어느 하나인 것을 특징으로 한다.
본 발명에 있어서, 상기 제 2금속은 Al 또는 In인 것을 특징으로 한다.
본 발명에 있어서, 상기 하부 전극 또는 상부 전극은 상기 산화층과 쇼트키 접합 구조인 것을 특징으로 한다.
본 발명에 있어서, 상기 산화층이 n형 산화물로 형성된 경우, 상기 하부 전극 또는 상부 전극 중 어느 하나는 Pt, Ir, Ru 또는 이들의 산화물로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 산화층이 p형 산화물로 형성된 경우, 상기 하부 전극 또는 상부 전극 중 어느 하나는 Ti 또는 Ag로 형성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자에 대해 상세히 설명하고자 한다. 여기서, 도면에 도시된 층이나 영역들의 두께 및 폭은 설명을 위하여 과장되게 도시한 것임을 명심하여야 한다.
도 3은 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자의 구조를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자는 기판(30) 상에 순차적으로 형성된 하부 전극(32), 비정질 산화물로 형성된 산화층(34) 및 상부 전극(36)을 포함한다.
여기서, 기판(30)은 선택적으로 마련되는 것으로 일반적인 반도체 소자의 기판으로 사용될 수 있는 물질이면 제한 없이 적용 가능하며, 통상 Si, SiO2, SiC 등으로 형성시킬 수 있다.
산화층(34)은 저항 변환 물질로 형성된 것으로 기본적으로 결정 특성이 다른 두 가지 이상의 금속을 포함하는 합금 산화물로 형성된다. 그리고, 금속 중 적어도 하나는 전이 금속인 것이 바람직하다. 전이 금속으로는 Ni, Ti, Hf, Zr, Zn, W, Co 또는 Nb를 들 수 있으며, 이들의 산화물은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5의 형태가 된다. 그리고, 부가되는 금속으로는 상기 전이 금속과 결정 특성이 다른 Al(Al2O3) 또는 In(In2O3)을 들 수 있다.
하부 전극(32) 및 상부 전극(36)은 기본적으로 전도성 물질로 형성시키되, 이중 하나는 비정질 산화층(34)과 쇼트키 접합(schottky junction)이 되도록 하는 것이 바람직하다. 예를 들어, 산화층(34)을 InZnOx 등의 n형 산화물로 형성시키는 경우, 하부 전극(32) 및 상부 전극(36) 중 적어도 어느 하나는 Pt, Ir, Ru 또는 이 들의 산화물로 형성시킨다. 그리고, 산화층(34)을 NiO 등의 p형 산화물을 포함하여 형성시키는 경우, 하부 전극(32) 및 상부 3전극(36) 중 적어도 어느 하나는 Ti 또는 Ag 등 낮은 일함수를 지닌 물질로 형성시키는 것이 바람직하다.
상술한 바와 같이 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자는 산화층(34)을 비정질 합금 산화물로 형성된 것을 특징으로 한다. 도 4a 및 도 4b에서는 산화층(34)을 InZnOx(0.5<x<1.5)로 형성시킨 시편에 대해 도 4a는 In2O3-ZnO(IZO) 박막에 대해 XRD(X-ray diffraction : X 선 회절)로 그 결정성을 측정한 그래프이다. 그리고, 도 4b는 상기 도 4a의 IZO 박막의 표면을 나타낸 SEM 사진이다.
도 4a를 참조하면, IZO 박막에서 결정화가 거의 진행되지 않았음을 확인할 수 있다. 이는 산화층(34)으로 증착된 IZO 박막의 거의 전 영역이 비정질화인 것으로 판단도리 수 있다. 이를 확인하기 위해 도 4b의 SEM 사진으로 그 단면 및 표면 의 물질 특성을 살펴보면, 전체적으로 비정질 상태이므로 그레인들이 거의 형성되지 않았음을 알 수 있다.
참고로 IZO 박막의 경우 In 과 Zn의 모든 조성비에서 비정질 특성을 나타내는 것은 아니며, In의 조성이 약 45 at% 내지 80 at% 범위에서 비정질 특성을 나타낸다고 알려져 있다. 따라서, 이 범위에서의 IZO 박막이 비정질 특성을 나타내는 범위에서 비정질 전이 금속 산화물로 사용될 수 있다.
도 5는 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자의 스위칭 특성을 나타낸 그래프이다. 여기서, 하부 전극(32)은 IrOx, 산화층(34)은 InZnOx, 상부 전극(36)은 IrOx로 형성시킨 시편에 대해 -3V에서 +3V로 점차적으로 전압을 인가하고 다시 3V에서 -3V로 전압을 인가하는 과정을 10회 반복하여 산화층(34)의 전류값(mA)를 측정한 그래프이다.
도 5를 참조하면 -3V에서 0V까지 점차적으로 인가 전압을 증가시키는 경우 도 5의 1번 곡선을 따라 산화층(34)에 흐르는 전류 값이 증가하며, 0V에서 3V로 인가 전압을 증가시키는 경우 2번 곡선을 따라 산화층(34)에 흐르는 전류 값이 증가하는 것을 알 수 있다. 다시 3V에서 0V로 인가 전압을 감소시키는 경우 3번 곡선을 따라 산화층(34)에 흐르는 전류 값이 감소하며, 0V에서 -3V로 인가 전압을 점차적으로 감소시키는 경우 4번 곡선을 따라 산화층(34)에 흐르는 전류 값이 감소하는 것을 알 수 있다.
여기서 -2V 내지 0V의 동일한 값의 전압을 인가하는 영역에서 1번 및 4번은 서로 다른 전류 값이 흐르는 것을 확인할 수 있고, 0V 내지 1V 영역에서는 2번 및 3번은 서로 다른 전류 값이 산화층(34)에 흐르게 되는 것을 알 수 있다. 예를 들어 인가 전압이 -1V인 경우 산화층(34)은 1번 곡선 또는 4번 곡선에 따른 저항 상태를 가질 수 있다. 여기서 1번 및 2번은 낮은 저항 상태(low resistance state : LRS)이며, 3번 및 4번은 높은 저항 상태(high resistance state : HRS)인 것을 알 수 있다.
10여 회의 반복 실험에서도 일관된 결과를 얻을 수 있었으며, 결과적으로 메모리 소자로서 사용할 수 있는 스위칭 특성이 만족되는 것을 알 수 있다.
도 6a는 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자의 endurance 특성을 나타낸 그래프이다. 여기서 사용된 시편은 하부 전극(32)은 IrOx, 산화층(34)은 InZnOx, 상부 전극(36)은 IrOx로 형성시킨 것이다. 도 6a의 결과는 도 5와 같이 측정 대상 시편에 대해 -3V 내지 3V인가하고, 다시 3V에서 -3V로 전압을 인가하는 스위핑(sweeping) 과정을 약 100여회 반복한 경산화층(34)이 낮은 저항 상태(LRS) 및 높은 저항 상태(HRS)를 가지는 경우, 각각의 저항 값을 측정한 결과를 나타낸 것이다.
도 6a를 참조하면, 낮은 저항 상태의 저항 값들과 높은 저항 상태의 저항 값들은 스위핑 과정을 반복하더라도 큰 차이를 나타내지 않고 일관된 값을 유지하는 것을 확인할 수 있다. 이는 본 발명의 실시예에 의한 비정질 전이 금속 산화물을 이용한 비휘발성 메모리 소자의 우수한 재현성을 나타내는 것을 확인할 수 있다.
도 6b는 본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자의 리텐션(retention) 특성을 나타낸 그래프이다. 여기서 사용된 시편은 상기 도 5 및 상기 도 6a와 마찬가지로 하부 전극(32)은 IrOx, 산화층(34)은 InZnOx, 상부 전극(36)은 IrOx로 형성시킨 것이다. 리텐션 특성을 조사하기 위하여 섭씨 약 100도에서 10 시간 동안 시편의 HRS 및 LRS 상태에서의 저항 값을 측정하였다. 그 결과 LRS의 저항 값은 매우 일정하게 유지된다. 그리고, HRS의 저항값은 미세한 편차가 있으나, LRS의 저항값과는 명확하게 구별되며 따라서 리텐션 특성은 안정되게 유지되는 것을 알 수 있다.
본 발명의 실시예에 의한비정질 합금 산화층을 포함하는 비휘발성 메모리 소 자는 기본적으로 하부 전극(32), 비정질 합금으로 형성된 산화층(34) 및 상부 전극(36)을 포함하는 구조를 가지고 있으며, 이는 전이 금속을 포함하는 비정질 합금 산화층(34)을 메모리 노드로 이용한 MIM(metal-insulator-insulator) 형태의 메모리 소자이다. 여기서 하부 전극(32) 또는 상부 전극(36) 중 어느 하나는 산화층(34)과 쇼트키 접합을 이루는 것이 바람직하다.
이와 같은 메모리 구조는 트랜지스터 구조체의 소스 또는 드레인과 연결되어 1T(transistor)-1R(resistance) 구조로, 또는 다이오드 구조체와 연결되어 1D(diode)-1R(resistance) 구조로 사용될 수 있으며, 또한 크로스 포인트(cross point) 형태로 어레이 구조로 사용될 수 있다.
본 발명의 실시예에 의한 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자의 경우 종래의 일반적인 DRAM 제조 공정 등 일반적으로 알려진 반도체 제조 공정을 이용하여 쉽게 형성시킬 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 다음과 같은 장점을 지니고 있다.
첫째, 비휘발성 메모리의 구조가 전체적으로 매우 간단하므로, 이를 어레이 구조로 형성시키는 경우 종래의 일반적인 DRAM 제조 공정 등 일반적으로 알려진 반 도체 제조 공정을 이용하여 쉽게 형성시킬 수 있다.
둘째, 메모리 노드가 비정질 전이 금속 산화물로 형성되며 그 크기를 매우 감소시켜 고밀도로 형성시킬 수 있으며, 인가 전압에 대한 안정적인 전류 값 변화(저항 변화)를 나타내므로 신뢰성 있는 메모리 소자로서의 구현이 가능하다.
Claims (7)
- 비휘발성 반도체 메모리 소자에 있어서,하부 전극;상기 하부 전극 상에 비정질 합금 산화물을 포함하여 형성된 산화층; 및상기 산화층 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자.
- 제 1항에 있어서,상기 산화층은, 전이 금속을 포함하는 제 1금속 및 상기 제 1금속과 결정 특성이 서로 다른 제 2금속의 합금 산화물로 형성된 것을 특징으로 하는 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자.
- 제 2항에 있어서,상기 제 1금속은 전이 금속으로는 Ni, Ti, Hf, Zr, Zn, W, Co 또는 Nb 중 어느 하나인 것을 특징으로 하는 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자.
- 제 2항에 있어서,상기 제 2금속은 Al 또는 In인 것을 특징으로 하는 비정질 합금 산화층을 포 함하는 비휘발성 메모리 소자.
- 제 1항에 있어서,상기 하부 전극 또는 상부 전극은 상기 산화층과 쇼트키 접합 구조인 것을 특징으로 하는 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자.
- 제 5항에 있어서,상기 산화층이 n형 산화물로 형성된 경우, 상기 하부 전극 또는 상부 전극 중 어느 하나는 Pt, Ir, Ru 또는 이들의 산화물로 형성된 것을 특징으로 하는 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자.
- 제 5항에 있어서,상기 산화층이 p형 산화물로 형성된 경우, 상기 하부 전극 또는 상부 전극 중 어느 하나는 Ti 또는 Ag로 형성된 것을 특징으로 하는 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060016224A KR100723420B1 (ko) | 2006-02-20 | 2006-02-20 | 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자 |
| CN2006101636363A CN101192647B (zh) | 2006-02-20 | 2006-12-01 | 包括无定形合金金属氧化物层的非易失性存储装置 |
| US11/704,365 US8455854B2 (en) | 2006-02-20 | 2007-02-09 | Nonvolatile memory device including amorphous alloy metal oxide layer and method of manufacturing the same |
| JP2007038209A JP4938489B2 (ja) | 2006-02-20 | 2007-02-19 | 非晶質合金酸化層を含む不揮発性メモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060016224A KR100723420B1 (ko) | 2006-02-20 | 2006-02-20 | 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100723420B1 true KR100723420B1 (ko) | 2007-05-30 |
Family
ID=38278732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060016224A KR100723420B1 (ko) | 2006-02-20 | 2006-02-20 | 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8455854B2 (ko) |
| JP (1) | JP4938489B2 (ko) |
| KR (1) | KR100723420B1 (ko) |
| CN (1) | CN101192647B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009015298A2 (en) * | 2007-07-25 | 2009-01-29 | Intermolecular, Inc. | Nonvolatile memory elements |
| KR101307253B1 (ko) | 2007-06-29 | 2013-09-11 | 재단법인서울대학교산학협력재단 | 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4857014B2 (ja) * | 2006-04-19 | 2012-01-18 | パナソニック株式会社 | 抵抗変化素子とそれを用いた抵抗変化型メモリ |
| WO2008149605A1 (ja) * | 2007-06-04 | 2008-12-11 | Nec Corporation | 抵抗変化素子およびこれを備えた半導体装置 |
| JP5229892B2 (ja) * | 2007-10-30 | 2013-07-03 | 独立行政法人産業技術総合研究所 | 整流素子及びその製造方法 |
| WO2009057671A1 (ja) * | 2007-10-30 | 2009-05-07 | National Institute Of Advanced Industrial Science And Technology | 整流素子及びその製造方法 |
| US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US8034655B2 (en) * | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
| US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
| US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
| US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
| US9385314B2 (en) | 2008-08-12 | 2016-07-05 | Industrial Technology Research Institute | Memory cell of resistive random access memory and manufacturing method thereof |
| US8362454B2 (en) | 2008-08-12 | 2013-01-29 | Industrial Technology Research Institute | Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same |
| US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
| US8351242B2 (en) | 2010-09-29 | 2013-01-08 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
| US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
| US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
| US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
| US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
| US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
| US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
| US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| CN102214674B (zh) * | 2011-06-10 | 2013-02-13 | 清华大学 | 一种基于soi材料的具有自整流效应的阻变存储器 |
| US8787066B2 (en) | 2011-10-26 | 2014-07-22 | Intermolecular, Inc. | Method for forming resistive switching memory elements with improved switching behavior |
| US8866118B2 (en) | 2012-12-21 | 2014-10-21 | Intermolecular, Inc. | Morphology control of ultra-thin MeOx layer |
| CN105453272B (zh) * | 2013-08-19 | 2020-08-21 | 出光兴产株式会社 | 氧化物半导体基板及肖特基势垒二极管元件 |
| US9246094B2 (en) | 2013-12-26 | 2016-01-26 | Intermolecular, Inc. | Stacked bi-layer as the low power switchable RRAM |
| US20160181517A1 (en) * | 2014-12-23 | 2016-06-23 | Silicon Storage Technology, Inc. | Geometrically Enhanced Resistive Random Access Memory (RRAM) Cell And Method Of Forming Same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0647333A (ja) * | 1992-07-31 | 1994-02-22 | Mitsubishi Kasei Corp | ダイコータ |
| JPH0647332A (ja) * | 1991-09-13 | 1994-02-22 | Mitsubishi Kasei Corp | ダイコーティング方法およびこれに使用する塗布幅調節治具 |
| JP2004049291A (ja) * | 2002-07-16 | 2004-02-19 | Samii Kk | 遊技機の制御装置 |
| JP2006083583A (ja) * | 2004-09-15 | 2006-03-30 | Tachikawa Blind Mfg Co Ltd | 横型ブラインドのスラット駆動装置及び日射遮蔽装置の遮蔽材昇降装置 |
| JP2006083071A (ja) * | 2004-09-14 | 2006-03-30 | Takasago Internatl Corp | 香粧品用固形製剤 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| JP3850605B2 (ja) * | 1999-10-29 | 2006-11-29 | 文雄 岡田 | 固相エキシマデバイス及びその製造方法 |
| US6881351B2 (en) * | 2003-04-22 | 2005-04-19 | Freescale Semiconductor, Inc. | Methods for contacting conducting layers overlying magnetoelectronic elements of MRAM devices |
| JP2005123361A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 |
| JP2005203463A (ja) * | 2004-01-14 | 2005-07-28 | Sharp Corp | 不揮発性半導体記憶装置 |
| JP2007536680A (ja) * | 2004-05-03 | 2007-12-13 | ユニティ・セミコンダクター・コーポレーション | 不揮発性プログラマブルメモリ |
| WO2006013819A1 (ja) * | 2004-08-02 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子とそれを用いた抵抗変化型メモリ |
| US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7241631B2 (en) * | 2004-12-29 | 2007-07-10 | Grandis, Inc. | MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements |
-
2006
- 2006-02-20 KR KR1020060016224A patent/KR100723420B1/ko active IP Right Grant
- 2006-12-01 CN CN2006101636363A patent/CN101192647B/zh active Active
-
2007
- 2007-02-09 US US11/704,365 patent/US8455854B2/en active Active
- 2007-02-19 JP JP2007038209A patent/JP4938489B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0647332A (ja) * | 1991-09-13 | 1994-02-22 | Mitsubishi Kasei Corp | ダイコーティング方法およびこれに使用する塗布幅調節治具 |
| JPH0647333A (ja) * | 1992-07-31 | 1994-02-22 | Mitsubishi Kasei Corp | ダイコータ |
| JP2004049291A (ja) * | 2002-07-16 | 2004-02-19 | Samii Kk | 遊技機の制御装置 |
| JP2006083071A (ja) * | 2004-09-14 | 2006-03-30 | Takasago Internatl Corp | 香粧品用固形製剤 |
| JP2006083583A (ja) * | 2004-09-15 | 2006-03-30 | Tachikawa Blind Mfg Co Ltd | 横型ブラインドのスラット駆動装置及び日射遮蔽装置の遮蔽材昇降装置 |
Non-Patent Citations (5)
| Title |
|---|
| 한국공개공보 제2004-49291호 |
| 한국공개공보 제2006-83071호 |
| 한국공개특허 제2006-83583호 |
| 한국등록특허번호 제0647332호 |
| 한국등록특허번호 제0647333호 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101307253B1 (ko) | 2007-06-29 | 2013-09-11 | 재단법인서울대학교산학협력재단 | 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 |
| WO2009015298A2 (en) * | 2007-07-25 | 2009-01-29 | Intermolecular, Inc. | Nonvolatile memory elements |
| WO2009015298A3 (en) * | 2007-07-25 | 2009-04-02 | Intermolecular Inc | Nonvolatile memory elements |
| US8294219B2 (en) | 2007-07-25 | 2012-10-23 | Intermolecular, Inc. | Nonvolatile memory element including resistive switching metal oxide layers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007227922A (ja) | 2007-09-06 |
| CN101192647B (zh) | 2012-05-02 |
| CN101192647A (zh) | 2008-06-04 |
| US20070257257A1 (en) | 2007-11-08 |
| US8455854B2 (en) | 2013-06-04 |
| JP4938489B2 (ja) | 2012-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100723420B1 (ko) | 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자 | |
| KR101176542B1 (ko) | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 | |
| KR100790882B1 (ko) | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 | |
| KR100718155B1 (ko) | 두 개의 산화층을 이용한 비휘발성 메모리 소자 | |
| JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
| JP4365737B2 (ja) | 可変抵抗素子の駆動方法及び記憶装置 | |
| US7602042B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| JP5156023B2 (ja) | 相関電子メモリ | |
| TWI619242B (zh) | 具有切換層及中間電極層之電阻切換裝置及其形成方法 | |
| US8350247B2 (en) | Resistive random access memory having a solid solution layer and method of manufacturing the same | |
| US20100065803A1 (en) | Memory device and manufacturing method thereof | |
| JP2007116166A (ja) | ナノドットを具備する不揮発性メモリ素子及びその製造方法 | |
| KR20130097139A (ko) | 저항-스위칭 층들을 구비한 메모리 셀의 구성 | |
| US7518213B2 (en) | Nonvolatile variable resistance memory device and method of fabricating the same | |
| KR101481920B1 (ko) | 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀 | |
| Chen | Electronic effect resistive switching memories | |
| KR20070092503A (ko) | 금속 도핑된 산화 아연 박막을 이용한 저항성 메모리 소자 | |
| US20170062522A1 (en) | Combining Materials in Different Components of Selector Elements of Integrated Circuits | |
| KR100647332B1 (ko) | 저항 변환 물질을 포함하는 ｒｒａｍ | |
| JP2018056460A (ja) | トンネル接合素子及び不揮発性メモリ素子 | |
| US20130234103A1 (en) | Nanoscale switching device with an amorphous switching material | |
| Deka | Memristance Phenomenon in TiO2-Porous Silicon Nanocomposites | |
| KR20120071257A (ko) | 오믹 접합층을 가지는 저항변화 메모리 | |
| Ji | SiOx-based resistive switching memory integrated in nanopillar structure fabricated by nanosphere lithography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 13 |