JP6977465B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6977465B2
JP6977465B2 JP2017196330A JP2017196330A JP6977465B2 JP 6977465 B2 JP6977465 B2 JP 6977465B2 JP 2017196330 A JP2017196330 A JP 2017196330A JP 2017196330 A JP2017196330 A JP 2017196330A JP 6977465 B2 JP6977465 B2 JP 6977465B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
molybdenum
schottky electrode
electrode
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017196330A
Other languages
English (en)
Other versions
JP2019071340A (ja
Inventor
周平 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017196330A priority Critical patent/JP6977465B2/ja
Priority to CN201811061849.4A priority patent/CN109638072B/zh
Priority to US16/131,957 priority patent/US10720329B2/en
Priority to DE102018122555.5A priority patent/DE102018122555A1/de
Publication of JP2019071340A publication Critical patent/JP2019071340A/ja
Application granted granted Critical
Publication of JP6977465B2 publication Critical patent/JP6977465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書で開示する技術は、半導体装置の製造方法に関する。
特許文献１には、半導体基板と、半導体基板の表面とショットキー接触するショットキー電極とを備える半導体装置が開示されている。ショットキー電極は、金属層と金属酸化物層とを有し、金属酸化物層において半導体基板の表面と接触している。これにより、半導体基板とショットキー電極との間のショットキー障壁高さを高くすることができるので、逆方向リーク電流が低減される。
特開２０１０−２２５８７７号公報
上記の半導体装置では、ショットキー電極が、金属層と金属酸化物層との少なくとも二層を必要とするので、その製造工程が複雑になり得る。
従って、本明細書では、半導体基板との間に高いショットキー障壁高さを有するショットキー電極をより容易に形成するための技術を提供する。
本明細書によって開示される半導体装置の製造方法は、半導体基板を用意する工程と、半導体基板の表面とショットキー接触するショットキー電極を形成する工程とを備える。ショットキー電極は、所定の濃度で酸素原子を含有する金属材料で構成される。
上記の構成によると、ショットキー電極は、所定の濃度で酸素原子を含有する金属材料で構成される。これにより、当該金属材料が酸素原子を含有していない場合と比較して、ショットキー電極と半導体基板との間のショットキー障壁高さを高くすることができる。また、ショットキー電極を構成する金属材料は、酸素原子を含有するものの、その濃度は比較的に低く、金属酸化物とは異なることから、その導電性を十分に維持している。そのような金属材料であれば、ショットキー電極を単層構造でも形成することができるので、製造工程が複雑となることを避けることができる。従って、半導体基板との高いショットキー障壁高さを有するショットキー電極をより容易に形成することができる。
実施例の半導体装置の断面図を示す。 ショットキー電極の酸素含有量とショットキー障壁高さとの間の関係を表わすグラフを示す。 逆方向印加電圧とリーク電流との間の関係を表わすグラフを示す。 スパッタ法のための装置を示す。 第１実施例のショットキー電極を形成する工程の説明図、及び、金属材料の酸素原子の含有濃度と雰囲気ガス中の酸素濃度との関連を表わすグラフを示す。 第２実施例のショットキー電極を形成する工程の説明図、及び、金属材料の酸素原子の含有濃度とターゲット中の金属材料と金属酸化物の混合比率との関連を表わすグラフを示す。 第３実施例のショットキー電極を形成する工程の説明図を示す。 第３実施例のショットキー障壁高さに関連するグラフを示す。 第４実施例のショットキー電極を形成する工程の説明図を示す。 プラズマ処理条件とショットキー障壁高さとの関連を表わすグラフを示す。
本技術の一実施形態では、半導体基板は炭化シリコン基板であってもよく、金属材料はモリブデンであってもよい。この場合、前述した酸素原子に係る所定の濃度は、１．０Ｅ１９〜１．０Ｅ２２ｃｍ−３の範囲内の値であってもよい。このような構成によると、ショットキー障壁高さを０．９〜１．２５ｅＶの範囲内の値に調整できる。但し、他の実施形態として、半導体基板、及び、金属材料は、他の物質から形成されてもよく、この場合、所定の濃度は上記の範囲内の値でなくてもよい。
本技術の一実施形態では、ショットキー電極は、前述した酸素原子を含有する金属材料の単層構造を有してもよい。このような構成によると、ショットキー電極をより容易に形成することができる。
本技術の一実施形態では、ショットキー電極の形成は、酸素原子を含有するガスを雰囲気ガス中に添加する反応性スパッタ法により行われてもよい。このような構成によると、雰囲気ガス中に添加する酸素原子を有するガスの濃度を変化させることで、金属材料が含有する酸素原子の濃度を調整することができる。ここで、酸素原子を含有するガスとは、例えば酸素ガス（Ｏ２）、二酸化炭素ガス（ＣＯ２）、水蒸気（Ｈ２Ｏ）などが挙げられる。
本技術の一実施形態では、ショットキー電極の形成は、金属材料の酸化物を含有するターゲットを用いたスパッタ法により行われてもよい。このような構成によると、ターゲットとする酸化物中の金属原子と酸素原子との比を変化させることで、金属材料が含有する酸素原子の濃度を調整することができる。
本技術の一実施形態では、ショットキー電極を形成する工程は、半導体基板の表面に、金属材料の層と金属材料の酸化物の層とを交互に積層した積層構造を形成する工程と、積層構造が形成された半導体基板をアニール処理して、金属材料の酸化物の層から金属材料の層へ酸素原子を拡散させる工程と、を有してもよい。このような構成によると、形成する金属材料の酸化物の層の数や厚さを変化させることで、金属材料が含有する酸素原子の濃度を調整することができる。なお、金属材料の酸化物の層は、少なくとも１つ形成さればよく、その数は特に限定されない。
本技術の一実施形態では、ショットキー電極を形成する工程は、半導体基板の表面を酸化させる工程と、半導体基板の酸化させた表面上に、金属材料の被膜を形成する工程と、被膜が形成された半導体基板をアニール処理して、半導体基板から被膜へ酸素原子を拡散させる工程と、を有してもよい。このような構成によると、半導体基板の表面を酸化させる程度を変化させることで、金属材料が含有する酸素原子の所定の濃度に調節することができる。
本技術の一実施形態では、半導体装置は、半導体基板と、半導体基板の上面とショットキー接触するショットキー電極とを備える。ショットキー電極は、所定の濃度で酸素原子を含有する金属材料で構成されることができる。このような構成によると、当該金属材料が酸素原子を含有していない場合と比較して、ショットキー電極と半導体基板との間のショットキー障壁高さを高くすることができる。また、ショットキー電極を構成する金属材料は、酸素原子を含有するものの、その濃度は比較的に低く、金属酸化物とは異なることから、その導電性を維持している。そのような金属材料であれば、ショットキー電極を単層構造でも形成することができるので、その製造工程が複雑になることを避けることができる。従って、半導体基板との高いショットキー障壁高さを有するショットキー電極をより容易に形成することができる。
まず、図１を参照して、本実施例の半導体装置１０を説明する。図１は、半導体装置１０の断面図を示す。半導体装置１０は、半導体基板１２と、上面電極１４と、下面電極１６と、絶縁膜２０と、保護膜２２とを備える。上面電極１４は、半導体基板１２の上面に接している。下面電極１６は、半導体基板１２の下面に接している。絶縁膜２０及び保護膜２２は、半導体基板１２の上面側において、半導体装置１０の周縁部に形成されている。
半導体基板１２は、ｎ型の半導体基板である。本実施例では、特に限定されないが、半導体基板１２は、炭化シリコンの基盤である。半導体基板１２はｎ型の下部層４４と、下部層４４よりもキャリア濃度が低いｎ型のドリフト層４２とを備える。下部層４４は、半導体基板１２の下層に位置しており、半導体基板１２の下面に露出している。ドリフト層４２は、下部層４４上に形成されており、半導体基板１２の上面に露出している。
また、半導体基板１２は、ｐ型コンタクト層３８と、ｐ型リサーフ層３９と、ｐ型ガードリング層４０とを有する。これらの各層３８，３９，４０は、半導体基板１２の上面に露出しているとともに、半導体基板１２内ではドリフト層４２に取り囲まれており、下部層４４とはドリフト層４２によって隔絶されている。
上面電極１４は、表面電極３０と、中間電極３２と、ショットキー電極３４とを備える。表面電極３０及び中間電極３２は、ショットキー電極３４上に形成される。本実施例では、例えば、表面電極３０は、アルミニウムであり、中間電極３２は、チタンであるが、限定されるものではなく、十分な導電性を備える材料であればよい。ショットキー電極３４は、半導体基板１２の上面に接触しており、当該上面に露出するドリフト層４２にショットキー接触している。本実施例では、ショットキー電極３４は、酸素原子を含有するモリブデン（以下では、「酸素含有モリブデン」と記載する）からなる。この点については、後段において詳細に説明する。なお、表面電極３０及び中間電極３２は、ショットキー電極３４と共に一体の上面電極１４を構成しているが、ショットキー電極３４と半導体基板１２との間のショットキー接触に影響を与えるものではなく、この点において、本明細書における「ショットキー電極」には含まれない構成である。
下面電極１６は、半導体基板１２の下面にオーミック接触している。下面電極１６の材料は、半導体基板１２の下面にオーミック接触し得るものであればよく、特に限定されない。
絶縁膜２０は、半導体基板１２の上面、特に、ｐ型リサーフ層３９、及び、ｐ型ガードリング層４０上に位置するとともに、ｐ型リサーフ層３９上においてショットキー電極３４と接触している。本実施例では、絶縁膜２０は酸化シリコン（ＳｉＯ２）であるが、これに限られず、十分な絶縁性を有する材料であればよい。
保護膜２２は、半導体基板１２の周縁に沿って延在しており、上面電極１４の周縁、及び、絶縁膜２０を覆っている。本実施例では、保護膜２２は、ポリイミドであるが、これに限られず、十分な絶縁性を有する材料であればよい。
上述した構造により、本実施例の半導体装置１０は、上面電極１４をアノードとし、下面電極をカソードとする、ショットキーバリアダイオードを内蔵する。前述したように、ショットキー電極３４は酸素含有モリブデン（即ち、酸素原子を含有するモリブデン）で構成されている。なお、この酸素含有モリブデンは、酸素原子を含有するものの、その濃度は比較的に低く、酸化モリブデン（特に、三酸化モリブデン）とは異なることから、その導電性を十分に維持している。また、酸素含有モリブデン中の酸素原子濃度を変化させることにより、ショットキー電極３４と半導体基板１２との間のショットキー障壁高さを調節することができる。なお、ショットキー電極３４は、ｐ型コンタクト層３８及びｐ型リサーフ層３９にも接しており、それらの層３８、３９とはオーミック接触している。
図２は、酸素含有モリブデン中の酸素原子濃度と、ショットキー電極３４と半導体基板１２との間のショットキー障壁高さの関連を示すグラフである。図２の（Ａ）に示すように、酸素含有モリブデン中の酸素原子濃度が増加することに応じて、ショットキー障壁高さ（ΦＢ）が増加することがわかる。また、発明者らは、実験により、酸素含有モリブデン中の酸素原子濃度を１．０Ｅ１９〜１．０Ｅ２２ｃｍ−３の範囲内の値に調整することにより、ショットキー障壁高さ（ΦＢ）を０．９〜１．２５ｅＶの範囲内の値に調節できることを明らかとした。また、発明者らは、さらに、図２（Ｂ）に示す２本の直線を示す式を得ることで、酸素含有モリブデン中の酸素原子濃度が同じであっても、ショットキー障壁高さ（ΦＢ）が当該２本の直線の間で変動することを明らかとした。なお、上記の各値は、実験によって得られた値の一例に過ぎず、他の値が採用されてもよい。また、上述した酸素原子濃度とショットキー障壁高さとの関連性は、モリブデンに限られず、ショットキー電極３４の材料に採用され得る他の金属にも存在することが推定される。
以上のように、ショットキー電極３４が酸素含有モリブデンで構成されていると、その酸素含有モリブデン中の酸素原子濃度を調整することによって、ショットキー電極３４と半導体基板１２との間のショットキー障壁高さを調整することができる。これにより、例えばリーク電流を十分に低減することができる。加えて、この半導体装置１０では、ｐ型コンタクト層３８とドリフト層４２との間にｐｎ接合面が形成されている。これにより、逆バイアス電圧が印加されたときは、ｐ型コンタクト層３８に挟まれたドリフト層４２が完全に空乏化することによって、リーク電流が有意に低減される。
図３は、実施例の半導体装置１０のリーク電流に関する特性を、ショットキー電極３４を構成する酸素含有モリブデンの酸素原子濃度毎に区別して示す。図３において、グラフ線Ｙ１は、ショットキー電極３４を構成する酸素含有モリブデンの酸素原子濃度が１．２Ｅ１９ｃｍ−３の場合を示し、このときのショットキー障壁高さ（ΦＢ）は０．９３ｅＶであった。グラフ線Ｙ２は、ショットキー電極３４を構成する酸素含有モリブデンの酸素原子濃度が３．０Ｅ１９ｃｍ−３の場合を示し、このときのショットキー障壁高さ（ΦＢ）は１．２２ｅＶであった。一例ではあるが、グラフ線Ｘは、半導体装置１０に求められる規格値を示している。図３に示すように、酸素含有モリブデン中の酸素原子濃度が高いほど、ショットキー障壁高さ（ΦＢ）は高くなり、リーク電流が低減されることが確認される。
続いて、本実施例の半導体装置１０の製造方法について説明する。なお、半導体基板１２の内部構造、絶縁膜２０及び保護膜２２については、既知の様々な方法によって製造されることができるので、ここではその詳細な説明を省略する。以下では、半導体基板１２の内部構造及び絶縁膜２０が形成された半導体装置１０の半製品に、ショットキー電極３４を形成する工程のみを説明する。
本実施例では、ショットキー電極３４を反応性スパッタリングによって形成する。図４は、ショットキー電極３４を形成するためのスパッタリング装置１００を示す。スパッタリング装置１００は、ホルダ１１０と、真空チャンバ１２０と、ステージ１６０と、を備える。ホルダ１１０及びステージ１６０は、真空チャンバ１２０内に配置されている。ホルダ１１０は、ターゲット１４０を保持するように構成されており、外部電源に接続されている。ステージ１６０は、半導体装置１０の半製品１５０を支持するように構成されており、電気的に接地されている。真空チャンバ１２０は、ガス排気口１３０とガス流入口１７０とを有する。
ショットキー電極３４の形成では、まず、真空チャンバ１２０内にターゲット１４０と半製品１５０を配置する。ターゲット１４０は、ショットキー電極３４の主成分となるモリブデンによって構成されている。次いで、真空チャンバ１２０内を十分に減圧した後に、ガス流入口１７０から真空チャンバ１２０内に雰囲気ガスを導入する。この雰囲気ガスには、主成分としてアルゴンガスといった不活性ガスを用いるとともに、少量の酸素ガスを添加する。なお、雰囲気ガスには、酸素ガスに代えて、又は加えて、二酸化炭素や水蒸気といった酸素原子を含有する他のガスを添加してもよい。
図５（Ａ）に示すように、導入された雰囲気ガスは、真空チャンバ１２０内での放電によってイオン化する。即ち、図中の（１）に示すように、導入された酸素ガスとアルゴンガスがそれぞれイオン化される。次いで、図中の（２）に示すように、アルゴンイオン及び酸素イオンがターゲット１４０に衝突することで、ターゲット１４０からモリブデン原子又はモリブデン原子と酸素原子との結合体が放出される。次いで、図中の（３）に示すように、放出されたモリブデン原子の一部が、酸素イオンと衝突することによって結合するが、多くのモリブデン原子は未反応のままで半製品１５０へと向かう。そして、図中の（４）に示すように、モリブデン原子や、モリブデン原子と酸素原子との結合体が、半製品１５０の表面に堆積することによって、酸素含有モリブデンによって構成されたショットキー電極３４が形成される。
図５（Ｂ）は、雰囲気ガス（ここではアルゴンガス）に添加する酸素ガスの濃度と、それによって形成されるショットキー電極３４（即ち、酸素含有モリブデン）中の酸素原子濃度との関連を示すグラフである。図５（Ｂ）に示すように、雰囲気ガス中の酸素原子濃度が高くなることに応じて、ショットキー電極３４の酸素原子濃度は高くなることが確認される。また、雰囲気ガス中の酸素原子濃度を１５％未満に調整されれば、酸素含有モリブデン中の酸素原子濃度は１．０Ｅ２２ｃｍ−３未満となることが確認される。この場合、酸化物の生成が抑制されることによって、酸素含有モリブデンは十分な導電性を維持することができる。
（本実施例の効果）
本実施例では、ショットキー電極３４は、所定の濃度で酸素原子を含有するモリブデンで構成される。これにより、モリブデンが酸素原子を含有していない場合と比較して、ショットキー電極３４と半導体基板１２との間のショットキー障壁高さを高くすることができる。また、ショットキー電極３４を構成する酸素含有モリブデンは、酸素原子を含有するものの、その濃度は比較的に低く、酸化モリブデンとは異なることから、その導電性を十分に維持している。これにより、ショットキー電極３４を単層構造でも形成することができるので、製造工程が複雑となることを避けることができる。従って、半導体基板１２との高いショットキー障壁高さを有するショットキー電極３４をより容易に形成することができる。
また、本実施例では、ショットキー電極３４の形成は、酸素原子を含有する雰囲気ガスを利用した反応性スパッタ法により行われる。このような構成によると、雰囲気ガス中の酸素原子濃度を変化させることで、ショットキー電極３４（本実施例では酸素含有モリブデン）が含有する酸素原子の濃度を調整することができる。
続いて、図６を参照して、第２実施例を説明する。第２実施例では、ショットキー電極３４を生成する工程が、第１実施例とは異なる。そのため、以下では、ショットキー電極３４を形成する工程のみを説明し、他の説明は省略する。第２実施例においても、図４のスパッタリング装置１００を用いて、ショットキー電極３４を形成する。
図６（Ａ）に示すように、本実施例では、ショットキー電極３４の主成分であるモリブデンの酸化物を、ターゲット１４０に含有させておく一例ではあるが、ターゲット１４０は、モリブデン粉体と三酸化モリブデン（ＭｏＯ３）粉体との混合物の焼結体とすることができる。雰囲気ガスは、アルゴンガスといった不活性ガスを用いることができる。雰囲気ガスには、必要に応じて、酸素原子を含有するガスを添加してもよい。
上記した方法によるとまず、図中の（１）に示すように、導入されたアルゴンガス（又はその他の不活性ガス）がイオン化される。次いで、図中の（２）に示すように、アルゴンイオンがターゲット１４０に衝突することで、ターゲット１４０からモリブデン原子及び酸素原子が放出される。そして、図中の（３）に示すように、放出されたモリブデン原子及び酸素原子が半製品１５０の表面に堆積することによって、酸素含有モリブデンで構成されるショットキー電極３４が形成される。
図６（Ｂ）は、ターゲット１４０におけるモリブデン粉体と三酸化モリブデン（ＭｏＯ３）粉体の混合比率と、それによって形成されるショットキー電極３４（即ち、酸素含有モリブデン中）の酸素原子濃度との関連を示すグラフである。図５（Ｂ）に示すように、ターゲット１４０における三酸化モリブデンの混合比率を高くすることで、ショットキー電極３４中の酸素原子濃度を高くすることができる。
（本実施例の効果）
本実施例によっても、半導体基板１２との高いショットキー障壁高さを有するショットキー電極３４をより容易に形成することができる。また、本実施例では、ターゲットを構成する混合物中のモリブデン粉体と三酸化モリブデン（ＭｏＯ３）粉体の混合比率を変化させることで、ショットキー電極３４（本実施例では酸素含有モリブデン）が含有する酸素原子の濃度を調整することができる。
続いて、図７及び図８を参照して、第３実施例を説明する。第３実施例では、ショットキー電極３４を形成する工程が、第１実施例とは異なる。そのため、以下では、ショットキー電極３４を形成する工程のみを説明し、他の説明は省略する。第３実施例においても、図４に示すスパッタリング装置１００を用いて、ショットキー電極３４を形成することができる。
図７に示すように、本実施例では、先ず、半導体基板１２の上面に、モリブデンから構成されるモリブデン層３４ａと、酸化モリブデンから構成される酸化モリブデン層３４ｂとを交互に積層して、後にショットキー電極３４となる積層構造３４ｃを形成する。図７に示す例では、４つのモリブデン層３４ａと３つの酸化モリブデン層３４ｂとが形成されているが、これらを積層させる数については特に限定されない。積層構造３４ｃには、モリブデン層３４ａと酸化モリブデン層３４ｂとが少なくとも一つずつ含まれていればよい。酸化モリブデン層３４ｂを構成する酸化モリブデンは、ＭｏＯ、ＭｏＯ２、ＭｏＯ３、及び、Ｍｏ２Ｏ３のうちのいずれの化学式で表される形態であってもよい。
モリブデン層３４ａと酸化モリブデン層３４ｂの形成には、図４に示すスパッタリング装置１００を用いることができる。この場合、ターゲット１４０や雰囲気ガスを変更することによって、モリブデン層３４ａと酸化モリブデン層３４ｂとを選択的に形成することができる。あるいは、酸化モリブデン層３４ｂの形成は、反応性スパッタリングに限られず、例えば、スパッタリングによってモリブデンの層を形成した後に、当該モリブデンの層を酸化させることによって、酸化モリブデン層を形成してもよい。モリブデンの層を酸化させる手法については、特に限定されないが、例えば大気暴露や酸素を含有する雰囲気下での熱処理等が挙げられる。
モリブデン層３４ａと酸化モリブデン層３４ｂとの積層構造３４ｃを形成したら、続いて積層構造３４ｃのアニール処理を実施する。これにより、酸化モリブデン層３４ｂに含まれる酸素原子を、隣接するモリブデン層３４ａへ拡散させる。その結果、モリブデン層３４ａと酸化モリブデン層３４ｂとの積層構造３４ｃは、酸素含有モリブデンで構成される一体的な金属層に変化する。これにより、酸素含有モリブデンから構成されるショットキー電極３４が形成される。
図８（Ａ）は、ショットキー電極３４がモリブデンのみで構成された場合のショットキー障壁高さと、本実施例の製造方法によってショットキー電極３４が形成された場合のショットキー障壁高さとを、比較して示すグラフである。図８（Ａ）に示すように、本実施例の製造方法によって形成されたショットキー電極３４によると、ショットキー電極がモリブデンのみから構成された場合と比較して、ショットキー障壁高さが０．２ｅＶ増加することが確認された。
図８（Ｂ）は、形成する積層構造３４ｃの積層数と、ショットキー電極３４におけるショットキー障壁高さ（φＢ）との関連を示すグラフである。図８（Ｂ）に示すように、積層構造３４ｃの積層数を増加させることにより、ショットキー電極３４におけるショットキー障壁高さを増大させることができる。さらに、酸化モリブデン層３４ｂの厚さを変化させることによって、ショットキー電極３４におけるショットキー障壁高さを調整することができる。
（本実施例の効果）
本実施例によっても、半導体基板１２との高いショットキー障壁高さを有するショットキー電極３４をより容易に形成することができる。また、本実施例では、酸化モリブデン層の数や厚さを変化させることで、ショットキー電極３４（本実施例では酸素含有モリブデン）が含有する酸素原子の濃度を調整することができる。
続いて、図９及び図１０を参照して、第４実施例を説明する。第４実施例では、ショットキー電極３４を形成する工程が、第１実施例とは異なる。まず、図９を参照して、本実施例のショットキー電極３４を形成する工程を説明する。なお、理解の容易化のために、図９では、半導体基板１２に形成されている絶縁膜２０及び各層３８，３９，４０の図示を省略する。
図９では、まず、酸素ガスを用いたプラズマ処理によって半導体基板１２の表面を酸化させ、半導体基板１２上に酸化層３４ｘを形成する。次いで、形成した酸化層３４ｘ上に、上記したスパッタリング等によって、モリブデンから構成されるモリブデン層３４ａを形成する。そして、モリブデン層３４ａが形成された半導体基板１２をアニール処理することによって、酸化層３４ｘからモリブデン層３４ａへ酸素原子を拡散させ、酸素含有モリブデンから構成されるショットキー電極３４を形成する。
図１０は、プラズマ処理条件とショットキー電極３４におけるショットキー障壁高さとの関連を表わすグラフである。プラズマ条件は、プラズマ処理の処理時間と、プラズマ処理に用いる酸素ガスの濃度と、プラズマ処理におけるプラズマパワーと、のうちのいずれかを含む。図１０に示すように、処理時間を長くすること、酸素ガス濃度を高くすること、又は、プラズマパワーを大きくすることで、半導体基板１２の表面がより酸化することになり、ショットキー電極３４におけるショットキー障壁高さを増大させることができる。
（本実施例の効果）
本実施例によっても、半導体基板１２との高いショットキー障壁高さを有するショットキー電極３４をより容易に形成することができる。また、本実施例では、半導体基板１２の表面を酸化させる程度を変化させることで、ショットキー電極３４（即ち、酸素含有モリブデン）が含有する酸素原子の所定の濃度に調節することができる。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置、１２：半導体基板、１４：上面電極、１６：下面電極、２０：絶縁膜、２２：保護膜、３０：表面電極、３２：中間電極、３４：ショットキー電極、３８：ｐ型コンタクト層、３９：ｐ型リサーフ層、４０：ｐ型ガードリング層、４２：ドリフト層、４４：下部層、１００：スパッタリング装置、１１０：ホルダ、１２０：真空チャンバ、１３０：ガス排気口、１４０：ターゲット、１５０：半製品、１６０：ステージ、１７０：ガス流入口

Claims (3)

  1. 半導体装置の製造方法であって、
    半導体基板を用意する工程と、
    前記半導体基板の表面とショットキー接触するショットキー電極を形成する工程と、を備え、
    前記ショットキー電極は、所定の濃度で酸素原子を含有する金属材料で構成され、
    前記半導体基板は炭化シリコン基板であり、前記金属材料はモリブデンであり、
    前記所定の濃度は、１．０Ｅ１９〜１．０Ｅ２２ｃｍ −３ の範囲内の値である、
    製造方法。
  2. 半導体装置の製造方法であって、
    半導体基板を用意する工程と、
    前記半導体基板の表面とショットキー接触するショットキー電極を形成する工程と、を備え、
    前記ショットキー電極は、所定の濃度で酸素原子を含有する金属材料で構成され、
    前記ショットキー電極を形成する工程は、
    前記半導体基板の前記表面に、前記金属材料の層と前記金属材料の酸化物の層とを交互に積層した積層構造を形成する工程と、
    前記積層構造が形成された前記半導体基板をアニール処理して、前記金属材料の酸化物の前記層から前記金属材料の前記層へ酸素原子を拡散させる工程と、
    を有する、製造方法。
  3. 半導体装置の製造方法であって、
    半導体基板を用意する工程と、
    前記半導体基板の表面とショットキー接触するショットキー電極を形成する工程と、を備え、
    前記ショットキー電極は、所定の濃度で酸素原子を含有する金属材料で構成され、
    前記ショットキー電極を形成する工程は、
    前記半導体基板の前記表面を酸化させる工程と、
    前記半導体基板の酸化させた前記表面上に、前記金属材料の被膜を形成する工程と、
    前記被膜が形成された前記半導体基板をアニール処理して、前記半導体基板から前記被膜へ酸素原子を拡散させる工程と、
    を有する、製造方法。
JP2017196330A 2017-10-06 2017-10-06 半導体装置の製造方法 Active JP6977465B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017196330A JP6977465B2 (ja) 2017-10-06 2017-10-06 半導体装置の製造方法
CN201811061849.4A CN109638072B (zh) 2017-10-06 2018-09-12 制造半导体装置的方法和半导体装置
US16/131,957 US10720329B2 (en) 2017-10-06 2018-09-14 Method of manufacturing semiconductor apparatus and semiconductor apparatus
DE102018122555.5A DE102018122555A1 (de) 2017-10-06 2018-09-14 Verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017196330A JP6977465B2 (ja) 2017-10-06 2017-10-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019071340A JP2019071340A (ja) 2019-05-09
JP6977465B2 true JP6977465B2 (ja) 2021-12-08

Family

ID=65816969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017196330A Active JP6977465B2 (ja) 2017-10-06 2017-10-06 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10720329B2 (ja)
JP (1) JP6977465B2 (ja)
CN (1) CN109638072B (ja)
DE (1) DE102018122555A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7258668B2 (ja) 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
JP7259609B2 (ja) * 2019-07-17 2023-04-18 株式会社デンソー 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4978024B2 (ja) * 2006-02-22 2012-07-18 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
JP5183913B2 (ja) * 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5453867B2 (ja) * 2009-03-24 2014-03-26 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP5564884B2 (ja) * 2009-10-08 2014-08-06 住友電気工業株式会社 ショットキーバリアダイオード
WO2013183677A1 (ja) * 2012-06-06 2013-12-12 ローム株式会社 半導体装置およびその製造方法
CN102938421B (zh) * 2012-11-14 2015-10-07 东南大学 一种梯形终端的碳化硅结势垒肖特基二极管器件
JP2014194469A (ja) * 2013-03-28 2014-10-09 Fujifilm Corp 太陽光集光用フィルムミラー及びその製造方法、並びに太陽光反射板
CN105453272B (zh) * 2013-08-19 2020-08-21 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
CN104392918A (zh) * 2014-12-10 2015-03-04 中国电子科技集团公司第四十七研究所 肖特基势垒制作方法及肖特基势垒
JP6477106B2 (ja) * 2015-03-24 2019-03-06 サンケン電気株式会社 半導体装置
CN107068773B (zh) * 2015-12-18 2021-06-01 株式会社Flosfia 半导体装置
JP2017118048A (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体
CN110890280B (zh) * 2019-11-27 2024-02-06 山东大学 一种利用钯/钯氧化物双层肖特基电极制备氧化物半导体肖特基二极管的方法

Also Published As

Publication number Publication date
JP2019071340A (ja) 2019-05-09
CN109638072B (zh) 2022-05-06
US10720329B2 (en) 2020-07-21
US20190109005A1 (en) 2019-04-11
CN109638072A (zh) 2019-04-16
DE102018122555A1 (de) 2019-04-11

Similar Documents

Publication Publication Date Title
CN102290441B (zh) 半导体器件及其制造方法
JP4221012B2 (ja) 半導体装置とその製造方法
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
US9397206B2 (en) Semiconductor device and method for manufacturing the same
CN108364861B (zh) 制造半导体装置的方法
JP2010225877A (ja) ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP6977465B2 (ja) 半導体装置の製造方法
JP2006303469A (ja) ＳｉＣ半導体装置
JP6457363B2 (ja) 半導体装置
US20090050899A1 (en) High-output diamond semiconductor element
JP2011181840A (ja) パワー素子を備えた半導体装置の製造方法
JPWO2014010405A1 (ja) トランジスタの製造方法
CN108206213A (zh) 晶闸管和用于制造晶闸管的方法
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP5960491B2 (ja) 半導体装置およびその製造方法
JP2015216200A (ja) 半導体装置
WO2022215471A1 (ja) 半導体装置および半導体装置の製造方法
JP6549972B2 (ja) 半導体装置およびその製造方法
JP4087368B2 (ja) ＳｉＣ半導体装置の製造方法
JP6052065B2 (ja) 半導体素装置および半導体装置の製造方法
JP2018056348A (ja) 半導体装置
JP5874582B2 (ja) 縦型半導体装置およびその製造方法
JP2016171162A (ja) 半導体装置
JP2015170824A (ja) 半導体装置及びその製造方法
KR20210053905A (ko) 반도체 장치의 제조 방법 및 에칭 가스

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211025

R151 Written notification of patent or utility model registration

Ref document number: 6977465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151