TW201106317A - Output buffering circuit, amplifier device, and display device - Google Patents
Output buffering circuit, amplifier device, and display device Download PDFInfo
- Publication number
- TW201106317A TW201106317A TW098145950A TW98145950A TW201106317A TW 201106317 A TW201106317 A TW 201106317A TW 098145950 A TW098145950 A TW 098145950A TW 98145950 A TW98145950 A TW 98145950A TW 201106317 A TW201106317 A TW 201106317A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage source
- voltage
- output
- circuit
- source
- Prior art date
Links
- 230000003139 buffering effect Effects 0.000 title abstract 3
- 238000007599 discharging Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 15
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 8
- 241000239290 Araneae Species 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 241000282376 Panthera tigris Species 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
201106317 六、發明說明: 【發明所屬之技術領域】 本發明有關於—種顯示妒 、 裝置及顯示裝置之輸出緩衝尤指-種驅動裝置、放大器 【先前技術】 一般來說’顯示系統的源極 電路’而每一源極驅動電路 η助日日片包含數百種源極驅動 條源極線。單-之源極驅動電=動顯示系統的面板之至少-動晶片產生很大的衝擊。一個 功率損耗因而對整個源極驅 緩衝電路,而該輸出緩衝電路動電路-般包含-個輸出 損耗及運作速度之影響佔 1於该源極驅動電路之整體功率 方面’由於大尺寸的面板相對侔 池的”。另- 規格,所以功率損耗經常值得考^ =载以及精密的系統 片過熱以及減短源極驅動晶μ之^^耗造成祕驅動晶 ΓίΠ,命之低功; 流 ΐ ’因此’在^的設計趨勢下,低功率輸出驅動電路變成主 第1圖乃習知源極驅動褒置之示意圖,在第!圖中,一源Φ 極驅動電路1〇〇包含-個輸出缓衝電路1〇2以及一個開關電路 104。§亥輸出緩衝電路102包含一第一放大電路11()以及一第 二放大電路120。典型地,該第一放大電路11()包含一輸入級 (圖未示)’該輸入級用以接收一第一輸入訊號SI1,以及一輸 出級(圖未示)’該輸出級用以提供一第一輸出訊號S〇l。該輸 入級及該輪出級耦接於一第一電壓源VDDA以及一第二電壓 源VSSA之間,其中第二電壓源低於第一電壓源。相似地, 該第二放大電路120典型地包含一輸入級(圖未示),該輸入級 用以接收一第二輸入訊號SI2,以及一輸出級(圖未示),該輸 201106317 出級用以提供一第二輸出訊號S〇2。同樣地,該第二放大電路 120之輸入級及輸出級耦接於該第一電壓源VDDA以及該第 二電壓源VSSA之間。因此,在輸出電壓之範圍在VDDA至 VSSA期間’該第一放大電路11()及該第二放大電路12〇均能 驅動一顯示面板。一開關電路1〇4包含一第一開關SW1以及 一第二開關SW2 ’該第一開關swi及該第二開關SW2能被 切換’以致於巧第一放大電路11〇及該第二放大電路12〇能夠 選擇地驅動顯示面板之不同的源極線。 予於上述的理由,降低目前輸出緩衝電路之總功率損耗, 特別是f充放電過程中之動態功率損耗,考慮其他需求例如足 ❿ 夠之顯不面板驅動能力,簡化設計及製造,及/或電路結構及 操作之其他特徵,已變為一個重要的開發議題。 【發明内容】
第二輸出級耦接於該第一電壓源及該第二 棚八观’琢弟二輸入級 間;一第二輸出級,該 二電壓源之間,該第二 201106317 單元耗接::,節點;及一輔助充電單元,該輔助充電 二中間電壓j j出節點以及一第二中間電壓源之間,該第 第二放大電值低職I電壓源之電壓值,其中在該 中間充:元提供從該第二 驅動裝種輸出緩衝電路’其用於-顯示裝置之- 放大電路,其ϊϊϊ緩ί電路包括:—第—放大電路及一第二 心入纽、肀5亥第一放大電路包含:一第一輸入級,該第一 ΐ源之電壓壓及—第二電壓源之間’該第二電 第-放ϊΐϊΐ/—放電路触及n電路徑,其中該 η,呼笼,Γ耦接於一第一輸出節點及一第一中間電壓源之 中間電壓源之賴值高於該第二電壓源之電壓值, °ρ; . 路徑輕接於該第—輸出節點以及該第—電壓源之 i接” ίίΐΐ大電路包含:—第二輸人級’該第二輪入級 Ϊ -^第—電壓源及該第二電壓源之間;—第二輸出級,該 一 級具有一第二充電路徑以及一第二放電路徑,其中該 一^ ί路徑辆接於一第二輸出節點及一第二中間電壓源之 第二中間電壓源之電壓值低於該第〆電壓源之電壓值, 二一放電路徑耦接於該第二輸出節點以及該第二電壓源之 間。 —,於本發明其他特徵及其他實施例將詳細描述於本發明 之貫方式中。 【實施方式】 苐2圖為本發明源極驅動裝置之一實施例之示意圖,如第 2圖所示,一個源極驅動裝置2〇〇裝配於一顯示面板201而用 以驅動該顯示面板201 ’且包含—輸出緩衝電路2〇2及一開關 電路204。 该輪出緩衝電路202包含一第一放大電路21〇及一第二放 201106317 大電路220。該第一放大電路210可接收一第一輸入訊號si 1, 該第一輸入訊號SI1例如可來自一 d/A轉換器(圖未示),且依 據該第一輸入訊號SI1 ’而提供一第一輸出訊號sol,以用來驅 動該顯示面板201。相似地,該第二放大電路22〇接收一第二 輸入sfl號SH ’然後依據該第二輸入訊號;§12,而提供一第二 輸出讯號S02以用來驅動該顯示面板201。 該開關電路204控制該第一放大電路21〇、該第二放大電 路220及該顯示面板2 01之間的辆合關係。本發明之其中一個 實施例中,該第一放大電路210用來輸出該第一輸出訊號 SOI’,一第一電壓源VDDA及一第二電壓源VSSA之電壓值 • 分別為VDDA及VSSA,VSSA小於VDDA,該第一輸出訊號 sor為正極性且電壓範圍為VDDA至(VDDA+VSSA)/2。該第 二放大電路220用以輸出該第二輸出訊號SQ2,,該第二輸出 訊號S02’為負極性且電壓範圍為(VDDA+VSSA)/2至VSSA。 舉^中一個例子,該開關電路204可採用多功器(multiplexer) 來貫現,該多功器包含一第一開關SW1以及一第二開關 SW2,透過切換該第一開關SW1以及該第二開關SW2,以致 於讓第一輸出訊號S01’及第二輸出訊號s〇2,通過第一開關 SW1以及該第二開關SW2,而得以分別驅動該顯示面板2〇1 之不同的源極線。 籲 大5亥第一放大電路210與第1圖所示之源極驅動裝置100之
第一放大電路110相比較,該第一放大電路21()不僅耦接於該 第一電壓源以及該第二電壓源,而且也耦接於一第一中間電壓 ,VCA卜該第一中間電壓源之電壓值為VCA1。VCAl最好 南於VSSA而介於VSSA至VDDA之間,VCA1若在VDDA 與一個等於或小於(VDDA+VSSA)/2之電壓值之間則更好。基 於如此的電壓分配,在放電運作時,該第一放大電路21〇使該 顯=面^201放電至該第一中間電壓源VCA1之位準,而不是 第t電壓!LVSSA之位準。換句話說’該第一放大*^路210 可提供一從該顯示面板210流動至該第一中間電壓源VCA1 201106317 ,放電電流,科錢動至該第二錢 5 ^ ° ,、有較小的動態功率損耗。 將於之後的兩個不同的實施例(第3八圖及 相似地’該第二放大電路22〇與圖 相較’該第二放大電路220不僅编接於二第—放广大電路120 及該第二電壓源魏之間不:且=第 =2。該第二中間電壓源VCA2之電壓匕中=f ^源準即表示最好介於之 間。如果電壓位準在VSSA至一 (VDD纏SA)/2之錢值之間,咖 該第-_壓源vCA1及該第二巾_源更 值均等於(VDDA+VSSA)/2。舉例來說,該第一放大電= 電壓值為(VDDA+VSSA)/2。藉由如此電壓之分配 間,該第二放大電路220提供該顯示面板2〇1 該
J電路徑從該第二中帽源VCA2(不同於第i U一電 壓源VDDA)至該第二電壓源VSSA。 圖U 大電路220相較於第!圖之第二放大電路12〇^_ 放 之輸出電壓範圍而導致具有較小之動離功率 節技術=^於第3B _ 5B騎二之兩二:實: 因為》亥第-放大電路210之放電過程以及該第二放大電 路220之充電過程所產生之動態功率損耗可降低,所】 ΐϊί ㈣功率損耗相較於第1圖之源極驅動裝置動 丨兮 J。 ,得-提的是,該輸出緩衝電路2G2及該開關電路204除 了用來驅動顯示面板外,用來驅動其他裝置亦可A 、 此外,該第-放大電路210及該第二放大電:2°2 位增益放大器、或反相放大器等等。 201106317 第3A圖及第3B圖分別揭示第2圖之第一放大電路21〇 及第二放大電路220之實施例。參閱第3A圖,該第一放大電 路210包含一第一輸入級312(“AV11,,)、一第一輸出級 314(“AV12”)、及一輔助放電單元316。 該第一輸入級312耦接於一第一電壓源VDDA及一第二 電壓源VSSA之間’該第二電壓源VSSA之電壓值小於該第一 電壓源VDDA之電壓值,而該第一輸入級312包含一非反相 輸入節點以及一反相輸入節點。該第一放大電路21〇可為單位 增益放大器,該非反相輸入節點以及該反相輸入節點分別耦接 於5亥第一輸入§孔5虎SI1及該第一輸出訊號SOI ’。
反應來自該第一輸入級312之訊號,該第一輸出級314之 一第一輸出節點01輸出該第一輸出訊號以驅動該顯示 面板。該第一輸出級314耦接於耦接於該第一電壓源μβα 及s亥第二電壓源VSSA之間。此外,該第一輸出級3i4包含一 充電路徑(圖未示),而該充電路徑在該第一放大電路21〇之充 電過程中被激活,以致於允許一充電電流流經該充電路徑,從 該第-電壓源VDDA流動至該顯示面板而用來對顯示面板充 ,:有-些實施例,該第一輸出級314更包含一放電路徑 ,不)’而該放電雜在該第-放大電路21〇之放電過程中被 ίΐ ^致於允許—践械赫徽電额,賴顯示面板 ^動至電壓值較低之第二電壓源VSSA而用來對顯示面板放 q甫助放電單元316耦接於該第一輸出節點及一 t^^、VCA1之間,該第一中間電壓源VCA1之電;1 =電壓源VSSA。在該第—放大電路2ig之放動
=’ t 電單元316可提供—從該第一輸出節點流I 4弟—中間電壓源VCA1之放電電流。 以及在^施例中,該輔助放電單元316包含一控制電路3 以及-放電路徑3162,魏電職遍 ^ 點01及該第-_壓源V⑶之間。該 201106317 過該控制電路3161被激活或不被激活。當該第一放大電路21〇 處於一動態放電狀態時,該控制電路3161將激活該放電路徑 3162,而一放電電流可從該顯示面板流向該第一中間電壓源 VCA1以用來對該顯示面板做放電。更好地,在第一放大電路 21〇處於靜態或動態充電狀態時,該放電路徑3162將不被該 控制電路3161所激活,來避免不必要的功率損耗。舉例來說, 該放電路徑3162包含一 NMOS電晶體Maa,該NMOS電晶 體Maa具有一閘極,該閘極被來自控制電路3161之控制訊號 Sctrl_l所控制。藉由該第一輸出級314以及該輔助放電單元 316分別負責充電操作及放電操作’而該第一放大電路210之 第一輸出電壓值乃介於該第一中間電壓源VCA1之電壓值及 該第一電壓源VDDA之電壓值之間,以驅動該顯示面板。 因為該第一放大電路210之放電路徑被約束於該第一中 間電壓源VCA1及該第一電壓源VDDA之間,故有助於功率 才貝耗之降低。 參閱第3B圖,該第二放大電路220包含一第二輸入級 322(“AV21”)、一第二輸出級324(“AV22”)、及一輔助充電單元 326。 該第二輸入級322耦接於該第一電壓源VDDA及該第二 ,壓源VSSA之間,且包含一非反相輸入節點以及一反相輸入 節點。在一實施例中’其中該第二放大電路220為單位增益放 大器,該非反相輸入節點及該反向輸入節點分別耦合於該第二 輸入訊號SI2及該第二輸出訊號s〇2’。 反應來自該第二輸入級322之訊號’該第二輸出級324之 一第二輸出節點02可提供該第二輸出訊號s〇2,來驅動該顯 示面板。該第二輸出級324麵接於該第一電壓源VDDA及該 第一電壓源VSSA之間。此外,該第二輸出級324包含一放電 路徑(圖未示)’當該第二放大電路220處於放電期間,該放電 路徑將被激活’以致於允許一放電電流從該顯示面板通過該第 二輸出級324而流至電壓較低之該第二電壓源VSSA,藉此對 201106317 該顯不面板放電。在—些實施例中,該第一輸出級3 充電路徑(圖未不),當該第二放大電路22〇進 充電路徑將被激活,以致於允許一充電 朋f,該 VDDA通過該第-輸出級314而流至該顯示 1面板 顯示面板充電。 个逐則對该 該辅助充電單元326搞接於該第二輸出節點〇 ===之間,其中該第二中間電壓源v⑶ΐ ΐΐ第—電壓源VDDA。當該第二放大電路進行 ,,時,捕助充電單元326提供一充電電流,該充電電流 該第二中,電壓源VCA2往該第二輸出節點。2流動。 在一實施例中’該輔助充電單元326包含一控制電路3261 ϋ電3162,而該充電路徑3262耗接於該第二輸出節 制電路3二電壓源漏。該充電路徑3262可被該控 制電路3261激活或不激活。當該第二放大電路22〇處於 充電過程,該控制電路3261將激活該充電路徑3262,而—= J電f將從該第二中間電壓源VCA2流經該充電路徑3262而 流至该顯示面板以對該顯示面板充電。更好地,當該第二放大 電路220處於靜態或動態放電期間,該充電路徑3262將不被 激活,來避免不必要的功率損耗。舉例來說,該充電路徑3262 包含一 PMOS電晶體MAA,而該PMOS電晶體MAA具有一 閘極,,該閘極被來自該控制電路3261之控制訊號Sctrl_2所 控巧。藉由第二輸出級324及該輔助充電單元320分別負責放 電操作及充電操作’而該第二放大電路22〇之第二輸出電壓值 乃介於該第二中間電壓源VCA2之電壓值以及該第二電壓源 VSSA之電壓值之間,以驅動該顯示面板。 因為該第二放大電路220之充電路徑被約束於該第二中 間電壓源VCA2以及該第二電壓源VSSA之間,故有助於功 率損耗之降低。 第4A圖及第4B圖分別揭示第3A圖及第3B圖之電路 圖。參閱第4A圖,該第一放大電路21〇之第一輸入級312包 11 201106317 動Γ該差動對接收一差動訊號(該第一輸入訊號SI1 及以第一輸出訊5虎SOI’),且在一節點P1提供一輸出電壓νρι 至該第一輸出級314及該控制電路3161。 在一實施例中,該差動對包含二個NM〇s電晶體M2、 M3 ’該二觀08電晶體共接於—電絲,而該電流源提供一 偏壓電流IB,而該二NM0S電晶體M2、M3之汲極連接於一 主動負載。在-實施例中,該電流源可包含―顧⑽電晶體 Ml ’而該NMOS電晶體Ml具有一連接一偏壓電壓之閘 極’而該NMOS電晶體Ml.之源極則連接於該第二電壓源 VSSA,而該NM0S電晶體Ml之汲極則連接於該二NM〇s 電晶體M2、M3之源極。在一實施例中,該主動負載可包含 二個PMOS電晶體M4、M5,而該二pm〇S電晶體M4、M5 之源極連接於該第一電壓源VDDA,而PM0S電晶體M4、 M5之閘極連接在一起’而pm〇S電晶體M4、M5之汲極連接 於NM0S電晶體M2、M3之汲極。 該第一輸出級314反應該第一輸入級312之輸出電壓νρι 以驅動一顯示面板。在一實施例中,該第一輸出級314包含一 對互補驅動電晶體M6、M7,該對互補驅動電晶體M6、M7 串聯於該第一電壓源VDDA及該第二電壓源VSSA之間。更 特別地,該電晶體M7之閘極可接收該輸出電壓,該電晶 體M6之閘極可接收該偏壓電壓VB,該二電晶體M6、M7之 汲極共接於一第一輸出節點01 ’該第一輸出節點分哞一 第一輸出訊號sor通過。 在一實施例中,該控制電路3161包含二pM〇s電晶體 Mia、M2a、以及一 NM0S電晶體M3a,而該二PMOS電晶 體Mia、M2a、以及該NM0S電晶體M3a乃串聯於該第一電 壓源VDDA及§亥第一輸入級312之'郎點P3之間。該pm〇S 電晶體Mia之閘極及該NM0S電晶體M3a之閘極分^柄接於 該PM0S電晶體M5之閘極以及該NMOS電晶體M3 a之閘極 此外’該控制電路3161也包含一 PM0S電晶體Mib以及一 12 201106317 =MOS電晶體M2b,該PMOS電晶體Mlb以及該NMOS電 日日體I^2b串聯於該第一電壓源VDDA及該第二電壓源 之,及PMOS電晶體Mlb之閘極被該輸出電壓VP1所控制, 而,NMOS電晶體M2b之閘極被來自第一輸入級312之偏壓 ,壓VB所控制。該PM〇s電晶體廳^及極及該NM〇s電 晶,M2b之汲極與該PM〇s電晶體M2a之閘極連接在一起。 一節點P2耦接於該放電路徑3162。該控制電路3161可依據 來自第一輸入級212之輸出電壓VP1進行運作,達到藉由節 點P2之電壓VP2來控制該放電路徑3162。 在一實施例中,該放電路徑3162包含一放電用之_〇8 φ 電晶體Maa ’該舰⑽電晶體Maa之汲極及源極分別連接於 該第一輸出節點01及該第一中間電壓源VCA1,至於閘極責 備該控制電路3161所控制。 ' 以下闡述該第一放大電路210之放電過程。當該第一輸出 讯號S01’之位準高於該第一輸入訊號之位準,在第一輸入級 312中之偏壓電流IB將首先流過PM0S電晶體M4及NM0S 電晶體M2 ’以拉升節點pi之輸出電壓VP1。相應地,當NM〇s 電晶體M6被激活時,在第一輸出級314中之PM〇s電晶體 M7之連接於節點P1之閘極將不被激活至更高的位準。 同時’在控制電路3161中,該卩]^08電晶體]^11)也被該 • 輸出電壓V?1激活。從結果看來,PMOS電晶體M2a之閘極 電壓被拉低,反而控制電路3161之輸出電壓VP2被拉高。反 應該輸出電壓VP2之上升,放電用之NM0S電晶體Maa在放 電路徑3161終將被激活。從結果看來,一放電電流從該顯示 面板流經NM0S電晶體Maa,最後流向該第一中間電壓源 VCA1,反之另一放電電流從該顯示面板流經NM〇s電晶體 M6,最後流向電壓較低之第二電壓源VSSA。因此,該第一 輸出訊號S01’之位準被拉低。更好地,為了有效降低功率損 耗’流經NMOS電晶體Maa之放電電流可設定為非常大於流 經NM0S電晶體M6之放電電流(例如數百倍)。 13 201106317 =严地,該第一放大電路210之充電過程將在以下做闡 述。當該第一輸出訊號SOI,之位準低於該第一輸入訊號SI1 f位準,該第一放大電路210之充電過程之進行乃相反於上述 該第一放大電路210之放電過程。相應地,在第一輪出級314 中‘ NM0S電晶體M6不被激活至一高位準時,pm〇s電 晶體M7將被激活。同樣地,來自控制電路3161之輸出電壓 VP2^吏得放電路徑3162中之NM〇s電晶體Maa保持不被激 活。從結果看來,一充電電流可從該第一電壓源VDDA,流經 一由PM0S電晶體M7所形成之充電路徑,最後流向該顯^面 板。從結果看來,該第一輸出訊號S01’被拉升。 由於該第一放大電路210之充電路徑被約束於該第一中 間電壓源VCA1以及該第一電壓源VDDA之間,故來自第一 放大電路210之第一輸出電壓被降低至一較小的範圍,由社 得知,動態功率損耗被非常地降低。 _圍由、、,口果 參閱第4B圖’該第二放大電路220之結構及運作相似於 第4A圖之第一放大電路210,其中主要的不同在於,所有的 PM0S電晶體及NM0S電晶體相互交換。此外,該第一電壓 源VDDA及該第二電壓源VSSA之位置交換,且該第一中間 電壓源VCA1被取代為該第二中間電壓源VCA2。在此實施例 中,一 PM0S電晶體MAA可作為一充電路徑3262,藉此, 在充電過程中,一充電電流可從該第二中間電壓源VCA2流動 至該顯示面板。 由於該第二放大電路220之充電路徑被約束於該第二中 間電壓源VCA2以及該第二電壓源VSSA之間,故來自第二 放大電路220之第二輸出電壓將較小,結果造成動態功率損耗 非常地減低。 苐5A圖及第5B圓揭示該第一放大電路21〇及該第二放 大電路220之第二實施例。不同於第3A圖及第3B圖之第一 實施例,第二實施例不包含任何輔助放電/充電單元316/326。 參閱第5A圖,該第一放大電路210包含一第一輸入級512 201106317 ^第~輸出級514。該第一輸入級512耦接於一第一電壓源 A及一第二電壓源VSSA,而該第二電壓源vssa之電壓 ΪίΓ該第一電壓源VDDA之電壓值。該第一輸入級512之 乍類似第3A圖所揭示之第一輸入級312。 該第一輸出級514包含一放電路徑5141以及一充電路徑 ,該放電路徑5141耦接於一第一輸出節點〇1及一第一 曰源VCA1 ’而該充電路徑雙輕接於該第一電壓源 山及該第一輸出節點01。該第一輸出級514之一第一輸 第一中間電壓源徽1之電壓值以及丄ΐ 屋源^DA之電壓值之間,來用以驅動—顯示面板。 之雷;^輸出電壓之範圍約束於該第—巾間電壓源VCA1 ^值,該第一電壓源VDDA之電壓值之間,乃 一放大電路U〇之輸出電壓範圍,從結果看來,該 電路在轉放電過程巾所產生之神損耗較少。 來降低功率損耗, 及一 i=第二放大電路220包含一第一輸入級522 a及該第二電壓 j 揭示之第二輸入級522。而,、運作方式類似第犯圖所
該第二輸出級524包含—放電_ _以及 電壓源§=路=2^接於一第二輸出節點〇2及該第: VCA2及該第二輸“點$搞=中間J壓J 由於具有較小之第示面板。 在充電過程中所產生之功3m第二放大電路220 於㈣圖所示之藉由於 201106317 216來節省功率之第二放大電路22〇,第5b圖所示之第二放 大電路220乃藉由第二輸出級524之充電路徑5242,一樣可 達到降低在放電過程中所產生之功率損耗之效果。 第6A圖及第6B圖分別揭露第5a圖及第5B圖之詳細電 路圖。參閱第6A圖所示之第一放大電路21〇,一第一輸入級 512包含一接收差動訊號之差動對,差動訊號為第一輸入訊號 SI1及第一輸出訊號SOI,,而該第一輸出級514之節點P卜 P2分別具有輸出電壓vpi、VP2。 在一實施例中’差動放大器包含二個_〇8電晶體m2、 M3,NM0S電晶體M2、M3之閘極接收差動訊號,nm〇s電 晶體M2、M3之源極與一電流源共接在一起,而該電流源提 供一偏壓電流IB,而NM0S電晶體M2、M3之汲極連接於第 一、一主動負載。該電流源包含一 NM0S電晶體Ml,而NMOS 電晶體Ml之閘極連接於一偏壓電壓VB。該第一主動負載包 含一對PM0S電晶體M4、Μβ,而第二主動負载包含一對 PM0S電晶體Μ5、Μ8。此外’該第一、二主動負載減於該 第一電壓源VDDA及一第三主動負載之間,其中該第三主動 負載耦接於一第二電壓源VSSA,該第二電壓源VSSA之電壓 值小於第一電壓源VDDA之電壓值,該第三主動負載包含二 NM0S 電晶體 M7、M9。 該第一輸出級514包含一放大器,該放大器之一實施例為 AB類放大器。更特別地,該AB類放大器包含一位準調整電 路61。在一實施例中,該位準調整電路61包含二pM〇s電晶 體M10、Mil、一放電路徑5141、及一充電路徑5142。該放 電路徑5141藉由一 NM0S電晶體M13實現,反之該充電路 徑5142藉由一 PM0S電晶體M12實現。該位準調整<電路61 可將來自第一輸入級512之輸出電壓VPI、VP2之位準,分別 轉換為電壓VPA1、VPA2 ’以致於適合控制NM0S電晶體M13 及PMOS電晶體M12。該位準調整電路61之所以^必要存 在,乃因為NM0S電晶體M13具有大的臨界電壓,而大^的庐 201106317 界電壓乃由於基體效應造成。 該第一放大電路210之放電過程將在以下闡述。當第一輸 出訊號SOI,之位準高於該第一輸入訊號SI1之位準,該偏壓 電流IB將首先流經PM0S電晶體M5以及NM0S電晶體M3。 由結果得知’該輸出電壓VP1下降’節點P3之節點電壓W3 上升,反而節點P4之節點電壓VP4下降。反應電壓VP1、yp4 之位準的改變,節點Ρ2之節點電壓VP2被拉升。相應地,在 該位準調整電路61中,節點ΡΑ1及節點M2之節點電壓 VPA1、VPA2軍備拉升。從結果看來’當]\jMos電晶體Μ13 被激活時,該PMOS電晶體Μ12將不被激活,以造成該放電 • 路徑5141允許一放電電流從該顯示面板流動至該第一中間電 壓源VCA1。 相反地,當第一輸出訊號S〇l,之位準低於第—輸入訊號 SI1之位準時,該第一放大電路21〇將進行充電運作,而其運 作方式相反於上述之放電運作方式。更特別地,在充電過程 中,當PM0S電晶體M12被激活時,nm〇s電晶體]^13將不 被激活,以造成該充電路徑5142允許一充電電流從該第一電 壓源VDD A流向該顯示面板。 參閱第6B圖,該第二放大電路22〇之結構及運作相似於 第6A圖之第一放大電路21〇,其中主要的不同在於,所有的 ® PM〇S電晶體及NM0S電晶體相互交換。此外,該第一電壓 源VDDA及該第二電壓源VSSA之位置交換,且該第一中間 電壓源VCA1被取代為該第二中間電壓源VCA2。在此實施例 中,一 PM0S電晶體M12’可作為一充電路徑5242,藉此,在 充電過程中,一充電電流可從該第二中間電壓源VCA2流動至 該顯示面板。此外,NM0S電晶體M13,可被激活,以致於造 成一放電路徑5241允許一放電電流從該顯示面板流向該第二 電壓源VSSA。 第7圖揭示一使用第2圖之源極驅動裝置2〇〇之顯示裝置 之一實施例,如第7圖所示,一顯示裝置7〇〇包含一源極驅動 17 201106317 器ΉΟ及-顯示面板72〇。該顯示面板720包含祕源極線 SU、SL2 ’以及數條閘極線GL1. .GLn,其中^為不為零之 整數。該源極驅動器710可採用第2圖至第6Β圖中之任一實 施例,來用以驅動該顯示面板72〇之源極線。 0以上敍述依據本發明多個不同實施例,財各 可以 早-或不随合方式實施。因此,本發明實 ^^ 幻^進一y ^之,先刖敍述及其附圖僅為本發明示 不文其限囿。其他元件之變化或組合皆犯 之精神與範ϋ。 仏且獨于本發明 【圖式簡單說明】 第1圖為習知源極驅動裝置之示意圖; ,2圖為本發明源極驅動裝置之施 弟3A圖為本發明第一放大雷貫^^之丁思圖’ 第3B圖為本發明^—實施例之示意圖; 第4A圖在Γ:Α f 電路之—實施例之示意圖; 步4A圖為第3A圖之電路圖; 间 第4B圖為第3B圖之電路圖; J 5A圖為本發明第一放大 第5B圖為本發明第 之第一實施例之不意圖; 第6A圖為第路之第二實施例之示意圖; ^ 6B圖為第5B圖之電路圖;及 例使用第2圖之源極驅動農置之顯示裝置之-實施 【主要元件符號說明】 ^極趣動電路100 别出緩衝電路102 開關電路104 201106317 第一放大電路110 第二放大電路120 第一電壓源VDDA 第二電壓源VSSA 第一開關SW1 第二開關SW2 源極驅動裝置200 顯示面板201 輸出緩衝電路202 開關電路204 Φ 第一放大電路210 第二放大電路220 第一開關SW1 第二開關SW2 第一電壓源VDDA 第二電壓源VSSA 第一中間電壓源VCA1 第二中間電壓源VCA2 第一輸入級312、512、522 第一輸出級314、514 • 輔助放電單元316 控制電路3161 放電路徑 3162、5141、5241 第二輸入級322 第二輸出級324、524 輔助充電單元326 控制電路3261 充電路徑 3262、5142、5242 位準調整電路61 顯示裝置700 19 201106317 源極驅動器710 顯示面板720 源極線SL卜SL2 閘極線 GLl....GLn
20
Claims (1)
- 201106317 七、申請專利範圍·· 卜-種輸出緩衝電路,其用於-顯示裂置之一驅 輸出缓衝電路包括: 衣置中,該 包含: 第一放大電路及一第二放大電路,直中該 八μ 玫大電路 一第一翰入級,該第一輸入級耦接於一第一 第二電壓源之間,該第二電壓源之電壓值低於該 减以及一 電壓值; _乐一電壓源之 -第-輸出級,該第-輸出級_於該第 二電壓源,該第一輸出級具有一第一輪出節點;^氅减及該第 -輔助放電單元,該_放電單元耦接於該 以及-第-中間電壓源之間,該第一中間電壓源:$出節點 该第二電壓源之電壓值,其中在該第一放大電堅值高於 時,該輔助放電單元提供觀第—細節 =敌電操作 壓源之放電電流;以及 ’、 吻第一中間電 §亥第·一放大電路包含: 二電壓級,該第二輸入_接於該第-電壓源及該第 -第二輸&級,該帛三輸ώ級她於 二電壓源之間,該第二輸出級具有—第二輸出節^壓^原及該第 一輔助充電單元,該輔助充電單元輕接於 以及-第二中間電壓源之間,該第二中 ϋ第-輸出節點 該第一電壓源之電壓值,其中在該第二放 電壓值低於 單元提供從該第二中間電壓源流 2、如申請專利範圍第丨項所述之輪出緩 電單元包含: 卿1稱,其巾該輔助放 一放電路徑,該放電路_接_第—輸㈣點以及該第一 21 201106317 中間電壓源之間,當該第一放大電路進 放電路徑,當該第一放大電路進行充電 電操作時,激活該 路徑;及 作時,不激活該放電 一控制電路’該控路可激活或錢活該放電路徑。 3、如申請專繼_丨躺狀細 電單元包含: 電路,其中該輔助充 一充電路徑,該充電路徑耦接於該第_ 二輸出節點,其中當該第二放大電路壓源以及該第 充電路徑,當該第二放大電路進行了,作時,激活該 路徑;及 蛛作時,錢活該充電 控制電路’該控制電路可激活或不激活該充電路經 4 、以專其中該放電路 制電路所控制。 ” Μ電晶體之閘極被該控 其中該充電路 電路所控制。 電阳體之閘極被該控制 =專=:¾路,其_-輪 -電壓源之_互補電晶體/切聯於該第—電_、與該第 輸出路,翻於1稀置之1_裝置中,該 22 201106317 一第一放大電路及一第二放大電路,其中該第一放大電路 包含: 第輸入級,該第一輸入級輕接於一第一電壓源以及一 ^電壓源之間’該第二電壓源之電壓值低於該第_電壓源之 電壓值; —第一輸出級,該第一輸出級具有一第一放電路徑以及一 第二充電雜’其中該第一放電路軸接於U出節點及 一第-中間電壓源之間,該第-中間電壓源之電壓值高於該第 -電壓源之電壓值,該第-充電路徑_於該第一輸出節點以 及5亥第一電壓源之間;以及 該第二放大電路包含: 第一輸入級,該第二輸入級麵接於該第一電壓源及々玄第 二電壓源之間; ’、w —第一輸出級,該第二輸出級具有—第二充電路徑以及一 第二敦電路徑,其中該第二充電路徑耦接於一第二輸出節點及 一第二中間電壓源之間,該第二中間電壓源之電壓值低於嗜第 —電壓源之電壓值,該第二放電路#耦接於該第二輸出節點以 及該第二電壓源之間。 ’ 9、 如申請專利範圍第8項所述之輸出緩衝電路,其中該第一輸 出級及該第二輸出級各包含一AB類放大器。 人 & 10、 如申請專利範圍第8項所述之輪出緩衝電路,其中該第一 輸出級之第一放電路徑以及該第一充電路徑由一對串^於該 第一電壓源及該第一中間電壓源之間的互補電晶體所構成。 U、如申請專利範圍第8項所述之輪出緩衝電路,其中該第二 輸出級之第二放電路徑以及該第二充電路徑由一對串聯於該 第二電壓源及該第二中間電壓源之間的互補電晶體所構成。 23 201106317 12輸1()賴狀輸__,其中該第-哕笛一心位準調整電路,該位準調整電路可轉換來_ X㊉入、’之輪出電壓,以致於控制該對互補電晶體。 於範圍第11項所述之輸出緩衝電路,其中該第-=出ί更位準調整電路,該位準調整電路可轉換ίϊ 第-輸入級之輸出電壓,以致於控制該對互補電晶體。、 8項所述之輪出緩衝電路,其中該第- 輸入級及该第二輸入級各包含一差動放大器。 乐 15、 一種放大器裝置,包括: 之間丁^人級,該輪人級耦接於—第—電壓源及—第二電壓源 夕門一該輸出級•合於—第三電壓源及—第四壓诉 该第-電壓源之電壓值或該第二賴源之電壓值; 專於 ^點及^二電壓狀間,其中輔概電㈣單元於該 郎點與該第三電壓源之間提供一放電/充電電流。 別出 16、 如申請專利麵帛15項所叙放大 電/充電單元包含: 助放 一電流路徑,該電流路徑耦接該輸出節點及該第三電壓源 間;及 ’、々 一控制電路,該控制電路可控制該電流路徑。 17、 一種放大器裝置,包括·· 一輸入級,該輸入級耦接於一第一電壓源及一第二電壓源 24 201106317 之間;及 之 〜間’該輸出級具於—第三電壓源及—第四電壓源 該第三電壓源及該輪^’ f中―第—電流路徑耦接於 電壓源及該輸出節點f㈣m流路㈣接於該第四 兮第電壓源及該第二電壓源之間,且 Ϊ源之電壓t電錢等於該第一電壓源之電壓值或該第二電 項所述之放大器裝置,其中該輸出級19、如申-請專利範圍第18項所述之放大器裝置,其中該第一電 流路徑及該第二電流路徑為一對互補電晶體,該對互補電晶 體串聯於該第三電壓源及該第四電壓源之間。 20、如申請專利範圍第19項所述之放大器裝置,其中該輸出級 更包含一位準調整電路,該位準調整電路可轉換來自該輸入 級之輸出電壓,以致於控制該對互補電晶體。21、一種顯示裝置,包括: 一顯示面板,該顯示面板具有數條源極線;及 一源極驅動器,該源極驅動器具有一輸出緩衝電路,該輸 出緩衝電路包含一第一放大電路及一第二放大電路,其中該第 一放大電路包含: 一第一輪入級,該第一輸入級耦接於一第一電壓源以及一 第二電壓源之間,該第二電壓源之電壓值低於該第一電壓 電壓值; ” 一第一輪出級,該第一輸出級輕接於該第一電壓源及該第 二電壓源,該第一輸出級具有一第一輸出節點;及 25 201106317 一輔助放電單元,該辅助放電單元轉接於該—〜 以及一第一中間電壓源之間,該第一中間雷懕=—輸出節點 1第二電壓源之電壓值’其中在該第—放大電路 時,該辅助放電單元提供從該第一輸出節點流=放,刼作 壓源之放電電流;以及 〜第一中間電 該第二放大電路包含: 壓源及該第 一第二輸入級,該第二輸入級耦接於該第一 二電壓源之間; -第二輸出級,該第二輸am㈣於該第 二電壓源之間,該第二輸出級具有一第二輸出節點;及該第 -輔助充電單元,該輔助充電單元_於該第二 ,及中間電壓源之間’該第二中間電壓源之電 點 低於 該第-電壓狀電壓值,射在該第二放大進行 = S點早趣該第二中間電壓源流至該第二輸出 22、一種顯示裝置,包括: 一顯示面板,該顯示面板具有數條源極線;及-源極驅動器’該源極驅動器具有—輸出緩衝電路 出緩衝電路包含-第-放大電路及—第二放 一放大電路包含: 、甲忒第 一第一輸入級,該第一輸入級耦接於一第一電壓源 第二電壓源之間’該第二電壓源之電壓值低於該第—電之 電壓值; Λ' 第一輸出級 5亥第一輸出級具有一第一放電路捏 一 第-充電路徑’其中該第-放電路_接於—第—輸 = -策-中間電壓源之間’該第-中間電壓源之電壓值高於:、 二電壓源之賴值’該第-充電路徑触於該第—輪節= 及該第一電壓源之間;以及 印即點以 該第二放大電路包含: 26 201106317 一第二輸入級,該第二輸入級耦接於該第一電壓源及該第 二電壓源之間; 一第二輸出級,該第二輸出級具有一第二充電路徑以及一 第二放電路徑,其中該第二充電路徑耦接於一第二輸出節點及 一第二中間電壓源之間,該第二中間電壓源之電壓值低於該第 一電壓源之電壓值,該第二放電路徑耦接於該第二輸出節點以 及該第二電壓源之間。27
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/536,050 US8508515B2 (en) | 2009-08-05 | 2009-08-05 | Buffering circuit with reduced dynamic power consumption |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201106317A true TW201106317A (en) | 2011-02-16 |
TWI423211B TWI423211B (zh) | 2014-01-11 |
Family
ID=43534483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098145950A TWI423211B (zh) | 2009-08-05 | 2009-12-30 | 輸出緩衝電路、放大器裝置及顯示裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8508515B2 (zh) |
CN (1) | CN101996552B (zh) |
TW (1) | TWI423211B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI457897B (zh) * | 2012-06-22 | 2014-10-21 | Novatek Microelectronics Corp | 平面顯示器的驅動電路 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101037561B1 (ko) * | 2009-02-18 | 2011-05-27 | 주식회사 실리콘웍스 | 전류소모가 적은 액정디스플레이 구동회로 |
JP5702570B2 (ja) * | 2009-11-27 | 2015-04-15 | ローム株式会社 | オペアンプ及びこれを用いた液晶駆動装置、並びに、パラメータ設定回路、半導体装置、電源装置 |
TWI430238B (zh) * | 2011-05-17 | 2014-03-11 | Realtek Semiconductor Corp | 應用於背光源的操作電路及其相關方法 |
TWI479803B (zh) * | 2012-03-14 | 2015-04-01 | Novatek Microelectronics Corp | 輸出級電路 |
CN103531142B (zh) * | 2012-07-03 | 2016-08-31 | 联咏科技股份有限公司 | 平面显示器的驱动电路 |
KR102074230B1 (ko) * | 2013-09-23 | 2020-02-06 | 삼성전자주식회사 | 슬루율이 개선된 버퍼 회로 및 이를 포함하는 소스 구동 회로 |
CN103943058B (zh) * | 2014-04-28 | 2017-04-05 | 华南理工大学 | 一种行栅极扫描器及其驱动方法 |
JP6903398B2 (ja) | 2016-01-27 | 2021-07-14 | 三菱電機株式会社 | 駆動装置および液晶表示装置 |
CN106249453B (zh) * | 2016-03-25 | 2023-08-15 | 北京集创北方科技股份有限公司 | 一种低功率源极驱动电路 |
KR102615855B1 (ko) * | 2017-01-25 | 2023-12-21 | 삼성전자주식회사 | 표시 설정에 따른 디스플레이 구동 방법 및 이를 지원하는 전자 장치 |
US11386863B2 (en) * | 2019-07-17 | 2022-07-12 | Novatek Microelectronics Corp. | Output circuit of driver |
US11386836B1 (en) * | 2021-07-12 | 2022-07-12 | Novatek Microelectronics Corp. | Amplifier for driving display panel and related control method |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151291A (ja) * | 1998-11-12 | 2000-05-30 | Fujitsu Ltd | 演算増幅器 |
JP3846293B2 (ja) * | 2000-12-28 | 2006-11-15 | 日本電気株式会社 | 帰還型増幅回路及び駆動回路 |
JP4736313B2 (ja) * | 2002-09-10 | 2011-07-27 | 日本電気株式会社 | 薄膜半導体装置 |
JP4564285B2 (ja) * | 2003-06-20 | 2010-10-20 | 株式会社東芝 | 半導体集積回路 |
KR100996573B1 (ko) * | 2003-12-30 | 2010-11-24 | 엘지디스플레이 주식회사 | 아날로그 버퍼 및 그 구동방법 |
US7385581B2 (en) * | 2004-03-11 | 2008-06-10 | Matsushita Electric Industrial Co., Ltd. | Driving voltage control device, display device and driving voltage control method |
JP2007171225A (ja) * | 2005-12-19 | 2007-07-05 | Sony Corp | 増幅回路、液晶表示装置用駆動回路及び液晶表示装置 |
CN100430992C (zh) * | 2006-01-20 | 2008-11-05 | 西北工业大学 | 液晶显示驱动控制芯片中驱动电压的输出缓冲电路 |
US20070290969A1 (en) * | 2006-06-16 | 2007-12-20 | Yih-Jen Hsu | Output buffer for gray-scale voltage source |
CN101101734A (zh) * | 2006-07-04 | 2008-01-09 | 中华映管股份有限公司 | 适用于灰度调整电压源的输出缓冲器 |
JP4275166B2 (ja) * | 2006-11-02 | 2009-06-10 | Necエレクトロニクス株式会社 | データドライバ及び表示装置 |
US7570116B2 (en) * | 2007-05-10 | 2009-08-04 | Analog Devices, Inc. | Output stage |
TWI342113B (en) * | 2007-06-11 | 2011-05-11 | Realtek Semiconductor Corp | Signal processing circuit |
JP4724785B2 (ja) * | 2007-07-11 | 2011-07-13 | チーメイ イノラックス コーポレーション | 液晶表示装置および液晶表示装置の駆動装置 |
US7760019B2 (en) * | 2008-03-04 | 2010-07-20 | Micron Technology, Inc. | Adaptive operational transconductance amplifier load compensation |
TWI355799B (en) * | 2008-08-08 | 2012-01-01 | Orise Technology Co Ltd | Output stage circuit and operational amplifier |
-
2009
- 2009-08-05 US US12/536,050 patent/US8508515B2/en active Active
- 2009-12-30 TW TW098145950A patent/TWI423211B/zh not_active IP Right Cessation
-
2010
- 2010-08-04 CN CN201010246874.7A patent/CN101996552B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI457897B (zh) * | 2012-06-22 | 2014-10-21 | Novatek Microelectronics Corp | 平面顯示器的驅動電路 |
US8912828B2 (en) | 2012-06-22 | 2014-12-16 | Novatek Microelectronics Corp. | Driving circuit of flat display |
Also Published As
Publication number | Publication date |
---|---|
US8508515B2 (en) | 2013-08-13 |
TWI423211B (zh) | 2014-01-11 |
CN101996552B (zh) | 2012-11-21 |
CN101996552A (zh) | 2011-03-30 |
US20110032240A1 (en) | 2011-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201106317A (en) | Output buffering circuit, amplifier device, and display device | |
US6765430B2 (en) | Complementary source follower circuit controlled by back bias voltage | |
US6819142B2 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
TW571271B (en) | Display control circuit and display device | |
US7295069B2 (en) | Differential amplifier circuit capable of reducing current consumption | |
TWI310926B (en) | Source driver and source driving method | |
TWI409748B (zh) | 輸出緩衝器及使用該輸出緩衝器的源極驅動器 | |
JP4421208B2 (ja) | レベルシフタ回路およびそれを備えた表示装置 | |
US8476977B2 (en) | LCD driving circuit using operational amplifier and LCD display apparatus using the same | |
TWI605435B (zh) | 源極驅動器的輸出放大器及其控制方法 | |
KR20000077151A (ko) | 시모스 반도체 집적회로 | |
US20190286178A1 (en) | Wide common mode high resolution comparator | |
US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
TW201710688A (zh) | 電壓監測器 | |
TW200934102A (en) | Buffer amplifier with minimized power consumption and display driver including the same | |
TWI420814B (zh) | 半電源緩衝放大器 | |
US8558779B2 (en) | Display device | |
US7683677B2 (en) | Sample-and-hold amplification circuits | |
US6806743B2 (en) | Semiconductor integrated circuit device | |
CN105099428B (zh) | 微处理器装置、集成电路以及选择基底偏压的方法 | |
TWI231648B (en) | High output voltage transfer apparatus | |
JP5417470B2 (ja) | ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路 | |
JP2005328464A (ja) | 増幅器及びこれを用いた液晶ディスプレイ装置 | |
JP2008048039A (ja) | 演算増幅回路およびそれを用いた半導体装置 | |
JP2005322985A (ja) | 増幅回路、アナログデジタル変換回路及び移動体通信端末 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |