JP4724785B2 - 液晶表示装置および液晶表示装置の駆動装置 - Google Patents

Description

本発明は液晶表示装置およびその駆動装置に関するもので、特に高品質表示が可能なものに関する。

図１は典型的な液晶表示装置１の構成を示す概略構成図である。

液晶表示装置１は液晶セル３がマトリクス状に配設された液晶セルアレイ２、ゲート線駆動回路７、ソースバス駆動回路８を有している。

液晶セル３はゲートがゲート線に接続され、ソースがソースバスに接続された薄膜トランジスタ４のトレインと接地間にキャパシタとして表される液晶表示素子５およびこれに並列に接続された補助容量６が接続された構成となっている。

また、ゲート線駆動回路は各行の液晶セルの各薄膜トランジスタに共通接続されたゲート線を行ごとに順次活性化する。さらにソースバス駆動回路は各列の液晶セルの各薄膜トランジスタのソースに共通接続されたソースバスに電圧信号を供給するものである。

液晶表示装置においては、階調表示が不可欠であり、ある画素について表示を行う場合、階調に対応するデータコードが駆動装置に与えられ、駆動装置側ではこのデータコードに対応する電圧信号に変換し、当該画素の液晶セルにドレインが接続された薄膜トランジスタのソース線に与え、その薄膜トランジスタのゲートか接続されたゲート線に必要な期間ゲートを開くための高電圧を与えることにより、該電圧信号を液晶セルに与えて透過率を変化させ、所望の画像を得る。

この場合、データコードと駆動電圧との関係はリニアではなく、ガンマ曲線と言われる特性を有している。このガンマ曲線に応じた電圧を得るための従来の模式的構成を図２に示す。

ここではデータ対電圧が図示された曲線の関係にあり、これから２５６階調の電圧を得るものとし、データコードは０から２５５まで、すなわち８ビットのデータが与えられ、このデータから所望の電圧を得ている。

まず、電圧範囲を得るために、電源とアース間に直列接続された１８個の抵抗分割器を有する参照電圧発生器１０より抵抗分割により取り出されたV0からV16までの１７種類の電圧を得るようにし、１６の電圧範囲をデータの上位４ビットを用いて４ビットスイッチマトリクスで選択し、電圧範囲を示すV_nとV_n+1を出力する。この選択された電圧範囲における１６種類の電圧のうちのいずれかをデータの下位４ビットを用いて４ビットリニアデジタルアナログ変換器（DAC）３０により得るようにしている。図２の例では電圧範囲V14-V15内の電圧をデータコード２２３から２３９に割り当てられた電圧のいずれかを出力することになる。

図３はカラー液晶表示装置のソースバスにソース電圧を印加する駆動装置の概略構成を示すブロック図であり、図２と同じ部分には同じ参照番号を付与している。また、図３は３色の２列分の液晶セルへ電圧を供給する部分を代表して示している。

今、第ｎ番目の列のある画素の赤の液晶セルに印加される電圧データが与えられたとすると、図２で説明したのと同様に、参照電圧発生器１０から１７種類の電圧値が取り出され、これらの間の１６種類の電圧範囲が、４ビットDA変換器である電圧セレクタ２０により、電圧データの上位４ビットにより表示すべき画素列のソースバスに印加される電圧範囲に対応する２つの電圧値V_nとV_n+1が出力されて４ビット下位ビットDA変換器３１に与えられ、この電圧範囲内でのデータ値に対応する電圧が得られる。この電圧はバッファ４１で安定化され、１：３のデマルチプレクサ５１により赤の画素ラインのソースバスSB1Rに印加される。なお、各ソースバスには大きな電圧変動により表示動作が遅れることを防止するため、プリチャージ回路６０が設けられている。

このような構成により、ある列のソースバスに電圧を印加する場合、最初にプリチャージを行い、第１列の赤列の準備とドライブを行い、次に第１列の緑列の準備とドライブを行い、続いて第１列の青列の準備とドライブを行う。
米国特許公開２００４−０１７４３４７号

しかしながら、このような構成では、隣接する列における駆動時の電圧変化の影響を受けるという問題がある。

すなわち、第１列の赤列の駆動によりそのソースバスが電圧V1になった状態で緑列の駆動が行われ、電圧が上昇すると、その上昇の影響を受け、赤列の電位が上昇するという問題がある。これはソースバス間に存在する寄生容量のカップリングのためであり、同様に隣接するソースバスでは互いに電圧変動の影響を受けてしまい、画面全体としては見た目の良さが損なわれた画像となる。

このため、２列単位の駆動が行われる。すなわち、第１列の赤列の駆動中に第２列の赤列の準備を行い、第２列の赤列の駆動中に第１列の緑列の準備を行うというように、２列内での交互の駆動を行う。

このような２列単位の駆動では、それぞれの列でプリチャージを行う必要があり、プリチャージ回路が設けられるが、その消費電力が大きく、消費電力を低減するという要求に適合できない。

本発明によれば、ソースバスに供給される階調電圧により液晶表示素子を駆動する液晶表示装置の駆動装置であって、前記階調電圧のうちの粗い範囲を定める電圧値を発生する参照電圧発生器と、前記参照電圧発生器から、表示対象液晶セルに対する階調電圧を指定するデータコードの上位ビットにより電圧範囲を表す値を取り出す第１のデジタルアナログ変換器と、前記第１のデジタルアナログ変換器により指定された電圧範囲内での詳細値を前記データコードの下位ビットにより選択するとともに、前記詳細値を選択的に出力可能な２カラム分の第２および第３のデジタルアナログ変換器と、前記第２および第３のデジタルアナログ変換器の出力を偶数カラムのうちのいずれかに接続するデマルチプレクサと、前記第２および第３のデジタルアナログ変換器と前記デマルチプレクサの間に設けられた、オペアンプを負帰還接続したものであるバッファアンプとを備え、前記第２および第３のデジタルアナログ変換器は、前記データコードの下位ビットに対応して設けられ、共通接地されたキャパシタを前記下位ビットのデータ内容に応じて前記電圧範囲を表す２つの値への接続とオフとを切り換える第１のスイッチ群と、第１のスイッチ群のスイッチがいずれもオフの場合に前記キャパシタの出力あるいは前記第１のデジタルアナログ変換器の出力のいずれかを前記バッファアンプに送る第２のスイッチ群と、プリドライブ信号により制御され、前記電圧範囲を表す２つの値の一つを前記バッファに供給する第３のスイッチを備えたことを特徴とする液晶表示装置の駆動装置が提供される。

本発明によれば、プリチャージではなく、本来印加されるべき値近くまで電位を上昇させるプリドライブが行われるため、ソースバスの電圧シフトが少なく、良好な見た目の良さが維持される。

また、プリチャージ回路が不要であることから、その分の回路面積を削減でき、電源も簡単になるため、コストダウンを図ることが可能である。

さらに、従来のDA変換システムに比べて低速かつ低パワーのバッファアンプを用いることができる。

以下、図面を参照して、本願発明の実施例を説明する。

図４は、本発明にかかる液晶表示装置の駆動装置の実施例を示すブロック図であり、従来の構成を示す図３と対比して説明する。この実施例でも３色の画素列が含まれる２列分の構成について説明する。

電圧範囲を得るための参照電圧発生器１１０は図３に示されたものと全く同じであり、電源とアース間に直列接続された１８個の抵抗分割器を有し、抵抗分割により取り出されたV0からV16までの１７種類の電圧を得るものである。この１７種類の電圧は１７ビットバスにより、４ビットDA変換器である電圧セレクタ１２０に与えられる。

電圧セレクタ１２０では、与えられたデータの上位４ビットから、電圧範囲を示す電圧値V_nとV_n+1を出力する。

電圧値V_nとV_n+1は４ビットリニアデジタルアナログ変換器（DAC）１３１および４ビットリニアデジタルアナログ変換器（DAC）１３２に与えられる。

これらのDAC１３１および１３２はデータの下位４ビットから、指定された電圧範囲内における１６種類の電圧のうちのいずれかを得る。これらの出力はそれぞれ負帰還バッファ１４１，１４２で安定化され、２つの入力側を６つの出力側の任意のものに接続することが可能な２対６のデマルチプレクサ１５０により、３色２列分の６本のソースバスSB1R、SB1G、SB1R、SB2R、SB2G、SB2Bを任意に選択して印加する。

ここで、この構成は、４ビットリニアデジタルアナログ変換器（DAC）１３１および１３２は図３に示されたものとはことなってプリドライブ信号PRDが入力されている点、バッファ１４１、１４２は図３におけるバッファ４１、４２とは異なってオペアンプが負帰還接続されたものとなっている点、デマルチプレクサは図３の２つの１対３デマルチプレクサとは異なって１つの２対６デマルチプレクサになっている点、プリチャージ回路がない点で異なっている。

図５は４ビットリニアデジタルアナログ変換器（DAC）１３１の構成とバッファ１４１の接続を示す回路図である。

この回路において、一点鎖線で囲まれた範囲は従来の４ビットリニアデジタルアナログ変換器（DAC）３１であり、一端が接地された５つの並列キャパシタを有しており、それらの容量はCを単位容量として１C、１C、２Ｃ、４Ｃ、８Ｃである。これらのキャパシタの他端側は電圧セレクタ１２０から出力された２つの電圧値V_nとV_n+1を切り換えるスイッチSW１０、SW１１、SW１２、SW１３、SW１４に接続されるとともに、プリドライブ信号PRDにより制御されるスイッチSW２０、SW２１、SW２２、SW２３、SW２４の一端側に接続され、他端側は共通接続されてバッファに接続されている。また、電圧V_nを直接バッファに入力することをプリドライブ信号PRDにより制御するスイッチSW２５も設けられており、このスイッチはスイッチSW２０、SW２１、SW２２、SW２３、SW２４とは逆の動作をする。なお、このスイッチＳＷ２５は図５の破線で示されるように、電圧V_n+1をバッファに供給するようにしても良い。

図６は図４及び図５の構成における動作を説明するタイミングチャートである。ここでも、２列の３色分の合計６カラムを対象としてソース電圧をソースバスに供給する例を取り上げる。

今、ｎ＝１として図４の６本のソースバスSB1R、SB1G、SB1R、SB2R、SB2G、SB2Bにソース電圧を供給する場合を説明する。

図６においては、［Ａ］［Ｂ］で示される２つの動作が交互に行われることが示されている。すなわち、カラム１について最初の期間でセットアップとプリドライブが行われ、次の期間ではデータコードで指定された電圧での駆動が行われるが、同時にカラム２についてセットアップとプリドライブが行われ、その次の期間でカラム２の駆動が行われるときにはカラム３のセットアップとプリドライブが行われ、以下同様に２つのカラム間でセットアップとプリドライブの期間と駆動期間が交互に繰り返される。

図４の、参照電圧発生器１０から取り出された１７種類の電圧値からデータコードの上位ビットに基づいて電圧セレクタは電圧範囲を示す２つの電圧V_nとV_n+1を選択し、２つの４ビットリニアデジタルアナログ変換器（DAC）１３１および１３２に供給する。

これらの４ビットリニアデジタルアナログ変換器（DAC）１３１および１３２では図５に示されるようにデータコードの下位４ビットによりスイッチSW１０、SW１１、SW１２、SW１３、SW１４の切り換えを制御して、それぞれ単位容量１C、１C、２Ｃ、４Ｃ、８Ｃを有する５つのキャパシタを電圧V_nあるいはV_n+1に接続する。

セットアップはデータコードの下位ビットに基づいてソースバスに印加される駆動電圧を出力する準備をすることを言い、具体的には図５のスイッチSW２０、SW２１、SW２２、SW２３、SW２４を開放し、スイッチSW１０、SW１１、SW１２、SW１３、SW１４の切り換えをデータコードの下位４ビットのデータに基づいて制御して、それぞれ単位容量１C、１C、２Ｃ、４Ｃ、８Ｃを有する５つのキャパシタを電圧V_nあるいはV_n+1に接続することによりこれらのキャパシタを充電する。なお、スイッチSW１０については、データが００００の場合でも最低電圧を発生できるように、V_n+1の電圧のみがキャパシタに供給できるようになっている。

一方、プリドライブは、スイッチＳＷ２５を閉じることで電圧V_n+1（この例の場合Ｖ２）をバッファに供給する。したがって、セットアップとプリドライブは同時に行うことができ、プリドライブの結果、カラム１の電圧は図６のソースバスの電圧波形図に示されるように、電圧セレクタ１２０から出力された値まで上昇させられる。

次の期間ではスイッチSW２０、SW２１、SW２２、SW２３、SW２４が閉じられるため、４ビットリニアデジタルアナログ変換器（DAC）１３１の各キャパシタに蓄積された電圧が合計されてデータコードで指定された駆動電圧としてバッファアンプ１４１に供給される。そしてバッファアンプの出力はデマルチプレクサ１５０により６カラムのうちの１つのカラムに駆動電圧（本例の場合Ｖ１）が供給される。

また、隣の４ビットリニアデジタルアナログ変換器（DAC）１３２でも［Ｂ］に示すように同様の動作が図６の１期間分遅れて行われる。すなわち、第１カラムについて駆動を行っている間、第２カラムのセットアップとプリドライブが行われ、次の期間で駆動電圧が出力されるとデマルチプレクサ１５０はこれを供給すべきカラムを切り換えて駆動電圧Ｖ２を供給する。

さらに、第２カラムの駆動が行われている時には［Ａ］では第３カラムのセットアップおよびプリドライブが行われる。以下同様の動作が行われる。

このように、本願発明においては、セットアップ期間中に電圧範囲を示す電圧をそのまま供給するプリドライブを行っているので、プリチャージ回路を必要としない。このため、その分の回路面積を削減でき、電源も簡単になるため、コストダウンを図ることが可能である。

また、プリドライブによりソースバス電位は本来の駆動電圧に近い値まで上昇するため、隣接画素での駆動による電圧変動（図６におけるＶ２−ＶｉｎによるΔＶｃ‘）は少なく、見た目の良さを損なうことが少ない。

本発明は以上の実施例に限られることなく、当業者が通常行う変形例などは本発明の範囲に含まれる。

例えば適用されるカラムは、２カラムや６カラム以外の任意の偶数カラムに適用することができる。

また、このような液晶表示装置は図７に示すような携帯型電話装置１００のディスプレイ装置１として好適であるが、携帯型電話装置に限られることなく、ディジタルカメラ、個人用情報端末装置（PDA）、ノート型コンピュータ、デスクトップコンビュータ、テレビ受像器、車載ディスプレイ、ポータブルDVDプレーヤのいずかのような電子装置に適用されるものである。

液晶表示装置の典型的な例を示す概略構成図である。 データコードから駆動電圧を得るための従来の模式的構成を示す図である。 カラー液晶表示装置のソースバスにソース電圧を印加する駆動装置の概略構成を示すブロック図である。 本発明にかかる液晶表示装置の駆動装置の実施例を示すブロック図である。 ４ビットリニアデジタルアナログ変換器（DAC）１３１の構成とバッファ１４１の接続を示す回路図である。 図４及び図５の構成における動作を説明するタイミングチャートである。 本発明にかかる液晶表示装置が適用される携帯型電話装置の外観を示す斜視図である。

符号の説明

１１０ 参照電圧発生器
１２０ 電圧セレクタ
１３１，１３２ ４ビットＤＡＣ
１４１，１４２ バッファアンプ
１５０ デマルチプレクサ
SB1R、SB1G、SB1R、SB2R、SB2G、SB2B ソースバス

Claims (4)

1. ソースバスに供給される階調電圧により液晶表示素子を駆動する液晶表示装置の駆動装置であって、
   前記階調電圧のうちの粗い範囲を定める電圧値を発生する参照電圧発生器と、
   前記参照電圧発生器から、表示対象液晶セルに対する階調電圧を指定するデータコードの上位ビットにより電圧範囲を表す値を取り出す第１のデジタルアナログ変換器と、
   前記第１のデジタルアナログ変換器により指定された電圧範囲内での詳細値を前記データコードの下位ビットにより選択するとともに、前記詳細値を選択的に出力可能な２カラム分の第２および第３のデジタルアナログ変換器と、
   前記第２および第３のデジタルアナログ変換器の出力を偶数カラムのうちのいずれかに接続するデマルチプレクサと、
   前記第２および第３のデジタルアナログ変換器と前記デマルチプレクサの間に設けられた、オペアンプを負帰還接続したものであるバッファアンプとを備え、
   前記第２および第３のデジタルアナログ変換器は、前記データコードの下位ビットに対応して設けられ、共通接地されたキャパシタを前記下位ビットのデータ内容に応じて前記電圧範囲を表す２つの値への接続とオフとを切り換える第１のスイッチ群と、第１のスイッチ群のスイッチがいずれもオフの場合に前記キャパシタの出力あるいは前記第１のデジタルアナログ変換器の出力のいずれかを前記バッファアンプに送る第２のスイッチ群と、
   プリドライブ信号により制御され、前記電圧範囲を表す２つの値の一つを前記バッファに供給する第３のスイッチを備えたことを特徴とする液晶表示装置の駆動装置。
2. 前記偶数カラムは３色の２カラムに対応する６カラムであることを特徴とする請求項１に記載の液晶表示装置の駆動装置。
3. 複数のゲート線と、複数のソースバスと、これらの各交点において前記ゲート線にゲートが、前記ソース線にソースが接続された薄膜トランジスタのドレインに前記液晶素子が接続された液晶表示素子アレイと、
   前記ゲート線を駆動するゲート線駆動装置と、
   前記ソースバスを駆動する請求項１または２に記載の駆動装置と、
   を備えた液晶表示装置。
4. 請求項３に記載の液晶表示装置を備え、携帯型電話装置、ディジタルカメラ、個人用情報端末装置（PDA）、ノート型コンピュータ、デスクトップコンビュータ、テレビ受像器、車載ディスプレイ、ポータブルDVDプレーヤのいずれかである電子装置。

Images