CN106249453B - 一种低功率源极驱动电路 - Google Patents

Abstract

一种低功率源极驱动电路包含：一第一输出级，一第二输出级。第一输出级受控制以决定是否产生第一上拉电流，第二输出级受控制以决定是否产生第二上拉电流。在第一次充电时，第一输出级产生第一上拉电流，第二输出级产生第二上拉电流，且第一及第二上拉电流的一部份作为充电电流对负载充电；在第二次充电时，第二输出级不产生第二上拉电流，但第一输出级产生第一上拉电流，且第一上拉电流的一部份作为充电电流对负载充电。藉由两段式的输出级设计，第二次充电时，只由第一输出级对负载充电，能够有效降低充电电流而达到省电的效果。

Description

一种低功率源极驱动电路

技术领域

本发明是一种源极驱动电路，特别是指一种低功率源极驱动电路。

背景技术

近年来，随着信息技术的发展，液晶显示器由于外型轻薄、耗电量低、无辐射污染、且能与半导体制造技术兼容等优点，在计算机***、移动设备等产业被广泛应用。液晶显示器是利用源极驱动芯片和栅极驱动芯片来驱动面板上的像素以显示影像，一般而言，源极驱动芯片消耗较多功率，而且随着液晶显示器分辨率不断提高，需要越来越多颗的源极驱动芯片，而这与节能的目标互相冲突。

参阅图1、图2与图3，现有的源极驱动芯片利用AB类CMOS放大器作为输出级的电路架构，图1表示源极驱动芯片输出级的放大器对一负载电容100充电的操作，此时当控制信号＝1(反相控制信号＝0)的时候，开关导通且反相开关不导通，放大器的上拉(Pull up)电流如图3所示，为4I加上流向负载电容100的充电电流。另外，图2表示输出级的放大器使该负载电容100放电时的操作，当控制信号＝1(反相控制信号＝0)的时候，放大器的下拉(Pull down)电流如图3所示，为4I加上来自该负载电容100的放电电流。而在图1及图2所示的充电和放电操作中，当控制信号＝0(反相控制信号＝1)的时候，开关不导通而反相开关导通，放大器的上拉及下拉电流均为0，以达到降低功率消耗的效果。目前图1所示的源极驱动芯片的输出级电路其低功率消耗已经到达设计上的瓶颈，因此，如何再有效降低单颗源级驱动芯片的功耗，便成为相关研究人员待突破的课题。

发明内容

因此，本发明的目的，在于提供一种低功率源极驱动电路。

本发明低功率源极驱动电路，电气连接一负载，且包含一第一输出级，及一第二输出级。

第一输出级受控制以决定是否产生一第一上拉电流。

第二输出级受控制以决定是否产生一第二上拉电流。

在第一次充电时，第一输出级产生第一上拉电流且第二输出级产生第二上拉电流，且第一及第二上拉电流的一部份作为一充电电流对负载充电。

在第二次充电时，第二输出级不产生第二上拉电流，而第一输出级产生第一上拉电流，且第一上拉电流的一部份作为该充电电流对负载充电。

本发明的功效在于：低功率源极驱动电路藉由两段式的输出级设计，在第一次充电时，第一与第二输出级共同对负载充电，而在第二次充电时，只由该第一输出级对负载充电，能够有效降低充电电流而达到省电的效果。

附图说明

本发明的其他特征及功效，将在参照图式的实施方式中清楚地呈现，其中：

图1是一方块图，说明一种现有的源极驱动电路对一负载电容充电的操作；

图2是一方块图，说明一种现有的源极驱动电路使负载电容放电的操作；

图3是一波形图，说明图1及图2所示的源极驱动电路的操作；

图4是一方块图，说明本发明低功率源极驱动电路对一负载电容充电的一实施例；

图5是一方块图，说明本发明低功率源极驱动电路使负载电容放电的一实施例；及

图6是一波形图，说明图4及图5所示的实施例的操作。

附图符号说明

100 负载电容

200 负载电容

1 第一输出级

11 第一开关单元

111 第一开关

112 第二开关

113 第一反相开关

114 第二反相开关

12 第一缓冲单元

121 第一晶体管

122 第二晶体管

2 第二输出级

21 第二开关单元

211 第三开关

212 第四开关

213 第三反相开关

214 第四反相开关

22 第二缓冲单元

221 第三晶体管

222 第四晶体管

3 运算电路

Vo′ 输出电压

具体实施方式

参阅图4，本发明低功率源极驱动电路，电气连接一负载，且包含一第一输出级1、一第二输出级2、一运算电路3及一控制电路(图未标出)。在本实施例中，负载为一负载电容200。

控制电路(图未标出)产生一第一控制信号、一第一反相控制信号、一第二控制信号及一第二反相控制信号，该第一控制信号的相位反相于该第一反相控制信号的相位，该第二控制信号的相位反相于该第二反相控制信号的相位。

该运算电路3接收一第一工作偏压及一第二工作偏压，且产生一第一使使能电压及一第二使能电压。第二工作偏压是一地电压。第一工作偏压的电位大于该第一使能电压的电位至少一临界电压(threshold voltage)，第一使能电压的电位大于第二使能电压，该第二使能电压的电位大于第二工作偏压至少一临界电压。该运算电路3可根据液晶显示器每隔一预定时间更新一次画面，而更新第一与第二使能电压一次，使该低功率源极驱动电路根据所接收的第一与第二使能电压，来驱动负载电容200处于充电操作或放电操作。举例来说，液晶显示器的画面更新率(frame rate)为一秒显示60帧画面，也就是每间隔六十分之一秒显示一画面时，则该运算电路3每间隔六十分之一秒更新一次第一与第二使能电压，该低功率源极驱动电路即据此驱动负载电容200，使负载电容200因画面应该为黑、白或棋盘格等，而处于充电操作或放电操作。

第一输出级1受控制以决定是否产生一第一上拉(Pull up)电流对负载电容200充电，而拉升该负载电容200的电压，且包括一第一开关单元11，及一第一缓冲单元12。

第一开关单元11受控制以输出一指示使能或非使能的第一充电控制信号。在本例中，第一开关单元11包括一第一开关111、一第二开关112、一第一反相开关113，及一第二反相开关114。

第一开关111具有一用于接收该运算电路3的第一使能电压的第一端、第二端，及一用于接收第一控制信号的控制端，且第一开关111根据第一控制信号在导通与不导通两种状态间切换。例如，当第一控制信号为逻辑1时，第一开关111导通；当第二控制信号为逻辑0时，第一开关111不导通。

第二开关112具有一用于接收该运算电路3的第二使能电压的第一端、第二端，及一用于接收该第一控制信号的控制端，且第二开关112根据第一控制信号在导通与不导通两种状态间切换。例如，当第一控制信号为逻辑1时，第二开关112导通；当该第二控制信号为逻辑0时，第二开关112不导通。

第一反相开关113具有一用于接收第一工作偏压的第一端、用于电气连接第一开关111的第二端的第二端，及一用于接收第一反相控制信号的控制端，且第一反相开关113根据第一反相控制信号在导通与不导通两种状态间切换。要注意的是，当第一控制信号为逻辑1时，第一反相控制信号为逻辑0，第一反相开关113不导通；当第一控制信号为逻辑0时，第一反相控制信号为逻辑1，第一反相开关113导通。

第二反相开关114具有一用于接收第二工作偏压的第一端、用于电气连接第二开关112的第二端的第二端，及一用于接收第一反相控制信号的控制端，且第二反相开关114根据第一反相控制信号在导通与不导通两种状态间切换。例如，当第一反相控制信号为逻辑0，第二反相开关114不导通；当第一反相控制信号为逻辑1，第二反相开关114导通。

因此，当第一开关111及第二开关112导通时，第一反相开关113及第二反相开关114不导通，此时，由第一开关111的第二端输出第一使能电压，且由第二开关112的第二端输出第二使能电压，以形成指示使能的第一充电控制信号。而当第一反相开关113及第二反相开关114导通时，第一开关111及第二开关112不导通，此时，由第一反相开关113的第二端输出第一工作偏压，由第二反相开关114的第二端输出第二工作偏压，以形成该指示非使能的第一充电控制信号。

第一缓冲单元12电气连接负载电容200与第一开关单元11间，第一缓冲单元12根据第一充电控制信号指示使能非使能使能或非使能而对应地产生或不产生第一上拉电流。在本例中，第一缓冲单元12包括一第一晶体管121，及一第二晶体管122。以下逐一说明第一缓冲单元12的各细部组件。

第一晶体管121有一电气连接第一开关111的第二端与第一反相开关113的第二端的控制端、一用于接收第一工作偏压的第一端，及一电气连接负载电容200的第二端。在本实施例中，第一晶体管121是一P型金属氧化物半导体场效晶体管(以下简称PMOS)，且该控制端是其栅极、第一端是其源极、第二端是其漏极。

第二晶体管122具有一电气连接第二开关112的第二端与第二反相开关114的第二端的控制端、一用于接收第二工作偏压的第一端，及一电连接负载电容200的第二端。在本实施例中，第二晶体管122是一N型金属氧化物半导体场效晶体管(以下简称NMOS)，且控制端是其栅极、第一端是其源极、第二端是其漏极。

当第一晶体管121的控制端接收来自第一开关111的第一使能电压，且当第二晶体管122的控制端接收来自第二开关112的第二使能电压时，由第一晶体管121的第二端输出第一上拉电流。而当第一晶体管121的控制端接收来自第一开关111的第一工作偏压，且当第二晶体管122的控制端接收来自第二开关112的第二工作偏压时，第一晶体管121的第二端则不输出第一上拉电流。

第二输出级2受控制以决定是否产生一第二上拉电流对负载电容200充电，且包括一第二开关单元21，及一第二缓冲单元22。

第二开关单元21受控制以输出一指示使能或非使能的第二充电控制信号。在本例中，第二开关单元21包括一第三开关211、一第四开关212、一第三反相开关213，及一第四反相开关214。以下逐一说明第二开关单元21的各细部组件。

第三开关211具有一电连接该第一开关111的第二端以接收第一使能电压的第一端、一第二端，及一用于接收第二控制信号的控制端，且第三开关211根据第二控制信号在导通与不导通两种状态间切换。例如，当第二控制信号为逻辑1时，第三开关211导通；当第二控制信号为逻辑0时，第三开关211不导通。

第四开关212有一电气连接第二开关112的第二端以接收第二使能电压的第一端、第二端，及一用于接收第二控制信号的控制端，且第四开关212根据该第二控制信号在导通与不导通两种状态间切换。例如，当第二控制信号为逻辑1时，第四开关212导通；当第二控制信号为逻辑0时，第四开关212不导通。

第三反相开关213有一用于接收第一工作偏压的第一端、一用于电气连接第三开关212的第二端的第二端，及一用于接收第二反相控制信号的控制端，且第三反相开关213根据第二反相控制信号在导通与不导通两种状态间切换。要注意的是，当第二控制信号为逻辑1时，第二反相控制信号为逻辑0，第三反相开关213不导通；当第二控制信号为逻辑0时，第二反相控制信号为逻辑1，第三反相开关213导通。

该第四反相开关214具有一用于接收该第二工作偏压的第一端、一用于电气连接第四开关212的第二端的第二端，及一用于接收第二反相控制信号的控制端，且第四反相开关214根据第二反相控制信号在导通与不导通两种状态间切换。例如，当第二反相控制信号为逻辑0，第四反相开关214不导通；当第二反相控制信号为逻辑1，第四反相开关214导通。

因此，当第三开关211及第四开关212导通时，第三反相开关213及第四反相开关214不导通，此时，由第三开关211的第二端输出第一使能电压，且由第四开关212的第二端输出第二使能电压，以形成指示使能的第二充电控制信号。而当第三反相开关213及第四反相开关214导通时，第三开关211及第四开关212不导通，此时，由第三反相开关213的第二端输出第一工作偏压，由第四反相开关214的第二端输出第二工作偏压，以形成指示非使能的第二充电控制信号。

第二缓冲单元22电气连接负载电容200与第二开关单元21间，第二缓冲单元22根据第二充电控制信号指示使能或非使能而对应地产生或不产生第二上拉电流。在本例中，第二缓冲单元22包括一第三晶体管221，及一第四晶体管222。以下逐一说明第二缓冲单元22的各细部组件。

第三晶体管221具有一电气连接第三开关211的第二端与第三反相开关213的第二端的控制端、一用于接收第一工作偏压的第一端，及一电气连接负载电容200的第二端。

第四晶体管222具有一电气连接第四开关212的第二端与第四反相开关214的第二端的控制端、一用于接收第二工作偏压的第一端，及一电气连接负载电容200的第二端。

当第三晶体管221的控制端接收来自第三开关211的第一使能电压，且当第四晶体管222的控制端接收来自第四开关212的第二使能电压时，由第三晶体管221的第二端输出第二上拉电流。而当第三晶体管221的控制端接收来自第三开关211的第一工作偏压，且当第四晶体管222的控制端接收来自第四开关212的第二工作偏压，而第三晶体管221的第二端则不输出第二上拉电流。

参阅图4并配合图6，在本实施例中，当在一相关于负载电容200处于瞬时的充电操作的第一充电时段时，第一开关单元11与第二开关单元21受控制输出指示使能的第二充电控制信号，以致于第一输出级1产生第一上拉电流且第二输出级2产生第二上拉电流，其中第一上拉电流一部分流向负载电容200，一部分流向第二晶体管122，第二上拉电流一部份流向负载电容200，一部分流向第四晶体管222，而第一及第二上拉电流中共同流向负载电容200的部份即作为一充电电流对负载电容200充电。而当负载电容200处于稳态的充电操作的第二充电时段时，第二开关单元21受控制输出指示非使能的第二充电控制信号，使第二输出级2不产生第二上拉电流，而第一输出级1产生第一上拉电流，且第一上拉电流的一部份作为充电电流对负载电容200充电，一部份流向第二晶体管122。

具体的实现方式及相关组件工作方式进一步说明如下：当在第一充电时段时，第一控制信号为逻辑1(第一反相控制信号为逻辑0)，第二控制信号为逻辑1(第二反相控制信号为逻辑0)，此时，第一开关单元11的第一开关111及第二开关112皆导通(第一反相开关113与第二反相开关114皆不导通)，且第二开关单元21的第三开关211及第四开关212皆导通(第三反相开关213与第四反相开关214皆不导通)，此时，第一晶体管121的控制端所接收为第一使能电压，第二晶体管122的控制端所接收为第二使能电压，第三晶体管221的控制端所接收为第一使能电压，且第四晶体管222的控制端所接收为该第二使能电压。

如此，在第一充电时段，第一晶体管121、第二晶体管122、第三晶体管221及第四晶体管222皆被使能，其中，第一晶体管121的第一端对应地产生第一上拉电流、并经由第一晶体管121的第二端输出，一部份作为充电电流流向负载电容200，另一部分流向第二晶体管122的第二端。第三晶体管221的第一端对应地产生第二上拉电流并经由第三晶体管221的第二端输出，一部份作为充电电流流向负载电容200，另一部份作为一第二下拉电流流向第四晶体管222的第二端。因此，如图6所示，在负载电容200充电斜率陡峭而需要急遽电流的第一充电时段，第一输出级1与第二输出级2分别输出第一上拉电流与第二上拉电流的一部份作为充电电流同时对负载电容200充电，且4I为第一及第二输出级1、2的由PMOS流向NMOS的电流值之和，而I为只有第一输出级1的由PMOS流向NMOS的电流值。

当在第二充电时段时，第一控制信号为逻辑1(第一反相控制信号为逻辑0)，第二控制信号为逻辑0(第二反相控制信号为逻辑1)，此时，第一开关单元11的第一开关111及第二开关112皆导通(第一反相开关113与第二反相开关114皆不导通)，且第二开关单元21的第三反相开关213及该第四反相开关214皆导通(第三开关211与第四开关212皆不导通)，此时，第一晶体管121的控制端所接收为第一使能电压，第二晶体管122的控制端所接收为第二使能电压，第三晶体管221的控制端所接收为第一工作偏压，且第四晶体管222的控制端所接收为第二工作偏压。如此，在第二充电时段，只有第一晶体管121与第二晶体管122被使能，第三晶体管221与第四晶体管222皆被非使能，因此，在负载电容200充电斜率缓和而达到稳态充电的第二充电时段，第二输出级2被关闭，只有第一输出级1对负载电容200充电，而藉此达到省电的效果。

进一步地，本发明低功率源极驱动电路可藉由控制第一输出级1的第一晶体管121相对于第二晶体管122的第一并联个数比，小于第二输出级2的第三晶体管221相对于第四晶体管222的第二并联个数比，进一步控制在第二充电时段时，第一上拉电流与第二上拉电流分别占第一输出级1与第二输出级2的总输出电流的比例。举例来说，藉由设计第一并联个数比为2∶1，且第二并联个数比为6∶3时，即可使第一上拉电流占第一输出级1与第二输出级2的总输出电流的大约四分之一，第二上拉电流占大约四分之三，因此如图6所示，在第二充电时段，只有第一输出级11产生第一上拉电流，因此仅剩下约四分之一的电流消耗，也就是说，源极驱动电路的驱动力只需25％，这样，能够有效地降低源极驱动电路的电流超过50％。

参阅图5并配合图6，另外要说明的是，当在负载电容200处于瞬时的放电操作的第一放电时段时，第一输出级1产生第一下拉(Pull down)电流且第二输出级2产生第二下拉电流，其中第一下拉电流一部分来自第一晶体管121，另一部份来自负载电容200，而第二下拉电流一部分来自第三晶体管221，另一部份来自负载电容200，而第一及第二下拉电流中共同来自负载电容200的部份即为负载电容200的放电电流。而当负载电容200处于稳态的放电操作的第二放电时段时，第二输出级2不产生第二下拉电流，而第一输出级1产生第一下拉电流，且第一下拉电流的一部份来自第一晶体管121，另一部份为来自负载电容200的放电电流。因此，当在第一放电时段时，第一控制信号的逻辑值为1，第二控制信号的逻辑值为0，第一输出级1的第一开关单元11与第二输出级2的第二开关单元21皆被使能，第一输出级1的第一下拉电流与第二输出级2的第二下拉电流分别有一部份作为放电电流使负载电容200放电，且4I为第一及第二输出级1、2的由PMOS流向NMOS的电流值加总。当在第二放电时段时，第二输出级2的第二开关单元21被非使能而不产生第二下拉电流，而第一输出级1产生第一下拉电流，而I即表示只有第一输出级1的由PMOS流向NMOS的电流值。因此，如图6所示，在第二放电时段，大约仅占第一输出级1与第二输出级2之总输出电流四分之一的电流消耗，也就是说，源极驱动电路的驱动力也只需25％，这样，能够有效地降低源极驱动电路的电流超过50％。

综上所述，本发明低功率源极驱动电路，藉由两段式的输出级设计，于第一充(放)电时段时，第一输出级1与第二输出级2共同对负载电容200充(放)电，而于第二充(放)电时段时，只由第一输出级1对负载电容200充(放)电，能够有效降低第一输出级1与第二输出级2的驱动力而达到省电的效果，故确实能达成本发明的目的。

以上所述，仅为本发明的实施例而已，不能以此限定本发明实施的范围，凡是依本发明申请专利范围及专利说明书内容所作的简单的等效变化与修饰，皆仍属本发明专利的涵盖范围。

Claims (10)

1.一种低功率源极驱动电路，电气连接一负载，且包含：

一第一输出级，受控制以决定是否产生一第一上拉电流；及

一第二输出级，受控制以决定是否产生一第二上拉电流；

当在第一充电时段时，第一输出级产生第一上拉电流且第二输出级产生第二上拉电流，且第一上拉电流的一部份及第二上拉电流的一部份作为一充电电流对负载充电；

当在第二充电时段时，第二输出级不产生第二上拉电流，而第一输出级产生第一上拉电流，且第一上拉电流的一部份作为充电电流对负载充电。

2.如权利要求1所述的低功率源极驱动电路，其中，第一输出级包括

一第一开关单元，受控制以输出一指示使能或非使能的第一充电控制信号，及一第一缓冲单元，电气连接负载与第一开关单元间，第一缓冲单元根据第一充电控制信号指示使能或非使能而对应地产生或不产生第一上拉电流。

3.如权利要求2所述的低功率源极驱动电路，其中，第一输出级的第一开关单元包括：

一第一开关，有一用于接收第一使能电压的第一端、第二端，及一用于接收第一控制信号的控制端，且根据第一控制信号在导通与不导通间之间切换，及

一第二开关，具有一用于接收第二使能电压的第一端、第二端，及一用于接收第一控制信号的控制端，且根据第一控制信号在导通与不导通间之间切换；

当第一及第二开关导通，由第一开关的第二端输出第一使能电压，而第二开关的第二端输出第二使能电压，以形成指示使能的第一充电控制信号。

4.如权利要求3所述的低功率源极驱动电路，其中，第一输出级的该第一开关单元还包括：

一第一反相开关，具有一用于接收第一工作偏压的第一端、一用于电气连接第一开关第二端的第二端，及一用于接收第一反相控制信号的控制端，且根据第一反相控制信号在导通与不导通间之间切换，及

一第二反相开关，具有一用于接收第二工作偏压的第一端、一用于电气连接第二开关第二端的第二端，及一用于接收第一反相控制信号的控制端，且根据第一反相控制信号在导通与不导通间之间切换；

当第一及第二反相开关导通时，且由第一反相开关的第二端输出第一工作偏压，由第二反相开关的第二端输出第二工作偏压，以形成指示非使能的第一充电控制信号；

其中，第一反相控制信号的相位与第一控制信号的相位相反。

5.如权利要求4所述的低功率源极驱动电路，其中，第一输出级的第一缓冲单元包括：一第一晶体管，具有一电气连接第一开关的第二端与第一反相开关的第二端的控制端、一用于接收第一工作偏压的第一端，及一电连接负载的第二端，及

一第二晶体管，具有一电气连接第二开关的第二端与第二反相开关的第二端的控制端、一用于接收第二工作偏压的第一端，及一电连接负载的第二端；

当第一晶体管的控制端接收来自第一开关的第一使能电压，且当第二晶体管的控制端接收来自第二开关的第二使能电压时，由第一晶体管的第二端输出第一上拉电流；

当第一晶体管的控制端接收来自第一开关的第一工作偏压，且当第二晶体管的控制端接收来自第二开关的第二工作偏压时，第一晶体管的第二端则不输出第一上拉电流。

6.如权利要求1所述的低功率源极驱动电路，其中，第二输出级包括

一第二开关单元，受控制以输出一指示使能或非使能的第二充电控制信号，及一第二缓冲单元，电气连接负载与第二开关单元间，第二缓冲单元根据第二充电控制信号指示使能或非使能而对应地产生或不产生第二上拉电流；

当在第一充电时段时，第二开关单元受控制输出指示使能的第二充电控制信号；

当在第二充电时段时，第二开关单元受控制输出指示非使能的第二充电控制信号。

7.如权利要求6所述的低功率源极驱动电路，其中，第二输出级的第二开关单元包括：

一第三开关，一用于接收第一使能电压的第一端、第二端，及一用于接收第二控制信号的控制端，且根据第二控制信号在导通与不导通间之间切换，及

一第四开关，一用于接收第二使能电压的第一端、第二端，及一用于接收第二控制信号的控制端，且根据第二控制信号在导通与不导通间之间切换；

当在第一充电时段时，第三及第四开关导通，由第三开关的第二端输出第一使能电压，且由第四开关的第二端输出第二使能电压，以形成指示使能的第二充电控制信号。

8.如权利要求7所述的低功率源极驱动电路，其中，第二输出级的第二开关单元还包括：一第三反相开关，一用于接收第一工作偏压的第一端、一用于电气连接第三开关的第二端的第二端，及一用于接收第二反相控制信号的控制端，且根据第二反相控制信号在导通与不导通间之间切换，及

一第四反相开关，一用于接收第二工作偏压的第一端、一用于电气连接第四开关的第二端的第二端，及一用于接收第二反相控制信号的控制端，且根据第二反相控制信号在导通与不导通间之间切换；

当在第二充电时段时，第三及第四反相开关导通，由第三反相开关的第二端输出第一工作偏压，且由第四反相开关的第二端输出第二工作偏压，以形成指示非使能的第二充电控制信号；

其中，第二反相控制信号的相位与第二控制信号的相位相反。

9.如权利要求8所述的低功率源极驱动电路，其中，第二输出级的第二缓冲单元包括：

一第三晶体管，一电气连接第三开关的第二端与第三反相开关的第二端的控制端、一用于接收第一工作偏压的第一端，及一电气连接该负载的第二端，及

一第四晶体管，一电气连接第四开关的第二端与第四反相开关的第二端的控制端、一用于接收第二工作偏压的第一端，及一电连接负载的第二端；

当在第一充电时段时，第三晶体管的控制端接收来自第三开关的第一使能电压，第四晶体管的控制端接收来自第四开关的第二使能电压，且由第三晶体管的第二端输出第二上拉电流；

当在第二充电时段时，第三晶体管的控制端接收来自第三开关的第一工作偏压，第四晶体管的控制端接收来自第四开关的第二工作偏压，而第三晶体管的第二端则不输出第二上拉电流。

10.如权利要求1所述的低功率源极驱动电路，其中，第一输出级还受控制以决定是否产生一第一下拉电流，第二输出级还受控制以决定是否一第二下拉电流；

当在一第一放电时段时，第一输出级产生第一下拉电流且第二输出级产生第二下拉电流，且第一下拉电流的一部份及第二下拉电流的一部份作为一放电电流使该负载放电；

当在第二放电时段时，第二输出级不产生第二下拉电流，而第一输出级产生第一下拉电流，且第一下拉电流的一部份作为放电电流使负载放电。