TWI423211B - 輸出緩衝電路、放大器裝置及顯示裝置 - Google Patents

輸出緩衝電路、放大器裝置及顯示裝置 Download PDF

Info

Publication number
TWI423211B
TWI423211B TW098145950A TW98145950A TWI423211B TW I423211 B TWI423211 B TW I423211B TW 098145950 A TW098145950 A TW 098145950A TW 98145950 A TW98145950 A TW 98145950A TW I423211 B TWI423211 B TW I423211B
Authority
TW
Taiwan
Prior art keywords
voltage source
transistor
output
coupled
circuit
Prior art date
Application number
TW098145950A
Other languages
English (en)
Other versions
TW201106317A (en
Inventor
Chien Hung Tsai
jia hui Wang
Chin Tien Chang
Ying Lieh Chen
Original Assignee
Himax Tech Ltd
Ncku Res & Dev Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd, Ncku Res & Dev Foundation filed Critical Himax Tech Ltd
Publication of TW201106317A publication Critical patent/TW201106317A/zh
Application granted granted Critical
Publication of TWI423211B publication Critical patent/TWI423211B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

輸出緩衝電路、放大器裝置及顯示裝置
本發明有關於一種顯示裝置，尤指一種驅動裝置、放大器裝置及顯示裝置之輸出緩衝電路。
一般來說，顯示系統的源極驅動晶片包含數百種源極驅動電路，而每一源極驅動電路負責驅動顯示系統的面板之至少一條源極線。單一之源極驅動電路之功率損耗因而對整個源極驅動晶片產生很大的衝擊。一個源極驅動電路一般包含一個輸出緩衝電路，而該輸出緩衝電路對於該源極驅動電路之整體功率損耗及運作速度之影響佔了很大部分，對於一個可攜式電子產品，消耗較少功率之輸出緩衝電路能夠延長電池的壽命。另一方面，由於大尺寸的面板相對伴隨著面板負載以及精密的系統規格，所以功率損耗經常值得考慮，功率損耗造成源極驅動晶片過熱以及減短源極驅動晶片之壽命。一個能解決過熱問題以及延長源極驅動晶片壽命之低功率輸出驅動電路是值得獲得的，因此，在當前的設計趨勢下，低功率輸出驅動電路變成主流。
第1圖乃習知源極驅動裝置之示意圖，在第1圖中，一源極驅動電路100包含一個輸出緩衝電路102以及一個開關電路104。該輸出緩衝電路102包含一第一放大電路110以及一第二放大電路120。典型地，該第一放大電路110包含一輸入級(圖未示)，該輸入級用以接收一第一輸入訊號SI1，以及一輸出級(圖未示)，該輸出級用以提供一第一輸出訊號SO1。該輸入級及該輸出級耦接於一第一電壓源VDDA以及一第二電壓源VSSA之間，其中第二電壓源低於第一電壓源。相似地，該第二放大電路120典型地包含一輸入級(圖未示)，該輸入級用以接收一第二輸入訊號SI2，以及一輸出級(圖未示)，該輸出級用以提供一第二輸出訊號SO2。同樣地，該第二放大電路120之輸入級及輸出級耦接於該第一電壓源VDDA以及該第二電壓源VSSA之間。因此，在輸出電壓之範圍在VDDA至VSSA期間，該第一放大電路110及該第二放大電路120均能驅動一顯示面板。一開關電路104包含一第一開關SW1以及一第二開關SW2，該第一開關SW1及該第二開關SW2能被切換，以致於該第一放大電路110及該第二放大電路120能夠選擇地驅動顯示面板之不同的源極線。
基於上述的理由，降低目前輸出緩衝電路之總功率損耗，特別是在充放電過程中之動態功率損耗，考慮其他需求例如足夠之顯示面板驅動能力，簡化設計及製造，及/或電路結構及操作之其他特徵，已變為一個重要的開發議題。
本發明有關於一種用於驅動裝置、放大器裝置以及顯示裝置之輸出緩衝電路，其可降低動態功率損耗。
為了達到上述之目的，本發明提供一種輸出緩衝電路，其用於一顯示裝置之一驅動裝置中，該輸出緩衝電路包括：一第一放大電路及一第二放大電路，其中該第一放大電路包含：一第一輸入級，該第一輸入級耦接於一第一電壓源以及一第二電壓源之間，該第二電壓源之電壓值低於該第一電壓源之電壓值；一第一輸出級，該第一輸出級耦接於該第一電壓源及該第二電壓源，該第一輸出級具有一第一輸出節點；及一輔助放電單元，該輔助放電單元耦接於該第一輸出節點以及一第一中間電壓源之間，該第一中間電壓源之電壓值高於該第二電壓源之電壓值，其中在該第一放大電路進行放電操作時，該輔助放電單元提供從該第一輸出節點流至該第一中間電壓源之放電電流；以及該第二放大電路包含：一第二輸入級，該第二輸入級耦接於該第一電壓源及該第二電壓源之間；一第二輸出級，該第二輸出級耦接於該第一電壓源及該第二電壓源之間，該第二輸出級具有一第二輸出節點；及一輔助充電單元，該輔助充電單元耦接於該第二輸出節點以及一第二中間電壓源之間，該第二中間電壓源之電壓值低於該第一電壓源之電壓值，其中在該第二放大電路進行充電操作時，該輔助充電單元提供從該第二中間電壓源流至該第二輸出節點之充電電流。
本發明另提供一種輸出緩衝電路，其用於一顯示裝置之一驅動裝置中，該輸出緩衝電路包括：一第一放大電路及一第二放大電路，其中該第一放大電路包含：一第一輸入級，該第一輸入級耦接於一第一電壓源以及一第二電壓源之間，該第二電壓源之電壓值低於該第一電壓源之電壓值；一第一輸出級，該第一輸出級具有一第一放電路徑以及一第一充電路徑，其中該第一放電路徑耦接於一第一輸出節點及一第一中間電壓源之間，該第一中間電壓源之電壓值高於該第二電壓源之電壓值，該第一充電路徑耦接於該第一輸出節點以及該第一電壓源之間；以及該第二放大電路包含：一第二輸入級，該第二輸入級耦接於該第一電壓源及該第二電壓源之間；一第二輸出級，該第二輸出級具有一第二充電路徑以及一第二放電路徑，其中該第二充電路徑耦接於一第二輸出節點及一第二中間電壓源之間，該第二中間電壓源之電壓值低於該第一電壓源之電壓值，該第二放電路徑耦接於該第二輸出節點以及該第二電壓源之間。
關於本發明其他特徵及其他實施例將詳細描述於本發明之實施方式中。
第2圖為本發明源極驅動裝置之一實施例之示意圖，如第2圖所示，一個源極驅動裝置200裝配於一顯示面板201而用以驅動該顯示面板201，且包含一輸出緩衝電路202及一開關電路204。
該輸出緩衝電路202包含一第一放大電路210及一第二放大電路220。該第一放大電路210可接收一第一輸入訊號SI 1，該第一輸入訊號SI1例如可來自一D/A轉換器(圖未示)，且依據該第一輸入訊號SI1，而提供一第一輸出訊號SO1’以用來驅動該顯示面板201。相似地，該第二放大電路220接收一第二輸入訊號SI2，然後依據該第二輸入訊號SI2，而提供一第二輸出訊號SO2’以用來驅動該顯示面板201。
該開關電路204控制該第一放大電路210、該第二放大電路220及該顯示面板201之間的耦合關係。本發明之其中一個實施例中，該第一放大電路210用來輸出該第一輸出訊號SO1’，一第一電壓源VDDA及一第二電壓源VSSA之電壓值分別為VDDA及VSSA，VSSA小於VDDA，該第一輸出訊號SO1’為正極性且電壓範圍為VDDA至(VDDA+VSSA)/2。該第二放大電路220用以輸出該第二輸出訊號SO2’，該第二輸出訊號SO2’為負極性且電壓範圍為(VDDA+VSSA)/2至VSSA。舉其中一個例子，該開關電路204可採用多功器(multiplexer)來實現，該多功器包含一第一開關SW1以及一第二開關SW2，透過切換該第一開關SW1以及該第二開關SW2，以致於讓第一輸出訊號SO1’及第二輸出訊號SO2’通過第一開關SW1以及該第二開關SW2，而得以分別驅動該顯示面板201之不同的源極線。
該第一放大電路210與第1圖所示之源極驅動裝置100之第一放大電路110相比較，該第一放大電路210不僅耦接於該第一電壓源以及該第二電壓源，而且也耦接於一第一中間電壓源VCA1，該第一中間電壓源之電壓值為VCA1。VCA1最好高於VSSA而介於VSSA至VDDA之間，VCA1若在VDDA與一個等於或小於(VDDA+VSSA)/2之電壓值之間則更好。基於如此的電壓分配，在放電運作時，該第一放大電路210使該顯示面板201放電至該第一中間電壓源VCA1之位準，而不是第二電壓源VSSA之位準。換句話說，該第一放大電路210可提供一從該顯示面板210流動至該第一中間電壓源VCA1之放電電流，而不是流動至該第二電壓源VSSA。由結果得知，該第一放大電路210之輸出電壓範圍比較小而導致相較於第1圖之第一放大電路110而言，具有較小的動態功率損耗。至於更細節的技術將於之後的兩個不同的實施例(第3A圖及第5A圖)來表示。
相似地，該第二放大電路220與圖一之第二放大電路120相較，該第二放大電路220不僅耦接於該第一電壓源VDDA及該第二電壓源VSSA之間，而且也耦接於一第二中間電壓源VCA2。該第二中間電壓源VCA2之電壓位準最好低於該第一電壓源VDDA之電壓位準，即表示最好介於VSSA~VDDA之間。如果電壓位準在VSSA至一個等於或大於(VDDA+VSSA)/2之電壓值之間，則更好。至於更佳的實施例，該第一中間電壓源VCA1及該第二中間電壓源VCA2之電壓值均等於(VDDA+VSSA)/2。舉例來說，該第一放大電路210及該第二放大電路220之輸出級可產生一相同電壓值，該相同電壓值為(VDDA+VSSA)/2。藉由如此電壓之分配，在充電期間，該第二放大電路220提供該顯示面板201一充電路徑，該充電路徑從該第二中間電壓源VCA2(不同於第1圖從第一電壓源VDDA)至該第二電壓源VSSA。由結果看來，該第二放大電路220相較於第1圖之第二放大電路120而言，具有較小之輸出電壓範圍而導致具有較小之動態功率損耗。至於其他細節技術將闡釋於第3B圖及第5B圖所示之兩個不同的實施例。
因為該第一放大電路210之放電過程以及該第二放大電路220之充電過程所產生之動態功率損耗可降低，所以該源極驅動裝置200之總功率損耗相較於第1圖之源極驅動裝置100也降低了。
值得一提的是，該輸出緩衝電路202及該開關電路204除了用來驅動顯示面板外，用來驅動其他裝置亦可能。
此外，該第一放大電路210及該第二放大電路220可為單位增益放大器、或反相放大器等等。
第3A圖及第3B圖分別揭示第2圖之第一放大電路210及第二放大電路220之實施例。參閱第3A圖，該第一放大電路210包含一第一輸入級312(“AV11”)、一第一輸出級314(“AV12”)、及一輔助放電單元316。
該第一輸入級312耦接於一第一電壓源VDDA及一第二電壓源VSSA之間，該第二電壓源VSSA之電壓值小於該第一電壓源VDDA之電壓值，而該第一輸入級312包含一非反相輸入節點以及一反相輸入節點。該第一放大電路210可為單位增益放大器，該非反相輸入節點以及該反相輸入節點分別耦接於該第一輸入訊號SI1及該第一輸出訊號SO1’。
反應來自該第一輸入級312之訊號，該第一輸出級314之一第一輸出節點O1輸出該第一輸出訊號SO1’以驅動該顯示面板。該第一輸出級314耦接於耦接於該第一電壓源VDDA及該第二電壓源VSSA之間。此外，該第一輸出級314包含一充電路徑(圖未示)，而該充電路徑在該第一放大電路210之充電過程中被激活，以致於允許一充電電流流經該充電路徑，從該第一電壓源VDDA流動至該顯示面板而用來對顯示面板充電。有一些實施例，該第一輸出級314更包含一放電路徑(圖未示)，而該放電路徑在該第一放大電路210之放電過程中被激活，以致於允許一放電電流流經該放電路徑，從該顯示面板流動至電壓值較低之第二電壓源VSSA而用來對顯示面板放電。
該輔助放電單元316耦接於該第一輸出節點O1及一第一中間電壓源VCA1之間，該第一中間電壓源VCA1之電壓值高於該第二電壓源VSSA。在該第一放大電路210之放電操作期間，該輔助放電單元316可提供一從該第一輸出節點流動至該第一中間電壓源VCA1之放電電流。
在一實施例中，該輔助放電單元316包含一控制電路3161以及一放電路徑3162，該放電路徑3162耦接於該第一輸出節點O1及該第一中間電壓源VCA1之間。該放電路徑3162透過該控制電路3161被激活或不被激活。當該第一放大電路210處於一動態放電狀態時，該控制電路3161將激活該放電路徑3162，而一放電電流可從該顯示面板流向該第一中間電壓源VCA1以用來對該顯示面板做放電。更好地，在第一放大電路210處於靜態或動態充電狀態時，該放電路徑3162將不被該控制電路3161所激活，來避免不必要的功率損耗。舉例來說，該放電路徑3162包含一NMOS電晶體Maa，該NMOS電晶體Maa具有一閘極，該閘極被來自控制電路3161之控制訊號Sctrl_1所控制。藉由該第一輸出級314以及該輔助放電單元316分別負責充電操作及放電操作，而該第一放大電路210之第一輸出電壓值乃介於該第一中間電壓源VCA1之電壓值及該第一電壓源VDDA之電壓值之間，以驅動該顯示面板。
因為該第一放大電路210之放電路徑被約束於該第一中間電壓源VCA1及該第一電壓源VDDA之間，故有助於功率損耗之降低。
參閱第3B圖，該第二放大電路220包含一第二輸入級322(“AV21”)、一第二輸出級324(“AV22”)、及一輔助充電單元326。
該第二輸入級322耦接於該第一電壓源VDDA及該第二電壓源VSSA之間，且包含一非反相輸入節點以及一反相輸入節點。在一實施例中，其中該第二放大電路220為單位增益放大器，該非反相輸入節點及該反向輸入節點分別耦合於該第二輸入訊號SI2及該第二輸出訊號SO2’。
反應來自該第二輸入級322之訊號，該第二輸出級324之一第二輸出節點O2可提供該第二輸出訊號SO2’來驅動該顯示面板。該第二輸出級324耦接於該第一電壓源VDDA及該第二電壓源VSSA之間。此外，該第二輸出級324包含一放電路徑(圖未示)，當該第二放大電路220處於放電期間，該放電路徑將被激活，以致於允許一放電電流從該顯示面板通過該第二輸出級324而流至電壓較低之該第二電壓源VSSA，藉此對該顯示面板放電。在一些實施例中，該第一輸出級314包含一充電路徑(圖未示)，當該第二放大電路220進行充電期間，該充電路徑將被激活，以致於允許一充電電流從該第一電壓源VDDA通過該第一輸出級314而流至該顯示面板，來達到對該顯示面板充電。
該輔助充電單元326耦接於該第二輸出節點O2以及一第二中間電壓源VCA2之間，其中該第二中間電壓源VCA2之電壓值小於該第一電壓源VDDA。當該第二放大電路220進行充電時，該輔助充電單元326提供一充電電流，該充電電流從該第二中間電壓源VCA2往該第二輸出節點O2流動。
在一實施例中，該輔助充電單元326包含一控制電路3261及一充電路徑3262，而該充電路徑3262耦接於該第二輸出節點O2及該第二中間電壓源VCA2。該充電路徑3262可被該控制電路3261激活或不激活。當該第二放大電路220處於動態充電過程，該控制電路3261將激活該充電路徑3262，而一充電電流將從該第二中間電壓源VCA2流經該充電路徑3262而流至該顯示面板以對該顯示面板充電。更好地，當該第二放大電路220處於靜態或動態放電期間，該充電路徑3262將不被激活，來避免不必要的功率損耗。舉例來說，該充電路徑3262包含一PMOS電晶體MAA，而該PMOS電晶體MAA具有一閘極，而該閘極被來自該控制電路3261之控制訊號Sctrl_2所控制。藉由第二輸出級324及該輔助充電單元326分別負責放電操作及充電操作，而該第二放大電路220之第二輸出電壓值乃介於該第二中間電壓源VCA2之電壓值以及該第二電壓源VSSA之電壓值之間，以驅動該顯示面板。
因為該第二放大電路220之充電路徑被約束於該第二中間電壓源VCA2以及該第二電壓源VSSA之間，故有助於功率損耗之降低。
第4A圖及第4B圖分別揭示第3A圖及第3B圖之電路圖。參閱第4A圖，該第一放大電路210之第一輸入級312包含一差動對，該差動對接收一差動訊號(該第一輸入訊號SI1及該第一輸出訊號SO1’)，且在一節點P1提供一輸出電壓VP1至該第一輸出級314及該控制電路3161。
在一實施例中，該差動對包含二個NMOS電晶體M2、M3，該二NMOS電晶體共接於一電流源，而該電流源提供一偏壓電流IB，而該二NMOS電晶體M2、M3之汲極連接於一主動負載。在一實施例中，該電流源可包含一NMOS電晶體M1，而該NMOS電晶體M1具有一連接一偏壓電壓VB之閘極，而該NMOS電晶體M1之源極則連接於該第二電壓源VSSA，而該NMOS電晶體M1之汲極則連接於該二NMOS電晶體M2、M3之源極。在一實施例中，該主動負載可包含二個PMOS電晶體M4、M5，而該二PMOS電晶體M4、M5之源極連接於該第一電壓源VDDA，而PMOS電晶體M4、M5之閘極連接在一起，而PMOS電晶體M4、M5之汲極連接於NMOS電晶體M2、M3之汲極。
該第一輸出級314反應該第一輸入級312之輸出電壓VP1以驅動一顯示面板。在一實施例中，該第一輸出級314包含一對互補驅動電晶體M6、M7，該對互補驅動電晶體M6、M7串聯於該第一電壓源VDDA及該第二電壓源VSSA之間。更特別地，該電晶體M7之閘極可接收該輸出電壓VP1，該電晶體M6之閘極可接收該偏壓電壓VB，該二電晶體M6、M7之汲極共接於一第一輸出節點O1，該第一輸出節點O1允許一第一輸出訊號SO1’通過。
在一實施例中，該控制電路3161包含二PMOS電晶體M1a、M2a、以及一NMOS電晶體M3a，而該二PMOS電晶體M1a、M2a、以及該NMOS電晶體M3a乃串聯於該第一電壓源VDDA及該第一輸入級312之一節點P3之間。該PMOS電晶體M1a之閘極及該NMOS電晶體M3a之閘極分別耦接於該PMOS電晶體M5之閘極以及該NMOS電晶體M3a之閘極。此外，該控制電路3161也包含一PMOS電晶體M1b以及一NMOS電晶體M2b，該PMOS電晶體M1b以及該NMOS電晶體M2b串聯於該第一電壓源VDDA及該第二電壓源VSSA之間。該PMOS電晶體M1b之閘極被該輸出電壓VP1所控制，而該NMOS電晶體M2b之閘極被來自第一輸入級312之偏壓電壓VB所控制。該PMOS電晶體M1b之汲極及該NMOS電晶體M2b之汲極與該PMOS電晶體M2a之閘極連接在一起。一節點P2耦接於該放電路徑3162。該控制電路3161可依據來自第一輸入級212之輸出電壓VP1進行運作，達到藉由節點P2之電壓VP2來控制該放電路徑3162。
在一實施例中，該放電路徑3162包含一放電用之NMOS電晶體Maa，該NMOS電晶體Maa之汲極及源極分別連接於該第一輸出節點O1及該第一中間電壓源VCA1，至於閘極責備該控制電路3161所控制。
以下闡述該第一放大電路210之放電過程。當該第一輸出訊號SO1’之位準高於該第一輸入訊號之位準，在第一輸入級312中之偏壓電流IB將首先流過PMOS電晶體M4及NMOS電晶體M2，以拉升節點P1之輸出電壓VP1。相應地，當NMOS電晶體M6被激活時，在第一輸出級314中之PMOS電晶體M7之連接於節點P1之閘極將不被激活至更高的位準。
同時，在控制電路3161中，該PMOS電晶體M1b也被該輸出電壓VP1激活。從結果看來，PMOS電晶體M2a之閘極電壓被拉低，反而控制電路3161之輸出電壓VP2被拉高。反應該輸出電壓VP2之上升，放電用之NMOS電晶體Maa在放電路徑3161終將被激活。從結果看來，一放電電流從該顯示面板流經NMOS電晶體Maa，最後流向該第一中間電壓源VCA1，反之另一放電電流從該顯示面板流經NMOS電晶體M6，最後流向電壓較低之第二電壓源VSSA。因此，該第一輸出訊號SO1’之位準被拉低。更好地，為了有效降低功率損耗，流經NMOS電晶體Maa之放電電流可設定為非常大於流經NMOS電晶體M6之放電電流(例如數百倍)。
相反地，該第一放大電路210之充電過程將在以下做闡述。當該第一輸出訊號SO1’之位準低於該第一輸入訊號SI1之位準，該第一放大電路210之充電過程之進行乃相反於上述該第一放大電路210之放電過程。相應地，在第一輸出級314中，當NMOS電晶體M6不被激活至一高位準時，PMOS電晶體M7將被激活。同樣地，來自控制電路3161之輸出電壓VP2使得放電路徑3162中之NMOS電晶體Maa保持不被激活。從結果看來，一充電電流可從該第一電壓源VDDA，流經一由PMOS電晶體M7所形成之充電路徑，最後流向該顯示面板。從結果看來，該第一輸出訊號SO1’被拉升。
由於該第一放大電路210之充電路徑被約束於該第一中間電壓源VCA1以及該第一電壓源VDDA之間，故來自第一放大電路210之第一輸出電壓被降低至一較小的範圍，由結果得知，動態功率損耗被非常地降低。
參閱第4B圖，該第二放大電路220之結構及運作相似於第4A圖之第一放大電路210，其中主要的不同在於，所有的PMOS電晶體及NMOS電晶體相互交換。此外，該第一電壓源VDDA及該第二電壓源VSSA之位置交換，且該第一中間電壓源VCA1被取代為該第二中間電壓源VCA2。在此實施例中，一PMOS電晶體MAA可作為一充電路徑3262，藉此，在充電過程中，一充電電流可從該第二中間電壓源VCA2流動至該顯示面板。
由於該第二放大電路220之充電路徑被約束於該第二中間電壓源VCA2以及該第二電壓源VSSA之間，故來自第二放大電路220之第二輸出電壓將較小，結果造成動態功率損耗非常地減低。
第5A圖及第5B圖揭示該第一放大電路210及該第二放大電路220之第二實施例。不同於第3A圖及第3B圖之第一實施例，第二實施例不包含任何輔助放電/充電單元316/326。
參閱第5A圖，該第一放大電路210包含一第一輸入級512及一第一輸出級514。該第一輸入級512耦接於一第一電壓源VDDA及一第二電壓源VSSA，而該第二電壓源VSSA之電壓值小於該第一電壓源VDDA之電壓值。該第一輸入級512之運作類似第3A圖所揭示之第一輸入級312。
該第一輸出級514包含一放電路徑5141以及一充電路徑5142，該放電路徑5141耦接於一第一輸出節點O1及一第一中間電壓源VCA1，而該充電路徑5142耦接於該第一電壓源VDDA及該第一輸出節點O1。該第一輸出級514之一第一輸出電壓介於該第一中間電壓源VCA1之電壓值以及該第一電壓源VDDA之電壓值之間，來用以驅動一顯示面板。
該第一輸出電壓之範圍約束於該第一中間電壓源VCA1之電壓值以及該第一電壓源VDDA之電壓值之間，乃小於第1圖所揭示第一放大電路110之輸出電壓範圍，從結果看來，該第一放大電路210在動態放電過程中所產生之功率損耗較少。不同於第3A圖揭示使用輔助放電單元316來降低功率損耗，第5A圖揭示第一放大電路210藉由第一輸出級514中之放電路徑5141，一樣可達到降低功率損耗之效果。
參閱第5B圖，該第二放大電路220包含一第一輸入級522及一第二輸出級524，該第二輸入級522耦接於該第一電壓源VDDA及該第二電壓源VSSA，而其運作方式類似第3B圖所揭示之第二輸入級522。
該第二輸出級524包含一放電路徑5241以及一充電路徑5242，該放電路徑5241耦接於一第二輸出節點O2及該第二電壓源VSSA，而該充電路徑5242耦接於一第二中間電壓源VCA2及該第二輸出節點O2。該第二輸出級524之一第二輸出電壓介於該第二中間電壓源VCA2之電壓值以及該第二電壓源VSSA之電壓值之間，來用以驅動一顯示面板。
由於具有較小之第二輸出電壓，所以該第二放大電路220在充電過程中所產生之功率損耗將變小。值得一提的是，不同於第3B圖所示之藉由於第二輸出級324外裝設輔助充電單元216來節省功率之第二放大電路220，第5B圖所示之第二放大電路220乃藉由第二輸出級524之充電路徑5242，一樣可達到降低在放電過程中所產生之功率損耗之效果。
第6A圖及第6B圖分別揭露第5A圖及第5B圖之詳細電路圖。參閱第6A圖所示之第一放大電路210，一第一輸入級512包含一接收差動訊號之差動對，差動訊號為第一輸入訊號SI1及第一輸出訊號SO1’，而該第一輸出級514之節點P1、P2分別具有輸出電壓VP1、VP2。
在一實施例中，差動放大器包含二個NMOS電晶體M2、M3，NMOS電晶體M2、M3之閘極接收差動訊號，NMOS電晶體M2、M3之源極與一電流源共接在一起，而該電流源提供一偏壓電流IB，而NMOS電晶體M2、M3之汲極連接於第一、二主動負載。該電流源包含一NMOS電晶體M1，而NMOS電晶體M1之閘極連接於一偏壓電壓VB。該第一主動負載包含一對PMOS電晶體M4、M6，而第二主動負載包含一對PMOS電晶體M5、M8。此外，該第一、二主動負載耦接於該第一電壓源VDDA及一第三主動負載之間，其中該第三主動負載耦接於一第二電壓源VSSA，該第二電壓源VSSA之電壓值小於第一電壓源VDDA之電壓值，該第三主動負載包含二NMOS電晶體M7、M9。
該第一輸出級514包含一放大器，該放大器之一實施例為AB類放大器。更特別地，該AB類放大器包含一位準調整電路61。在一實施例中，該位準調整電路61包含二PMOS電晶體M10、M11、一放電路徑5141、及一充電路徑5142。該放電路徑5141藉由一NMOS電晶體M13實現，反之該充電路徑5142藉由一PMOS電晶體M12實現。該位準調整電路61可將來自第一輸入級512之輸出電壓VP1、VP2之位準，分別轉換為電壓VPA1、VPA2，以致於適合控制NMOS電晶體M13及PMOS電晶體M12。該位準調整電路61之所以有必要存在，乃因為NMOS電晶體M13具有大的臨界電壓，而大的臨界電壓乃由於基體效應造成。
該第一放大電路210之放電過程將在以下闡述。當第一輸出訊號SO1’之位準高於該第一輸入訊號SI1之位準，該偏壓電流IB將首先流經PMOS電晶體M5以及NMOS電晶體M3。由結果得知，該輸出電壓VP1下降，節點P3之節點電壓VP3上升，反而節點P4之節點電壓VP4下降。反應電壓VP1、VP4之位準的改變，節點P2之節點電壓VP2被拉升。相應地，在該位準調整電路61中，節點PA1及節點PA2之節點電壓VPA1、VPA2軍備拉升。從結果看來，當NMOS電晶體M13被激活時，該PMOS電晶體M12將不被激活，以造成該放電路徑5141允許一放電電流從該顯示面板流動至該第一中間電壓源VCA1。
相反地，當第一輸出訊號SO1’之位準低於第一輸入訊號SI1之位準時，該第一放大電路210將進行充電運作，而其運作方式相反於上述之放電運作方式。更特別地，在充電過程中，當PMOS電晶體M12被激活時，NMOS電晶體M13將不被激活，以造成該充電路徑5142允許一充電電流從該第一電壓源VDDA流向該顯示面板。
參閱第6B圖，該第二放大電路220之結構及運作相似於第6A圖之第一放大電路210，其中主要的不同在於，所有的PMOS電晶體及NMOS電晶體相互交換。此外，該第一電壓源VDDA及該第二電壓源VSSA之位置交換，且該第一中間電壓源VCA1被取代為該第二中間電壓源VCA2。在此實施例中，一PMOS電晶體M12’可作為一充電路徑5242，藉此，在充電過程中，一充電電流可從該第二中間電壓源VCA2流動至該顯示面板。此外，NMOS電晶體M13’可被激活，以致於造成一放電路徑5241允許一放電電流從該顯示面板流向該第二電壓源VSSA。
第7圖揭示一使用第2圖之源極驅動裝置200之顯示裝置之一實施例，如第7圖所示，一顯示裝置700包含一源極驅動器710及一顯示面板720。該顯示面板720包含數條源極線SL1、SL2，以及數條閘極線GL1...GLn，其中n為不為零之整數。該源極驅動器710可採用第2圖至第6B圖中之任一實施例，來用以驅動該顯示面板720之源極線。
以上敍述依據本發明多個不同實施例，其中各項特徵可以單一或不同結合方式實施。因此，本發明實施方式之揭露為闡明本發明原則之具體實施例，應不拘限本發明於所揭示的實施例。進一步言之，先前敍述及其附圖僅為本發明示範之用，並不受其限囿。其他元件之變化或組合皆可能，且不悖于本發明之精神與範圍。
100．．．源極驅動電路
102．．．輸出緩衝電路
104．．．開關電路
110．．．第一放大電路
120．．．第二放大電路
VDDA．．．第一電壓源
VSSA．．．第二電壓源
SW1．．．第一開關
SW2．．．第二開關
200．．．源極驅動裝置
201．．．顯示面板
202．．．輸出緩衝電路
204．．．開關電路
210．．．第一放大電路
220．．．第二放大電路
SW1．．．第一開關
SW2．第二開關．．
VDDA．．．第一電壓源
VSSA．．．第二電壓源
VCA1．．．第一中間電壓源
VCA2．．．第二中間電壓源
312、512、522．．．第一輸入級
314、514．．．第一輸出級
316．．．輔助放電單元
3161．．．控制電路
3162、5141、5241．．．放電路徑
322．．．第二輸入級
324、524．．．第二輸出級
326．．．輔助充電單元
3261．．．控制電路
3262、5142、5242．．．充電路徑
61．．．位準調整電路
700．．．顯示裝置
710．．．源極驅動器
720．．．顯示面板
SL1、SL2．．．源極線
GL1....GLn．．．閘極線
第1圖為習知源極驅動裝置之示意圖；
第2圖為本發明源極驅動裝置之一實施例之示意圖；
第3A圖為本發明第一放大電路之一實施例之示意圖；
第3B圖為本發明第二放大電路之一實施例之示意圖；
第4A圖為第3A圖之電路圖；
第4B圖為第3B圖之電路圖；
第5A圖為本發明第一放大電路之第二實施例之示意圖；
第5B圖為本發明第二放大電路之第二實施例之示意圖；
第6A圖為第5A圖之電路圖；
第6B圖為第5B圖之電路圖；及
第7圖為使用第2圖之源極驅動裝置之顯示裝置之一實施例之示意圖。
200．．．源極驅動裝置
201．．．顯示面板
202．．．輸出緩衝電路
204．．．開關電路
210．．．第一放大電路
220．．．第二放大電路
SW1．．．第一開關
SW2．．．第二開關
VDDA．．．第一電壓源
VSSA．．．第二電壓源
VCA1．．．第一中間電壓源
VCA2．．．第二中間電壓源

Claims (9)

  1. 一種輸出緩衝電路，其用於一顯示裝置之一驅動裝置中，該輸出緩衝電路包括：一第一放大電路及一第二放大電路，其中該第一放大電路包含：一第一輸入級，該第一輸入級耦接於一第一電壓源以及一第二電壓源之間，該第二電壓源之電壓值低於該第一電壓源之電壓值；一第一輸出級，該第一輸出級耦接於該第一電壓源及該第二電壓源，該第一輸出級具有一第一輸出節點；及一輔助放電單元，該輔助放電單元耦接於該第一輸出節點以及一第一中間電壓源之間，該第一中間電壓源之電壓值高於該第二電壓源之電壓值，其中在該第一放大電路進行放電操作時，該輔助放電單元提供從該第一輸出節點流至該第一中間電壓源之放電電流；以及該第二放大電路包含：一第二輸入級，該第二輸入級耦接於該第一電壓源及該第二電壓源之間；一第二輸出級，該第二輸出級耦接於該第一電壓源及該第二電壓源之間，該第二輸出級具有一第二輸出節點；及一輔助充電單元，該輔助充電單元耦接於該第二輸出節點以及一第二中間電壓源之間，該第二中間電壓源之電壓值低於該第一電壓源之電壓值，其中在該第二放大電路進行充電操作時，該輔助充電單元提供從該第二中間電壓源流至該第二輸出節點之充電電流；該輔助放電單元包含有一放電路徑及一控制電路，該放電路徑耦接於該第一輸出節點以及該第一中間電壓源之間，該控制電路包含有一第一電晶體、一第二電晶體、一第三電晶體、一第 四電晶體、及一第五電晶體，該第一電晶體、該第二電晶體、及該第三電晶體串聯於該第一電壓源與該第一輸入級的一節點之間；該第四電晶體、及該第五電晶體串聯於該第一電壓源與該第二電壓源之間；該第四電晶體之閘極受到該第一輸入級的輸出訊號所控制，該第四電晶體的汲極與該第五電晶體的汲極分別耦接於該第二電晶體的閘極，而該第二電晶體與該第三電晶體之間的節點耦接於該放電路徑。
  2. 如申請專利範圍第1項所述之輸出緩衝電路，其中當該第一放大電路進行放電操作時，該控制電路激活該放電路徑，當該第一放大電路進行充電操作時，該控制電路不激活該放電路徑。
  3. 如申請專利範圍第1項所述之輸出緩衝電路，其中該輔助充電單元包含：一充電路徑，該充電路徑耦接於該第二中間電壓源以及該第二輸出節點，其中當該第二放大電路進行充電操作時，激活該充電路徑，當該第二放大電路進行放電操作時，不激活該充電路徑；及一控制電路，該輔助充電單元之控制電路可激活或不激活該充電路徑。
  4. 如申請專利範圍第2項所述之輸出緩衝電路，其中該放電路徑包含一NMOS電晶體，而該NMOS電晶體之閘極被該輔助放電單元之控制電路所控制。
  5. 如申請專利範圍第3項所述之輸出緩衝電路，其中該充電路徑包含一PMOS電晶體，而該PMOS電晶體之閘極被該輔助充電單元之控制電路所控制。
  6. 如申請專利範圍第1項所述之輸出緩衝電路，其中該第一輸入級及該第二輸入級各包含一差動放大器。
  7. 如申請專利範圍第1項所述之輸出緩衝電路，其中該第一輸出級及該第二輸出級各包含一對串聯於該第一電壓源與該第二電壓源之間的互補電晶體。
  8. 一種放大器裝置，包括：一輸入級，該輸入級耦接於一第一電壓源及一第二電壓源之間；及一輸出級，該輸出級耦合於該第一電壓源及該第二電壓源之間，該輸出級具有一輸出節點；一輔助放電/充電單元，該輔助放電/充電單元耦接於該輸出節點及一第一中間電壓源之間，其中該第一中間電壓源之之電壓值介於該第一電壓源之電壓值與該第二電壓源之電壓值之間；其中該輔助放電/充電單元於該輸出節點與該第一中間電壓源之間提供一放電/充電電流；該輔助放電/充電單元包含有一放電/充電路徑以及一控制電路，該放電/充電路徑耦接於該第一輸出節點以及該第一中間電壓源之間，該控制電路包含有一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、及一第五電晶體，該第一電晶體、該第二電晶體、及該第三電晶體串聯於該第一電壓源與該第一輸入級的一節點之間；該第四電晶體、及該第五電晶體串聯於該第一電壓源與該第二電壓源之間；該第四電晶體之閘極受到該第一輸入級的輸出訊號所控制，該第四電晶體的汲極與該第五電晶體的汲極分別耦接於該第二電晶體的閘極，而該第二電晶體與該第三電晶體之間的節點耦接於該放電/充電路徑。
  9. 一種顯示裝置，包括： 一顯示面板，該顯示面板具有數條源極線；及一源極驅動器，該源極驅動器具有一如申請專利範圍第1項所述之輸出緩衝電路。
TW098145950A 2009-08-05 2009-12-30 輸出緩衝電路、放大器裝置及顯示裝置 TWI423211B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/536,050 US8508515B2 (en) 2009-08-05 2009-08-05 Buffering circuit with reduced dynamic power consumption

Publications (2)

Publication Number Publication Date
TW201106317A TW201106317A (en) 2011-02-16
TWI423211B true TWI423211B (zh) 2014-01-11

Family

ID=43534483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145950A TWI423211B (zh) 2009-08-05 2009-12-30 輸出緩衝電路、放大器裝置及顯示裝置

Country Status (3)

Country Link
US (1) US8508515B2 (zh)
CN (1) CN101996552B (zh)
TW (1) TWI423211B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037561B1 (ko) * 2009-02-18 2011-05-27 주식회사 실리콘웍스 전류소모가 적은 액정디스플레이 구동회로
JP5702570B2 (ja) * 2009-11-27 2015-04-15 ローム株式会社 オペアンプ及びこれを用いた液晶駆動装置、並びに、パラメータ設定回路、半導体装置、電源装置
TWI430238B (zh) * 2011-05-17 2014-03-11 Realtek Semiconductor Corp 應用於背光源的操作電路及其相關方法
TWI479803B (zh) * 2012-03-14 2015-04-01 Novatek Microelectronics Corp 輸出級電路
TWI457897B (zh) 2012-06-22 2014-10-21 Novatek Microelectronics Corp 平面顯示器的驅動電路
CN103531142B (zh) * 2012-07-03 2016-08-31 联咏科技股份有限公司 平面显示器的驱动电路
KR102074230B1 (ko) * 2013-09-23 2020-02-06 삼성전자주식회사 슬루율이 개선된 버퍼 회로 및 이를 포함하는 소스 구동 회로
CN103943058B (zh) * 2014-04-28 2017-04-05 华南理工大学 一种行栅极扫描器及其驱动方法
JP6903398B2 (ja) 2016-01-27 2021-07-14 三菱電機株式会社 駆動装置および液晶表示装置
CN106249453B (zh) * 2016-03-25 2023-08-15 北京集创北方科技股份有限公司 一种低功率源极驱动电路
KR102615855B1 (ko) * 2017-01-25 2023-12-21 삼성전자주식회사 표시 설정에 따른 디스플레이 구동 방법 및 이를 지원하는 전자 장치
US11386863B2 (en) * 2019-07-17 2022-07-12 Novatek Microelectronics Corp. Output circuit of driver
US11386836B1 (en) * 2021-07-12 2022-07-12 Novatek Microelectronics Corp. Amplifier for driving display panel and related control method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201008115A (en) * 2008-08-08 2010-02-16 Orise Technology Co Ltd Output stage circuit and operational amplifier

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151291A (ja) * 1998-11-12 2000-05-30 Fujitsu Ltd 演算増幅器
JP3846293B2 (ja) * 2000-12-28 2006-11-15 日本電気株式会社 帰還型増幅回路及び駆動回路
JP4736313B2 (ja) * 2002-09-10 2011-07-27 日本電気株式会社 薄膜半導体装置
JP4564285B2 (ja) * 2003-06-20 2010-10-20 株式会社東芝 半導体集積回路
KR100996573B1 (ko) * 2003-12-30 2010-11-24 엘지디스플레이 주식회사 아날로그 버퍼 및 그 구동방법
US7385581B2 (en) * 2004-03-11 2008-06-10 Matsushita Electric Industrial Co., Ltd. Driving voltage control device, display device and driving voltage control method
JP2007171225A (ja) * 2005-12-19 2007-07-05 Sony Corp 増幅回路、液晶表示装置用駆動回路及び液晶表示装置
CN100430992C (zh) * 2006-01-20 2008-11-05 西北工业大学 液晶显示驱动控制芯片中驱动电压的输出缓冲电路
US20070290969A1 (en) * 2006-06-16 2007-12-20 Yih-Jen Hsu Output buffer for gray-scale voltage source
CN101101734A (zh) * 2006-07-04 2008-01-09 中华映管股份有限公司 适用于灰度调整电压源的输出缓冲器
JP4275166B2 (ja) * 2006-11-02 2009-06-10 Ｎｅｃエレクトロニクス株式会社 データドライバ及び表示装置
US7570116B2 (en) * 2007-05-10 2009-08-04 Analog Devices, Inc. Output stage
TWI342113B (en) * 2007-06-11 2011-05-11 Realtek Semiconductor Corp Signal processing circuit
JP4724785B2 (ja) * 2007-07-11 2011-07-13 チーメイ イノラックス コーポレーション 液晶表示装置および液晶表示装置の駆動装置
US7760019B2 (en) * 2008-03-04 2010-07-20 Micron Technology, Inc. Adaptive operational transconductance amplifier load compensation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201008115A (en) * 2008-08-08 2010-02-16 Orise Technology Co Ltd Output stage circuit and operational amplifier

Also Published As

Publication number Publication date
US8508515B2 (en) 2013-08-13
TW201106317A (en) 2011-02-16
CN101996552B (zh) 2012-11-21
CN101996552A (zh) 2011-03-30
US20110032240A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
TWI423211B (zh) 輸出緩衝電路、放大器裝置及顯示裝置
JP3657235B2 (ja) レベルシフタ回路及び該レベルシフタ回路を備えた半導体装置
US10650770B2 (en) Output circuit and data driver of liquid crystal display device
US7295069B2 (en) Differential amplifier circuit capable of reducing current consumption
JPH10294663A (ja) Ｍｏｓ論理回路及びこのｍｏｓ論理回路を備えた半導体装置
WO2010018706A1 (ja) 容量負荷駆動回路およびこれを備えた表示装置
TWI519026B (zh) 用於短路及電力限制保護之電路及方法
TWI382664B (zh) 具有３伏特輔助的５伏特容限積體電路信號墊
US7626428B2 (en) Buffer circuit with reduced power consumption
TWI420814B (zh) 半電源緩衝放大器
JPH0865149A (ja) 準静的無損失ゲート
US8232842B1 (en) Output buffer
TWI455484B (zh) 電位轉換電路
US8284186B2 (en) Output buffering circuit, amplifier device, and display device with reduced power consumption
Tsai et al. Cross-self-bias rail-to-rail column buffer for 640-channel 6-bit TFT-LCD
KR100792378B1 (ko) 알티알 비교기
TWI789959B (zh) 自動降低穩態電流之通道運算放大器電路
KR101020940B1 (ko) 다중 문턱전압을 가지는 플립플롭 회로 및 이의 구동방법
JP2008048039A (ja) 演算増幅回路およびそれを用いた半導体装置
TWI441451B (zh) 低功率消耗之驅動裝置、放大器裝置，以及顯示器裝置
TWI519064B (zh) 緩衝電路
TWI790909B (zh) 高速緩衝放大器
JP2003298408A (ja) レベル変換回路
JP2013183399A (ja) ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路
TWI387202B (zh) 具增強迴轉率之輸出緩衝電路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees