TW201710688A - 電壓監測器 - Google Patents

Abstract

一種電壓監測器電路包含有：一受監測電壓輸入；一參考電容器，其係布置來能夠將該受監測電壓之一值儲存為一參考電容器電壓；一逾時電容器，其係布置來能夠將該受監測電壓之一值儲存為一逾時電容器電壓。該逾時電容器經歷一比該參考電容器更高的漏電。該電壓監測器電路亦包含有一比較器，其係布置來：比較該受監測電壓與該參考電容器電壓；比較該逾時電容器電壓與該參考電容器電壓；以及基於該等比較而在該比較器之一輸出產生一邏輯信號，若該參考電容器電壓低於或等於該受監測電壓及該逾時電容器電壓兩者，則該邏輯信號具有一第一邏輯值。

Description

電壓監測器

本發明係有關於電壓監測器及比較器電路，更特別的是有關於數位電壓比較器。

通常期望能夠監測一電壓位準，舉例而言，以便偵檢該位準之一變化、或交叉一臨界值之位準。為此，通常將比較器用來比較兩個電壓或電流，並且取決於這兩者之間孰高來輸出一特定數位值。舉例而言，若一個電壓V+大於另一電壓V-，此一比較器可輸出一數位「1」(即邏輯高)，反之則輸出一數位「0」(即邏輯低)。

為了比較一輸入電壓與多個參考電壓，所屬技術領域中慣於使用一第一比較器來比較該輸入電壓與一個參考電壓，使用一第二比較器來比較該輸入電壓與另一參考電壓，並且使用一布林邏輯閘(例如一或閘)來組合該等第一與第二比較器之輸出。然而，兩比較器及布林邏輯閘一般是由若干電晶體所建構，因此，對於諸如智慧型手機、平板及穿戴式技術等低功率應用，此一布置結構將會比期望具有一更大的電力要求。

本案申請人亦已了解的是，使用比較器來監測僅緩慢變化的輸入電壓時，會遭遇到參考電壓漂移的問題。

由一第一態樣來看，本發明提供一種電壓監測器電路，其包含有：一受監測電壓輸入；一參考電容器，其係布置來能夠將該受監測電壓之一值儲存為一參考電容器電壓；一逾時電容器，其係布置來能夠將該受監測電壓之一值儲存為一逾時電容器電壓，該逾時電容器經歷一比該參考電容器更高的漏電；以及一比較器，其係布置來：比較該受監測電壓與該參考電容器電壓；比較該逾時電容器電壓與該參考電容器電壓；以及基於該等比較而在該比較器之一輸出產生一邏輯信號，若該參考電容器電壓低於或等於該受監測電壓及該逾時電容器電壓兩者，則該邏輯信號具有一第一邏輯值。

所屬技術領域中具有通常知識者將了解的是，本發明提供一種電壓監測器，其藉由於一特定時間將該受監測電壓之一值儲存為該參考電容器電壓，並且隨後比較該受監測電壓之該值與該參考電容器電壓，而可偵檢該受監測電壓之位準變化。藉由使該逾時電容器之一漏電率比該參考電容器更高，得以設定一時限，使得若該受監測電壓尚未在一適量時間降到低於該參考電容器電壓，則該逾時電容器電壓將會具有，其可用於觸發輸出邏輯信號之一變化。若該受監測電壓僅緩慢下降，則這可排除漂移效應。falling slowly.

在一些實施例中，只要該受監測電壓或該逾時電容器電壓降低到比該參考電容器電壓低，該輸出邏輯信號便可具有一第二邏輯值。然而，在一組實施例中，該比較器係布置成使得一旦該受監測電壓或該逾時電容器電壓降到比該參考電容器電壓低一偏移電壓，該邏輯信號便具有一第二邏輯值。這容許該電壓監測器電路允許該受監測電壓上之一漣波。

有若干可能方式可將其布置成使得該逾時電容器經歷的漏電更高，但在一組實施例中，一漏電電晶體係與該逾時電容器並聯。此漏電電晶體可有助益且可預測地提供前述「逾時」功能，其中通過該漏電電晶體之一漏電流造成該逾時電容器電壓以一受控制速率緩慢降低。如所論述，這可減少該受監測電壓(即電路輸入電壓)降到低於該參考電容器電壓所花時間長的情況下可能出現的電壓漂移 問題。

在一組實施例中，該參考電容器及該逾時電容器係經由一開關連接至該受監測電壓輸入。所屬技術領域中具有通常知識者將會了解的是，這種布置結構提供對照該參考電容器上所儲存之一先前取樣值隨著時間監測該電路輸入電壓的一種方式。在一組實施例中，該電壓監測器電路包含有一更新輸入，其係布置來閉接該開關，並且將該參考電容器及該逾時電容器連接至該受監測電壓輸入。這種有助益的布置結構為該電壓監測器電路提供視需要而在這兩個電容器上採取該電路輸入電壓之新樣本的一種方式。

可提供上述功能的比較器有若干種。然而，在一組有助益的實施例中，該比較器包含有：一第一部分，其包括有具有一連接至該參考電容器之閘極端子的一第一電晶體；一與該第一部分並聯之第二部分，其包括有具有一連接至該受監測電壓之閘極端子的一第二電晶體、及具有一連接至該逾時電容器之閘極端子的一第三電晶體，其中該等第二與第三電晶體串聯；以及一雙穩態部分，其係連接至該等第一與第二部分並布置來產生該邏輯信號。

此一比較器本身具備新穎性及進步性，因此，從一第二態樣來看，本發明提供一種比較器，其包含有：一第一部分，其包括有具有一於一第一輸入電壓連接至一第一輸入之閘極端子的一第一電晶體；一與該第一部分並聯之第二部分，其包括有具有一於一第二輸入電壓連接至一第二輸入之閘極端子的一第二電晶體、及具有一於一第三輸入電壓連接至一第三輸入之閘極端子的一第三電晶體，其中該等第二與第三電晶體串聯；一雙穩態部分，其係連接至該等第一與第二部分，並且布置來在該比較器之一輸出產生一邏輯信號，若該第一電壓低於或等於該第二輸入電壓及該第三輸入電壓兩者，則該邏輯信號至少具有一第一邏輯值。

所屬技術領域中具有通常知識者將了解的是，本發明之這項態樣提供一自含、多輸入比較器，其可將該第一輸入的電壓與該等第二及第三輸入的電壓同時作比較。電流一般將以不對稱方式流經該等第一與第二部分。更多電流將會在任何給定時間流經連接至最高電壓的部分。此雙穩態部分接著造成該比較器之輸出飽和至邏輯高或邏輯低。藉由將電晶體對「堆疊」，可在同一比較器內施作多 個比較。相較於使用多個比較器及布林邏輯閘的習知布置結構，這種有助益的布置結構可顯著降低電力消耗量。在一些情況中，降低幅度可達50%。

與本發明之第一態樣配合使用該比較器時，該第一輸入為該參考電容器，該第二輸入為該受監測電壓，而該第三輸入為該逾時電容器。因此，本發明之第一態樣的內容中應該適當地解釋對該等第一、第二或第三輸入的參考。

所屬技術領域中具有通常知識者亦將了解的是，藉由在適當的情況下將附加串聯電晶體加入各該第一與第二部分，可將本發明之任一態樣延伸為利用超過三個輸入。

此輸出可取自供該雙穩態部分連接至該第一部分或該第二部分之一節點。該輸出取自何處並不重要，只是為了判定所得輸出的極性而已。在一些實施例中，該輸出係連接至該第二部分。在此類實施例中，該第一邏輯值可以是一邏輯低，而該第二邏輯值可以是一邏輯高。

在一些應用中，狀況會是期望分別在該第一輸入與該等第二及第三輸入存在的標稱電壓彼此間進行一直接比較。在此一狀況中，若該第二或第三輸入降到低於該第一輸入，則該輸出會切換至一第二邏輯值(一般為該第一邏輯值的反相)。然而，在一組實施例中，該輸出並未切換，除非該第二或第三輸入電壓降到比該第一輸入電壓低至少一偏移電壓。要達到這個目的，不同實體尺寸(例如不同電 晶體寬度)之電晶體可分別在該等第一與第二部分中使用，其提供造成該比較器具有一內建偏移電壓之一固有不對稱性。因此，在一組實施例中，該偏移電壓是由一電晶體尺寸比所決定。

該等第一與第二部分可瞭解為用來形成一差動對電路的兩側。儘管有可能在該第一部分裡具有單一電晶體而在該第二部分中具有兩個電晶體，在一組特定實施例中，該第一輸入係連接至一第四電晶體。在一組實施例中，該等第一與第四電晶體呈串聯。在一組實施例中，該等第一與第四電晶體之閘極端子有連接。藉由使各部分中的電晶體數量保持相等，該電路可維持平衡，該比較器裡使用時必須補償之任何多餘偏壓其風險得以降低。蒙地卡羅不匹配分析已展示依照這種方式布置該差動對所取得之效能更好。

在一組實施例中該比較器包含有一電流源。在一組實施例中，該電流源係連接至該等第一與第三電晶體的源極端子。

可輕易用於根據本發明所指定電晶體的電晶體技術有若干種，包括有雙載子接面電晶體(BJT)及接面閘極場效電晶體(JFET或JUGFET)。在一組實施例中，該比較器包含有一或多個場效電晶體(FET)。在一組實施例中，該比較器包含有一或多個金屬氧化物半導體場效電晶體(MOSFET)。在一組實施例中，該等第一、第二、第三及任選第四電晶體中一或多者為一n通道金屬氧化物半導體 (NMOS)場效電晶體。在提供更多電晶體的情況下，這些電晶體亦可為NMOSFET。

所述技術領域中具有通常知識者將會了解的是，本發明之範疇延伸至所有此類電晶體技術，而且「場效電晶體」(FET)一詞據瞭解為含括：金屬-絕緣-半導體場效電晶體(MISFET)；絕緣閘場效電晶體(IGFET)；多閘場效電晶體(MuGFET)；多獨立場效電晶體(MIGFET)；具有環繞矽「鰭」裝置體(FinFET)之非平面、雙閘場效電晶體；以及其他未在本文中明確列出的場效電晶體技術。

在一組實施例中，該第二電晶體之一源極端子係連接至該第三電晶體之一汲極端子。這在該等第二與第三電晶體之間提供一串聯連接，並且容許電流流經該串聯連接，使兩電晶體都維持「接通」(即其閘極-源極電壓超出其各別臨界電壓)。

在一組實施例中，該第三電晶體之一源極端子係連接至該第一或任選該第四電晶體之一源極端子。這在該比較器之該等第一與第二部分之間提供一並聯連接。

在一組實施例中，該雙穩態部分包含有複數個電晶體。在一組實施例中，該雙穩態部分包含有一或多個金屬氧化物半導體場效電晶體(MOSFET)。在一組實施例中，該雙穩態部分包含有複數個p通道金屬氧化物半導體(PMOS)場效電晶體。包括有NMOS(即該等第一與第二部分)及PMOS(即該雙穩態部分)電晶體之有助益的實施例即為使用互補金屬氧化物半導體(CMOS)場效電晶體之實作 態樣，一般比僅使用MOSFET或BJT其中一種類型之實施例具有更好的雜訊阻力及電力消耗量(主動及待機兩者)特性，並且容許達到更大的封裝密度。然而，所述技術領域中具有通常知識者將會了解的是，將PMOS電晶體用於該等第一與第二部分並且將NMOS電晶體用於該雙穩態部分之一替代實作態樣乃是在本發明的範疇內。

在一組實施例中，該雙穩態部分包含有：一第一雙穩態部分電晶體，其具有連接至該第一電晶體之一汲極端子的一汲極端子、及連接至該第二電晶體之一汲極端子之一閘極端子；以及一第二雙穩態部分電晶體，其具有連接至該第二電晶體之一汲極端子的一汲極端子、及連接至該第一電晶體之一汲極端子之一閘極端子。

這種特定布置結構提供具有一雙穩態輸出之該比較器，亦即，輸出值將會「閂鎖」至邏輯高或邏輯低，端視連接至該等第一與第二部分之電壓的比較而定。

在一組實施例中，該雙穩態部分更包含有：一第三雙穩態部分電晶體，其閘極與汲極端子係連接至該第一雙穩態部分電晶體之該汲極端子；以及 一第四雙穩態部分電晶體，其閘極與汲極端子係連接至該第二雙穩態部分電晶體之該汲極端子。

所屬技術領域中具有通常知識者將了解的是，這些附加電晶體各呈一二極體連接布置結構，並且形成電流鏡，使得該等第一與第四雙穩態部分電晶體形成一第一電流鏡，並且該等第二與第三雙穩態部分電晶體形成一第二電流鏡。

在一組實施例中，包含有該等第一、第二、第三及第四雙穩態部分電晶體之群組中一或多者係布置成使得其各別源極端子係連接至一電力供應器。

2‧‧‧比較器

4‧‧‧監測輸入

6‧‧‧參考輸入

8‧‧‧逾時輸入

9‧‧‧輸出

10‧‧‧監測NMOS電晶體

11‧‧‧臨界值

12‧‧‧逾時NMOS電晶體

13‧‧‧反相器

14‧‧‧上參考電晶體

15‧‧‧節點

16‧‧‧下參考電晶體

18‧‧‧電力供應軌

20‧‧‧第一雙穩態部分PMOS電晶體

22‧‧‧第二雙穩態部分PMOS電晶體

24‧‧‧第三雙穩態部分PMOS 電晶體

26‧‧‧第四雙穩態部分PMOS電晶體

28‧‧‧電流源

30‧‧‧電壓監測器

32‧‧‧參考電容器

34‧‧‧逾時電容器

36‧‧‧漏電電晶體

38‧‧‧第一開關

40‧‧‧第二開關

42‧‧‧受監測電壓輸入

44‧‧‧更新信號

100‧‧‧初始時間

102‧‧‧後續時間

104、106‧‧‧時間

本發明之一實施例現將僅以舉例方式，參照附圖來說明，其中：圖1為根據本發明之一實施例之一三輸入比較器的一電路圖；圖2為包括有圖1所示比較器之一電壓監測器的一電路圖；圖3為一時序圖，其展示圖1所示三輸入比較器之輸入與輸出之間的關係；以及圖4為一時序圖，其展示圖2所示電壓監測器之逾時電容器的優點。

圖1為根據本發明之一實施例之一三輸入比較器 2的一電路圖。比較器2具有一監測輸入4、一參考輸入6、一逾時輸入8以及一輸出9。

監測輸入4係連接至一監測NMOS電晶體10之閘極端子。逾時輸入8係連接至一逾時NMOS電晶體12之閘極端子。監測與逾時電晶體10、12係彼此串聯，使得監測電晶體10之源極端子係連接至逾時電晶體12之汲極端子。

參考輸入6係連接至彼此串聯連接之上與下參考NMOS電晶體14、16兩者的閘極端子，使得上參考電晶體14之源極端子係連接至下參考電晶體16之汲極端子。將了解的是，「上」與「下」等稱呼僅當作標記使用，並不作任何其他暗示。

電晶體10、12、14、16係製作成使得位在該電路一側的監測與逾時電晶體10、12所具有之一實體寬度比位在該電路另一側的參考電晶體14、16所具有之實體寬度大N倍(其中N不必然是一整數)。在一個特定實例中，選擇的N為2.75(對應於11：4之比率)，為該比較器提供一為75mV之內建偏移。

逾時電晶體12與下參考電晶體16之源極端子係彼此連接，並且連接至一電流源28。

一第一雙穩態部分PMOS電晶體20係布置成使得其源極端子係連接至電力供應軌18，其汲極端子係連接至監測電晶體10之汲極端子，而其閘極端子係連接至上參考電晶體14之汲極端子。

一第二雙穩態部分PMOS電晶體22係布置成使 得其源極端子係連接至電力供應軌18，其汲極端子係連接至上參考電晶體14之汲極端子，而其閘極端子係連接至監測電晶體10之汲極端子。

一第三雙穩態部分PMOS電晶體24係連接成使得其源極端子係連接至電力供應軌18，而其閘極與汲極端子係連接至監測電晶體10之汲極端子、以及第二雙穩態部分電晶體22之閘極端子兩者。

一第四雙穩態部分PMOS電晶體26係連接成使得其源極端子係連接至電力供應軌18，而其閘極與汲極端子係連接至上參考電晶體14之汲極端子、以及第一雙穩態部分電晶體20之閘極端子兩者。

儘管這種特定實作態樣利用出自節點15之一單端輸出，實際上，該輸出必須進一步放大才能在輸出9取得一軌對軌邏輯信號。這可使用一反相放大器來達成，因為節點15處的電壓隨著監測輸入4及/或逾時輸入8處的電壓降到低於參考輸入6處之電壓而使負值變更大。為了易於說明，此乃單純地以一反相器13展示，其在節點15採取電壓並予以轉成輸出9處正確極性之一邏輯信號。在一替代實作態樣中，出自比較器2的輸出為差動性，並且係跨節點15(反相輸出)及監測電晶體10之汲極端子(非反相輸出)所採取。該差動信號接著係饋送到一第二放大器級而將其轉換成一軌對軌邏輯信號。

現將說明的是，使用時，比較器2操作成使得每當監測輸入4或逾時輸入8處的電壓降到比參考輸入6處的 電壓低超過該內建偏移時，便將輸入9設定至邏輯高，該內建偏移如上述，在這項實例中為75mV。這種情況出現時，電流會以不對稱方式流經該比較器之各側。具體而言，不管實體尺寸差異如何，與流經監測及逾時電晶體10、12的電流相比，流經上與下參考NMOS電晶體14、16的電流更多。結果是，雙穩態部分PMOS電晶體20、22、24、26造成比較器2的輸出9飽和至邏輯高。

類似的是，若監測輸入4及逾時輸入8兩處的電壓與參考電晶體6處的電壓一樣大，或差異小於該偏移電壓，則流經監測及逾時電晶體10、12的電流會多於流經上與下參考NMOS電晶體14、16的電流。結果是，雙穩態部分PMOS電晶體20、22、24、26造成比較器2的輸出9飽和至邏輯低。

圖2為包括有圖1所示比較器2之一電壓監測器30的一電路圖。電壓監測器30亦包括有一參考電容器32及一逾時電容器34。跨參考電容器32的電壓對比較器2提供參考輸入6；跨逾時電容器34的電壓對比較器2提供逾時輸入8；而接至電路42之一受監測輸入對比較器2提供監測輸入4。

一「漏電」電晶體36跨逾時電容器34呈二極體連接，其汲極係連接至電容器34的一側，而其源極與閘極係連接至另一側(因而直接或經由一接低電路連接至接地)。這使得起於逾時電容器34之電荷洩漏受控制，下文將有說明。

一第一開關38及一第二開關40選擇性地分別將受監測電壓輸入42連接至逾時電容器34及參考電容器32。

使用時，一受外部邏輯(圖未示)控制之更新信號 44進行操作以將第一與第二開關38、40閉接一固定時間，使得參考及逾時電容器32、34連接至受監測輸入電壓42的時間長到足以將電容器32、34充電至瞬時輸入電壓42。更新信號44接著再次走低，將開關38、40斷開。此點的輸出9位處邏輯低。

漏電電晶體36許可一小漏電流流過。這造成跨逾時電容器34的電壓隨著時間緩慢下降。如下文參照圖4進一步說明，這防止該受監測輸入電壓42降到低於該參考輸入6之電壓所花時間長的情況下可能出現的電壓漂移問題。

若受監測電壓42處或跨逾時電容器34的電壓降到比跨參考電容器32的電壓低超過該內建偏移，舉例如上述的75mV，則將輸出9設定至邏輯高，如上文參考圖1的說明。當輸出9設定至邏輯高時，更新信號44亦設定至邏輯高，藉此重啟上述操作。

圖3為一時序圖，其展示圖1所示三輸入比較器2之輸入4、6、8與輸出9之間的關係。於一初始時間100，監測輸入4、參考輸入6及逾時輸入8全都充電至受監測電路輸入電壓42的值，從而實質相等。

於一後續時間102，監測輸入4的電壓已降到低於臨界值11，其為比參考輸入6之電壓更小的75mV，如上述。根據比較器電路2的操作，輸出9的信號此時由邏輯低轉變至邏輯高。

監測輸入4的電壓接著於時間104升到高於臨界值11，造成輸出9的信號回復至邏輯低。

隨後，於時間106，逾時輸入8的電壓已降到低於臨界值11。再次地，比較器2如前述操作，而輸出信號9再一次轉變至邏輯高。

圖4為一時序圖，其展示圖2所示電壓監測器30之逾時電容器34的優點。在此例中，監測輸入4以此一慢速率下降，參考輸入6的電壓開始漂移。原因在於參考電容器32的漏電。因此，即使監測輸入4的電壓降到一比其原始值(即在初始時間200跨參考電容器32儲存之值)低超過75mV的值，不管是否有交叉意欲的臨界值11，比較器2仍然不會在輸出9轉變至邏輯高。

然而，由於漏電電晶體36的關係，逾時電容器34以一比參考電容器32更大的速率使電流洩漏。這造成逾時輸入8的電壓依照一已知方式降低，使得於時間202，即使監測輸入4的電壓尚未降到比參考輸入6的電壓低超過75mV，輸出9仍將轉變至邏輯高。如前述，這會造成監測電路進行一更新(在電容器32、34上儲存新值)。

因此，將會明白的是，已說明的是適合低功率應用之一電壓監測器電路及相關聯之三輸入比較器，其容許相對一臨界值監測一下降之電壓，同時還克服可能因漂移而引起的問題。雖然已詳細說明一特定實施例，所屬技術領域中具有通常知識者仍將了解的是，使用本文中所提到的原理進行許多變化及修改是有可能的。

2‧‧‧比較器

4‧‧‧監測輸入

6‧‧‧參考輸入

8‧‧‧逾時輸入

9‧‧‧輸出

30‧‧‧電壓監測器

32‧‧‧參考電容器

34‧‧‧逾時電容器

36‧‧‧漏電電晶體

38‧‧‧第一開關

40‧‧‧第二開關

42‧‧‧受監測電壓輸入

44‧‧‧更新信號

Claims (22)

1. 一種電壓監測器電路，其包含有：一受監測電壓輸入；一參考電容器，其係布置來能夠將該受監測電壓之一值儲存為一參考電容器電壓；一逾時電容器，其係布置來能夠將該受監測電壓之一值儲存為一逾時電容器電壓，該逾時電容器經歷一比該參考電容器更高的漏電；以及一比較器，其係布置來：比較該受監測電壓與該參考電容器電壓；比較該逾時電容器電壓與該參考電容器電壓；以及基於該等比較而在該比較器之一輸出產生一邏輯信號，若該參考電容器電壓低於或等於該受監測電壓及該逾時電容器電壓兩者，則該邏輯信號具有一第一邏輯值。
2. 如請求項1之電壓監測器電路，其中該比較器係布置成使得一旦該受監測電壓或該逾時電容器電壓降到比該參考電容器電壓低一偏移電壓，該邏輯信號便具有一第二邏輯值。
3. 如請求項1或2之電壓監測器電路，其包含有一與該逾時電容器並聯之漏電電晶體。
4. 如請求項1、2或3之電壓監測器電路，其中該參考電容 器及該逾時電容器係經由一開關連接至該受監測電壓輸入。
5. 如請求項4之電壓監測器電路，其中該電壓監測器電路包含有一更新輸入，其係布置來閉接該開關，並且將該參考電容器及該逾時電容器連接至該受監測電壓輸入。
6. 如前述請求項中任一項之電壓監測器電路，其中該比較器包含有：一第一部分，其包括有具有一連接至該參考電容器之閘極端子的一第一電晶體；一與該第一部分並聯之第二部分，其包括有具有一連接至該受監測電壓之閘極端子的一第二電晶體、及具有一連接至該逾時電容器之閘極端子的一第三電晶體，其中該等第二與第三電晶體串聯；以及一雙穩態部分，其係連接至該等第一與第二部分並布置來產生該邏輯信號。
7. 如請求項6之電壓監測器電路，其中該參考電容器係連接至一第四電晶體。
8. 一種比較器，其包含有：一第一部分，其包括有具有一於一第一輸入電壓連接至一第一輸入之閘極端子的一第一電晶體；一與該第一部分並聯之第二部分，其包括有具有一於一第二輸入電壓連接至一第二輸入之閘極端子的一第二電晶體、及具有一於一第三輸入電壓連接至一第三輸入之閘極端子的一第三電晶體，其中該等第二與第三 電晶體串聯；一雙穩態部分，其係連接至該等第一與第二部分，並且布置來在該比較器之一輸出產生一邏輯信號，若該第一電壓低於或等於該第二輸入電壓及該第三輸入電壓兩者，則該邏輯信號至少具有一第一邏輯值。
9. 如請求項8之比較器，其係布置成使得一旦該第二輸入電壓或該第三輸入電壓降低到比該第一輸入電壓低一偏移電壓，該邏輯信號便具有一第二邏輯值。
10. 如請求項2或9之電壓監測器電路或比較器，其中該偏移電壓是由一電晶體尺寸比所決定。
11. 如請求項6至10中任一項之電壓監測器電路或比較器，其中該輸出係連接至該第二部分。
12. 如請求項8至11中任一項之電壓監測器電路或比較器，其中該第一輸入係連接至一第四電晶體。
13. 如請求項7或12之電壓監測器電路或比較器，其中該等第一與第四電晶體串聯。
14. 如請求項7、12或13中任一項之電壓監測器電路或比較器，其中該等第一與第四電晶體之該等閘極端子係彼此連接。
15. 如請求項6至14中任一項之電壓監測器電路或比較器，其中該比較器包含有一電流源。
16. 如請求項15之電壓監測器電路或比較器，其中該電流源係連接至該等第一與第三電晶體之源極端子。
17. 如請求項6至16中任一項之電壓監測器電路或比較器， 其中該等第一、第二、第三或第四電晶體中一或多者為一n通道金屬氧化物半導體(NMOS)場效電晶體。
18. 如請求項6至17中任一項之電壓監測器電路或比較器，其中該第二電晶體之一源極端子係連接至該第三電晶體之一汲極端子。
19. 如請求項6至18中任一項之電壓監測器電路或比較器，其中該第三電晶體之一源極端子係連接至該第一或該第四電晶體之一源極端子。
20. 如請求項6至19中任一項之電壓監測器電路或比較器，其中該雙穩態部分包含有：一第一雙穩態部分電晶體，其具有連接至該第一電晶體之一汲極端子的一汲極端子、及連接至該第二電晶體之一汲極端子之一閘極端子；以及一第二雙穩態部分電晶體，其具有連接至該第二電晶體之一汲極端子的一汲極端子、及連接至該第一電晶體之一汲極端子之一閘極端子。
21. 如請求項20之電壓監測器電路或比較器，其中該雙穩態部分更包含有：一第三雙穩態部分電晶體，其閘極與汲極端子係連接至該第一雙穩態部分電晶體之該汲極端子；以及一第四雙穩態部分電晶體，其閘極與汲極端子係連接至該第二雙穩態部分電晶體之該汲極端子。
22. 如請求項20或21之電壓監測器電路或比較器，其中包含有該等第一、第二、第三及第四雙穩態部分電晶體之群 組中一或多者係布置成使得其各別源極端子係連接至一電力供應器。