SU1176341A1 - Устройство дл сопр жени внешних устройств с электронной вычислительной машиной - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВНЕШНИХ УСТРОЙСТВ С ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ, содержащее первый и второй блоки св зи, первые входы-выходы которых  вл ютс  соответственно первым и вторым входами-выходами устройства, а вторые входы-выходы подключены соответственно к первому и второму входам-выходам блока управлени , третий и четвертый входы-выходы которого подключены соответственно к первым входам-выходам блока прерываний и блока приоритета, а п тый и шестой входы-выходы - соответственно к первому и второму входам-выходам блока регистров, третий вход-выход которого подключен к второму входу-выходу блока приоритета, четвертый вход-выход блока регистров и выход блока приоритета через шину данных соединены с третьими входами-выходами пер вого и второго блока св зи, выход второго блока св зи соединен с входом блока приоритета, выход которого подключен ко входу блока прерываний , вторым входом-выходом подключенного к четвертому входу-выходу первого блока св зи, первый выход которого соединен с первыми входами блока управлени  и дешифратора, второй выход - со вторым входом дешифратора , выход которого соединен с вторым входом блока управлени , а третий вход - с выходом переключател , отличающеес  тем, что, с целью расширени  класса решаемых задач, в устройство введен шифратор базового адреса прерываии , причем первый информационный и управл ющий входы шифратора базового адреса прерьгеани  соединены с«эответственно с вьпсодами переключател  и блока W управлени , второй информационный вход - с первым входом-выходом блока регистров и четвертым входом дешифратора , а выход - через шину данных с третьими входами-выходами первого и второго блоков св зи. 2. Устройство йо п. I, о т л и ч чающеес  тем, что блок упо равлени  содержит генератор такто09 вых импульсов, выходом соединенно й го со счетным входом счетчика тактов выход и входы сброса И счета которого соединены соответственно с первыми группами входов и выходов шифратора микрокоманд, и две группы элементов И, причем первые входы элементов И первой группы соединены с первым входом блока и второй труппой входов шифратора микрокоманд, первые входы элементов И второй группы подключены к третйим группам входов и выходов шифратора микрокоманд и образуют п тый вход-выход блока.

Description

четвертые, п тые, шестые, седьмые и восьмые группы выходов шифратора микрокоманд образуютсоответственно первый, второй, третий, четвертый и шестой входы-выходы блока, а выход и дев та  группа входов образуют соответственно выход и второй вход блока, вторые входы элементов И первой и второй групп подсоединены , к соответствующей разр дной шине второй группы выходов шифратора микрокоманд .

Изобретение относитс  к вычислительной технике и может быть использовано дл  обмена информацией между ЭВМ, имеющей интерфейс типа Обща  шина и внешними устройствами, выход щими на интерфейс типа КАМАК.

Цель изобретени  - сокращение аппаратурных затрат.

На фиг, 1 представлена блок-схема устройства; на фиг. 2 - функциональна  схема блока управлени  на фиг. 3-6 - функциональные схемы первого и второго блоков св зи, блока прерьгоаний и блока приоритета; на фиг. 7 и 8 - блок-схемы алгоритмов работы устройства.

Устройство содержит (фиг, 1) первый блок 1 свйзи, через шины 2 которого устройство подключаетс  к интерфейсу Обща  шина ЭВМ, второй блок 3 св зи, через шины 4 которого устройство соедин етс  с магистралью КАМАК, объедин ющей внешние устройства , блок 5 управлени , дешифратор 6, переключатель 7, блок 8 приоритета , блок 9 прерьгааний, блок 10 регистров включающий регистр 11 маски и регистр 12 управлени , шину 13 данных, шифратор 14 базового адреса прерывани , составл ющий вместе с дешифратором 6 блок 15 выбора устройства , адресную шину 16, шину 17 сопровождени  адреса, шину 18 упрайл ющих сигналов интерфейса Обща  шина, шину 19 кода области адресации, шину 20 кода базовоговектора прерывани , шину 21 выхода дешифратора 6 дл  пуска блока 5 управлени , шину 22 управл ющих сигналов интерфейса КАМАК, шину 23 сигналов управлени  регистром 12 маски, шину 2 управлени  шифратором 14, шину 25 базового вектора прерьгоаний.

.2

шину 26 сигналов запросов прерьшани  от внешних устройств, шину 27 сигналов управлени  блоком 8 приоритета , шину 28 кода маски, шину 29

пуска блока 9 прерываний, шину 30 кода вектора прерываний, шину 31 сигнала сопровождени  вектора прерывани , шину 32 управлени  блоком 9 прерываний.

Блок 5 управлени  содержит (фиг,2)| генератор 33 тактовых импульсов, счетчик 34 тактов, шифратор 35 микрокоманд , элементы И 36, шины 37 и 38 сигналов управлени  счетчиком

34, шины 39 и 40 входных и выходных сигналов счетчика 34, шины 41 сигналов состо ни  шифратора 35.

Блок св зи (фиг, 3) состоит из элемента И 42, элементов И 43 и 44

первой и второй групп и элементов НЕ 45. Блок 3 св зи (фиг. 4) содержит дешифратор 46, элементы И 47 и 48 первой и второй групп и элементы НЕ 49. Блок 9 прерываний содержит

(фиг. 5) два триггера 50 и 51 и элемент И 52. Блок 8 приоритета содержит (фиг. 6) элементы И группы 53 и дешифратор 54 приоритета.

На фиг. 7 и 8 позици ми 55-59

обозначены соответствующие процедуры алгоритма работы.

Блок 1 обеспечивает согласование сигналов интерфейса Обща  шина ЭВМ с внутренними сигналами устройства, аналогичным обравом блок 3 обеспечивает согласование сигналов интерфейса КАМАК сопр гаемой системы с внутренними сигналами устройства.

Дешифратор 6 декодирует адрес в шине 16 и разрешает по шине 21 работу блока 5, Шифратор 14 вырабатывает в шине 25 базовый вектор прерывани  fto управл  ощему сигналу на шине 24. Переключатель 7 по шине 19, а регист 12 управлени  по шине 20 задают дл  дешифратора 6 и шифратора 14 область адресации и базовый вектор прерывани устройства. Блок 8 принимает запросы на шине 26 и при наличии маски в шине 28 и разрешающих сигналов на шине 27 запу кает по шине 29 блок 9, который выполн ет захват интерфейса ЭВМ дл  передачи в процессор ЭВМ вектора прерывани . Вектор прерывани  образуетс  кодом на шине 30, вырабатываемым блоком 8 в зависимости от номера обрабатываемого запроса в лини х шины 26, и базбвым вектором в шине 25, Регистр 12 маски обеспечивает маскирование (разрешение) запросов на шине 26. Регистр 12 определ ет также режимы работы блока 5, которьй генерирует и принимает сигналы, определ ющие взаимодействие всех блоков устройства. В блоке 5 шифратор 35 представл е собой программируемую логическую мат рицу или может быть выполнен в виде комбинации элементов И, ИЖ, НЕ. Элементы И 36 предназначены дл  формировани  операций на шинах 4 в интерфейсе сопр гаемой системы. Шина 13 данных используетс  дл  о бмена информацией между ЭВМ и со р гаемой системой (через блоки 1 и 3), дл  обмена информацией между регистрами 11, 12 и ЭВМ и дл  передачи вектора прерывани  от шифратора 14 и блока 8 на ЭВМ. Устройство работает в следуюощх основных режимах: обмен информацией мезвду ЭВМ и регистрами 11, -12; обмен информацией между ЭВМ и сопр гаемой системой; чтение со стороны ЭВМ базового вектора прерьшани ; прерывание ЭВМ по запросам сопр гаемой системы с передачей вектора прерывани . В первом режиме ЭВМ через блок 1 выставл ет по шине 16 на дешифратор 6 и блок 5 адрес и соответствую1щие сопровождающие сигналы по шинам 17 и 18. При совпадеиии адреса с областью адресации устройства, определ емой положением переключател  7 и состо нием регистра 12, производитс  запуск блока 5 по шине 21. Блок 5 генерирует и принимает сигна лы в шинах 18 и 23, обеспечивающие обмен информацией между регистрами 11, 12 и шинами. 4, данные передаютс  при зтом через блок 1. и шину 13. Некоторые из разр дов регистра 12 по тине 20 модифицируют области адресации (в дешифраторе 6) и векторов прерывани  (в шифраторе 14) устройства. При обмене информацией между ЭВМ и сопр гаемой системой второй режим ) запуск блока 5 происходит по шине 21 аналогичным образом. Данные передаютс  при этом через блоки 1,3 и шину 13, управление осуществл етс  при помощи сигналов в шинах 18 и 22. При чтении базового вектора прерьтани  (третий режим) запуск блока 5 по шине 21 приводит к по влению сигнала на шине 24, управл ющего шифратором 14, который по шинам 25 и 13 через блок 1 выдает на ЭВМ базовый вектор прерывани  устройства. Прерывание процессора ЭВМ по запросам сопр гаемой системы (четвертый режим), поступающим через блок 3 по лини м шины 26, осуществл етс  при наличии разрешающих сигналов в шине 27 и маски в шине 28, определ емой содержимым регистра 11. Блок 8 запускает бпок 9, который по шинам 31 и 32 взаимодействует с ЭВМ и блоком 5, захватывает шины 2 интерфейса ЭВМ. Блок 5 вырабатывает сигналы в шинах 24 и 27, по которым шифратор 14 выдает в шину 25 базовый вектор прерьгаани , а блок 8 выдает в шину 30 младшие разр ды вектора прерывани , соответствующие наиболее приоритетному из разрешенных и присутствующих на шине 26 запросов . Вектор прерьгаани  по шине 13 через блок 1 передаетс  на ЭВМ, сопровождак цие сигналы управлени  вырабатываютс  блоком 5 на шине 18, На фиг. 7 и 8 показаны алгоритмы устройства сопр жени , Обведенные рамкой процедуры реализуютс  блоком 5 и шифратором 35, Сигналы в лини х шин св зи обозначаютс  при помощи цифры, соответствукмцей позиции шины на фиг. 1, 2 и номеру линии в шине, вместе с этим после разделительной точки даетс  общеприн тое сокращенное обозначение сигнала после разделительной точки. По сигналу обрадени  от ЭВМ по шине 17 проводитс  (фиг, 7) в дешифраторе 6 процедура 55 сравнени  ащреса в шине 16 с адресом устройства, задаваемым переключateлем 7 и реги ром 12. При их соответствии вырабатываетс  условие 59 выборки и определ етс  (процедура 56) режим работы РЕГ (лини  21.1) - обращение к реги рам И, 12, СИСТ (л1ети  21.3) - обр щение к сопр гаемой по шинам 4 системе , ВЕКТ (лини  21,2) - чтение ве тора прерывани  по инициативе ЭВМ, Сигналы в лини х 21.1; 21.3 и 21.2 в зависимости от операции в интерфейсе шины 2 ЭВМ (сигнал УПР1) инициируют одну из последовательностей процедур обмена: , Прием данных от ЭВМ на шину 13 по сигналу ПРЖМ лини  18.3) и запись в соответствующий регистр линии 23. 23,2. Чтение данных из регистра 23.3; 23.1 на шину 13 и передача на ЭВМ по сигналу в линии 18.2. Чтение вектора прерывани  (24.1 и 27,1) на шину 13 и передача его на ЭВМ по сигналу 18.2. Формирование операции в лини х 22,6 - 22,19 в интерфейсе шин 4 сопр гаемой системы по сигналу в лини 22.5 прием данных из ЭВМ по сигналу 18,3 и запись в сопр гаемую систему по сигналам 22.2 и 22.3. Формирование операции по лини м 22.6-22.19 в интерфейсе шин 4 по сигналу 22.4, чтение данных- из инте фейса шин 4 на шину 13 по сигналам 22.1 и 22.3 и передача на ЭВМ по сигналу в линии 18.2, После вьшолнени  этих последовательных процедур на ЭВМ выдаетс  синхросигнал ответа в линии 18.1, ожидаетс  сброс сигнала в линии 18.5 и устройство освобождаетс  (со то ние 57). Прерывание процессора ЭВМ по запросам сопр гаемой системы по лини м 26 (фиг. 8) осуществл етс , если в результате процедуры 58 сравнени  запросов с содержимым регистра 11 (шина 28) вырабатываетс  по крайней мере один разрешенный запрос в линии 27,3 и блок 5 вьщает ра решение прерывани  27.2, В этом случае сигнал в линии 29 запуска блока 9 инициирует последовательность процедур ,з.1хвата интерфейса ЭВМ: выстав л етс  запрос на прерывание в линии 31.2, ожидаетс  разрешение прерывани  по линии 31.5, по его приходу вырабатБшаетс  подтверждение выработ ки по линии 31,3 и сообщаетс  блоку 5 о захвате интерфейса ЭВМ (лини  32.3); блок 5 ожидает освобождени  интерфейса ЭВМ (лини  18,1 0) и разрешает выдачу вектора прерывани  (сигналы в лини х 32.2; 24.1; 27.1), данные вьздаютс  на шину 13 и по сигналу в линии 31,4 передаютс  на ЭВМ, одновременно вьщаетс  сигнал в линию 31.1, подтверждающий зан тость шин 2 интерфейса ЭВМ; блок 5 ожидает прихода от процессора ЭВМ по линии 18.1 ответного сигнала процессора о приеме вектора прерывани  и вырабатывает сигнал сброса в линии 32.2 дл  блока 9, по которому освобождаетс  интерфейс ЭВМ (снимаютс  сигналы в лини х 31,1; 31,4 и 31.3) и устройство сопр жени  переходит в состо ние 57, Наличие в устройстве шифратора при рассмотренных соединени х делает возможной модификацию со стороны ЭВМ областей адресации .и векторов прерывани  устройства. Чтение со сто-роны ЭВМ базового вектора прерывани  позвол ет контролировать такую модификацию, определ ть состо ние переключател , определ ть конфигурацию подключенной к ЭВМ системы с несколькими подобными устройствами сопр жени . Это позвол ет диагностировать и динамически модифицировать конфигурацию сложных систем, облегчает создание тестов, позвол ет использовать совместно программное обеспечение , разработанное дл  различных конфигураций системы различными фирмами и использовател ми, что улучшает эксплуатацию характеристики и облегчает проектирование исоздание информационно-измерительных систем. Выполнение дешифратора и шифратора в виде программируемой логической матрицы как блока 15 приводит к увеличению числа допустимых вариантов задани  областей адресации и векторов прерьгаани ,а устройство упрощаетс  за счет о.бъединени  двух блоков и применени  элемента с более высоким уровнем интеграции. Таким образом, устройство обеспечивает расширение класса решаемых задач при вьтолнений обмена данными между ЭВМ и внешними устройствами, осуществл   инициативу обмена либо от ЭВМ, либо от внешнего устройства.

Фиг. 1

Kb

«r

CM

Ш

JS2

12

ti

27. Ш.

Ш

737

35

2ъ:г

гъ.ъ W

3ff

4/7

41 Ш

Ж

22.71

37

ЪЬ

20

FI-FJd

AIAS /V/- NW

224

Фаг. Z

Фиг. 5

Фа г Л

Фие.

фиг. 6 ,ш режим paSombf .

фиг. 7 ц/пгп JL о/ч//,.ух,х«) Второй poSi IVw. vO , CpaSnue адреса ЗвМ с о5ластью ifSofceftfi/a устройстоа О/ПЫ

.yai

2б.упг

U.VIN

4

с HKHOU

3(3/fM)seciat fatnacKtipeoamnai запрос

2S За уех /fOfe fpH зохВама setif

т nptpvtanuf

S f sptiuenue aptf ttatnt

neimttftardfHue ttiSopttu p.3fiMy/M unmeptpeue зпВач н .

Л

ff ffSeitv Itttmepa Hpfptitaitu

втиваит emSftno. tymfffeopa ЗвМ

3afef uffin/e ч aee fiafennejrtMtfmu /VW

Claims (2)

1- УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВНЕШНИХ УСТРОЙСТВ С ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ, содержащее первый и второй блоки связи, первые входы-выходы которых являются соответственно первым и вторым входами-выходами устройства, а вторые входы—выходы подключены соответственно к первому и второму входам-выходам блока управления, третий и четвертый входы-выходы которого подключены соответственно к первым входам-выходам блока прерываний и блока приоритета, а пятый и шестой входы-выходы - соответственно к первому и второму входам-выходам блока регистров, третий вход-выход которого подключен к второму входу-выходу блока приоритета, четвертый вход-выход блока регистров и выход блока приоритета через шину данных соединены с третьими входами-выходами пер вого и второго блока связи, выход второго блока связи соединен с входом блока приоритета, выход которого подключен ко входу блока прерыва ний, вторым входом-выходом подключенного к четвертому входу-выходу первого блока связи, первый выход кото• рого соединен с первыми входами блока управления и дешифратора, второй выход - со вторым входом дешифратора, выход которого соединен с вторым входом блока управления, а третий вход - с выходом переключателя, отличающееся тем, что, с целью расширения класса решаемых задач, в устройство введен шифратор базового адреса прерывания, причем первый информационный и управляющий входы шифратора базового адреса пре- ₌ рывания соединены соответственно с выходами переключателя и блока управления, второй информационный вход - с первым входом-выходом блока регистров и четвертым входом дешифратора, а выход - через шину данных с третьими входами-выходами первого и второго блоков связи.

2. Устройство по п. ^отличающееся тем, что блок управления содержит генератор тактовых импульсов, выходом соединенного со счетным входом счетчика тактов выход и входы сброса и счета которого соединены соответственно с первыми группами входов и выходов шифратора микрокоманд, и две группы элементов И, причем первые входы элементов И первой группы соединены с первым входом блока и второй груп пой входов шифратора микрокоманд, первые входы элементов И второй группы >

подключены к третьим группам входов и выходов шифратора микрокоманд и образуют пятый вход-выход блока, четвертые, пятые, шестые, седьмые и восьмые группы выходов шифратора микрокоманд образуют’соответственно первый, второй, третий, четвертый и шестой входы-выходы блока, а выход и девятая группа входов образу1176341 ют соответственно выход и второй вход блока, вторые входы элементов И первой и второй групп' подсоединены , к соответствующей разрядной шине вто рой группы выходов шифратора микрокоманд .

1) пер-

2 коток ин-