SU809143A1 - Устройство дл сопр жени с общей маги-СТРАлью ВычиСлиТЕльНОй СиСТЕМы - Google Patents

Description

(54) УСТРОЙСТВО дл  СОПРЯЖЕНИЯ С ОБЩЕЙ / АГИСТРАЛЬЮ ВЫЧИСЛИТЕЛБНОЙ СИСТЕМЫ

Низка  надежность мультиплексной магистрали обуславливаетс  тем, что блоки сопр жени  объедин ютс  интерфейсными шинами последовательно, при этом отключение питани  хот  бы в одной ЭВМ делает неработоспособной всю вычислительную систему .

Низка  пропускна  способность устройства объ сн етс  небольшой скоростью выполнени  операций зан ти  информационной шины, установлени  св зи и передачи данных из-за задержки последовательно соединенных кольцевыми интерфейсными шинами приемных и передающих элементов блоков сопр жени . Обмен данными между любой парой устройств вычислительной системы выполн етс  в мультиплексном режиме синхронным способом, т.е. дл  передачи каждого слова данных выполн етс  операци  зан ти  информационной шины интерфейса. С точки зрени  обеспечени  наибольшей пропускной способности такой режим наиболее эффективен при совмещении обмена данными одновременно между несколькими парами медленно действующих устройств. Дл  быстродействующих устройств эффект повышени  пропускной способности за счет совмешени  параллельного обмена данными между несколькими парами устройств фактически исключаетс , поскольку цикл передачи данных становитс  соизмерим с циклом функционировани  интерфейса. Учитыва  этот фактор, а также то, что цикл функционировани  интерфейса в мультиплексном режиме увеличиваетс  по сравнению с селекторным режимом за счет добавлени  ко времени передачи времени выполнени  зан ти  информационной щины и установлени  св зи, дл  быстродействующих устройств эффективна  пропускна  способность интерфейса, функционирующего в мультиплексном режиме , будет ниже чем в селекторном. Кроме того, в интерфейсе известного устройства реализована статическа  система приоритета источников запроса на зан тие информационной магистрали. Приоритет устройств вычислительной системы может быть изменен только за счет их физической перекоммутации , он определ етс  циклической дисциплиной обслуживани  и обеспечивает оптимальную пропускную способность только дл  систем, устройства которой характеризуютс  одинаковой интенсивностью запросов на обмен данными. При изменении во времени интенсивности запросов отдельных устройств, им-еющих различную максимальную скорость передачи данных, эффективна  пропускна  способность интерфейса при прочих равных услови х снижаетс .

Цель изобретени  - повышение надежности и пропускной способности магистрали.

Поставленна  цель достигаетс  тем, что в устройство, содержащее передающий регистр , вход которого соединен с входной шиной данных, а выход - через группу передающих усилителей соединен с информационными щинами магистрали, приемный регистр , выходом подк.люченный к выходной шине данных, а информационным входом через группу приемных усилителей к инфор .мационным шинам магистрали, схему Сравнени  адреса, первым входом подключенную к выходу узла хранени  адреса, а вторым входом - к выходу группы приемных усилителей, введены регистр приоритета, схема сравнени  приоритета, узел выборки, узел управлени  и формирователь импульса , причем первый вход узла управлени  подключен ко входу приемного регистра и информационному входу регистра приоритета, а первый выход - к первому выходу синхронизации устройства и через формирователь импульса к управл ющим входам регистра приоритета и приемного регистра, первый вход схемы сравнени  приоритета соединен с информационными щинами магистрали , второй вход и выход - соответственно с первыми выходом и входом узла выборки, а третий вход --с выходом регистра приоритета, второй и третий входы узла выборки подключены соответственно к входу запроса устройства и шине выборки магистрали, а второй выход - ко. второму входу узла управлени , третий - восьмой входы которого соединены соответственно с первым и вторым входами синхронизации устройства , входом управлени  устройства, первой и второй шинами синхронизации магистрали и выходом схемы сравнени  адреса, второй и третий выходы узла управлени  соединены соответственно со вторым выходом синхронизации устройства и управл ющим входом группы передающих усилителей, а также тем, что, узел управлени  содержит два триггера, четыре элемента И, элемент ИЛИ, два элемента НЕ, элемент задержки и группы передающих и приемных усилителей , причем нулевой вход и единичный импульсный вход первого триггера соединены

0 соответственно с первым и восьмым входами узла, единичный потенциальный вход - с единичным потенциальным входом второго триггера и вторым входом узла, п тый вход которого соединен с первым входом первого элемента И, и через первый элемент

НЕ с первым входом второго элемента И, второй вход которого соединен с третьим входом узла и вторым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с единичным выходом второго триггера, импульсный единичный вход которого соединен с выходом второго элемента И, выход элемента ИЛИ соединен с третьим выходом узла и входом элемента задержки , выход которого соединен с первым

входом группы передающих усилителей и через второй элемент НЕ с первым входом третьего элемента И, первый выход группы передающих усилителей соединен с шестым

входом узла и первым входом группы приемных усилителей, первый выход которой соединен со вторым входом третьего элемента И, третий вход которого соединен с единичным выходом первого триггера, а выход - с первым выходом узла и первым входом четвертого элемента И, второй вход которого соединен с четвертым входом узла, а выход00 вторым входом группы передающих усилителей , второй выход которой соединен с седьмым входом узла и вторым входом группы приемных усилителей, второй выход которой соединен с нулевым входом второго триггера и вторым выходом узла, и тем, что узел выборки содержит триггер, два элемента И, элемент задержки, элемент НЕ, приемный и передающий усилители, причем первый вход первого элемента И соединен с первым входом узла, а выход - со вторым выходом узла и единичным входом триггера, нулевой вход которого через элемент НЕ соединен со вторым входом второго элемента И и вторым входом узла, выход триггера через передающий усилитель соединен с третьим входом узла и входом приемного усилител , выход которого соединен с первым входом второго элемента И, выход которого соединен с первым выходом узла и входом элемента задержки, выход которого соединен со вторым входом первого элемента И.

На фиг. 1 показана структура многомащинной вычислительной системы; на фиг. 2блок-схема устройства; на фиг. 3 и 4 - функциональные схемы узлов синхронизации и выборки; на фиг. 5 - временна  диаграмма функционировани  устройства.

Многомашинна  вычислительна  система содержит ЭВМ (контроллеры) 1 и устройства 2 дл  сопр жени  с общей магистралью , включающие, например, общий информационные шины 3, шины (линии ) 4 и 5 синхронизации магистрали (интерфейса) и шину (линию) 6 выборки. ЭВМ 1 соединены с устройством 2 через входные 7 и выходные 8 шины данных, щины (линии) 9 запроса, шины (линии) 10 управлени  и шины (линии ) 11 -14 синхронизации.

Устройство 2 дл  сопр жени  содержит группу 15 передающих и группу 16 приемных усилителей, передающий 17 и приемный 18 регистры, схему 19 сравнени  адреса, узел 20 хранени  адреса, регистр 21 приоритета , схему 22 сравнени  приоритета, узел 23 выборки, узел 24 управлени  и формирователь 25 импульса (одновибратор).

Узел 24 управлени  содержит триггеры 26 и 27, элементы И 28-31, элемент ИЛИ 32, элементы НЕ 33 и 34, элемент 35 задержки, группы передающих 36 и приемных 37 усилителей , второй 38, восьмой 39 и первый 40 входы узла и третий 41 выход узла.

Узел 23 выборки содержит триггер 42, элементы И 43 и 44, элемент 45 задержки, элемент НЕ 46, приемный 47 и передающий 48 усилители, первые выход 49 и вход 50 узла.

Цифровые обозначени  на диаграмме (фиг. 5) определ ют сигналы на соответственно обозначенных тинах it лини х, а стрелки - последовательность изменени  сигналов. При этом сигнал 3 - 1 соответствует изменению информации (данных, адресов ) на шине 3; индексы 3-2 и 3-3 определ ют , соответственно, сигналы идентификации окончани  обмена и идентификации адреса, передаваемые вместе с информацией по лини м признаков шины 3. Интервалы 51-53 соответствуют последовательности операций сеанса обмена между парой ЭВМ. Выполнение сеанса обмена данными между парой ЭВМ многомащинной вычислительной системы состоит из последовательности трех операций: зан тие информационной тины 3 (интервал 5), установление св зи между устройствами (интервал 52), передача данных и окоичг.ниг сеанса св зи (интервал 53).

Устройства, подк j4eHHbie к обшей магистрали , работают следующим образом.

При по влении необ.ходимости обмена информацией , например i-той ЭВМ с j-ой ЭВМ, i-та  ЭВМ по щине 7 выполн ет запись в разр ды старшей и младшей части выходного регистра 17, соответственно, коды адреса i-той и i-той ЭВМ с идентификаторами адреса и признаками обмена, а по линии 9 устанавливает потенциальный сигнал запроса , который поступает на первый вход элемента И 44. Если информационна  шина 3 в данный момент зан та, то сигнал запроса блокируетс  нулевым потенциалом сигнала на шине 6 выборки, поступающим через приемный усилитель 47 на вход элемента И 44. Сигналы запроса других ЭВМ аналогичным образом блокируютс  и сохран ютс  на лини х 9 до момента окончани  сеанса св зи между ЭВМ, занимающими щину 3 в данный момент. При освобождении информационной шины 3 на линии 6 по вл етс  положительный потенциал, который через элемент И 44 по выходу 49 разрешает выдачу сигнала запуска на вход схемы 22 сравнени  во всех устройствах 2, установившихс  запросы. Схема 22 сравнени  приоритета по этому сигналу начинает выполн ть пор зр дное сравнение собственного кода приоритета , записанного в регистре 21, с кодом, поступающим в данный момент по лини м информационной шины 3. Если код, записанный в регистре 21, больше или равен коду , поступающему из информационной шины 3, то после сравнени  на ней формируетс  код, содержащийс  в регистре приоритета, а на выходе схемы 22 - сигнал окончани  сравнени . Если же код в регистре 21 меньше , то выдача кода приоритета на информационную щину 3, а также формирование сигнала окончани  сравнени  на выходе схемы 22 не выполн етс . Таким образом, в результате параллельного сравнени , происход щего одновременно в нескольких устройствах 2 с выставленными запросами, на шине 3 формируетс  наибольший по своему значению двоичный код наиболее приоритетной ЭВМ. Сигнал окончани  сравнени  поступает на вход 50 элемента И 43, на второй вход которого через элемент задержки 45 поступает сигнал запуска схемы сравнени . При наличии последнего включаетс  триггер 42, сигнал с выхода которого через передающий усилитель .48 устанавливает на линии 6 нулевой потенциал и тем самым фиксирует зан тие информационной щины 3. Нулевой сигнал с выхода приемного усилител  47 поступает на второй вход элемента И 44 и блокирует выдачу с выхода 49 сигнала запуска в схему 22. Переход сигнала запуска в нелевое состо ние на входе схемы 22 блокирует выдачу кода приоритета на информационную шину 3. Операци  зан ти  информационной щины 3 закончена . Операци  установлени  св зи выполн етс  следующим образом. Сигнал на выходе элемента И 43, сформированный в результате выполнени  операции зан ти  информационной шины 3, по входу 38 включает триггеры 26 и 27 узла 24. Сигнал на выходе триггера 27 через элемент ИЛИ 32 по выходу 41 поступает на управл ющий вход группы 15 передающих усилителей. При этом вс  информаци , записанна  в регистре 17 (адреса, признаки) i-ro устройства 2, по информационной шине 3 и через группу 16 приемных усилителей поступает на информационные входы регистра- 18 всех устройств 2. Код адреса j-той ЭВМ и признак адреса поступает также и на первый вход схемы 19 сравнени  адреса. При совпадении поступающего кода адреса с кодом в узле 20 хранени  адреса на выходе схемы 19 по вл етс  сигнал, который по входу 39 включает триггер 26, (в данном случае j-ro устройства 2). Одновременно с этой последовательностью действий выходной сигнал элемента ИЛИ 32 1-го устройства 2 через элемент задержки 35 и труппу 36 передающих элементов по линии 4 синхронизации поступает на первые входы групп 37 приемных усилителей всех устройств 2, а через элемент НЕ 34 - на первый вход элемента. И 30. Положительный сигнал с первого выхода группы 37 приемных усилителей поступает на второй вход элемента И 30, на третий вход которого поступает выходной сигнал триггера 26. Таким образом. единичный сигнал на выходе элемента И 30 по витс  только в J-TOM устройстве 2. Выходной сигнал элемента И 30 поступает на первый вход элемента И 31, а по линии 11 выполн ет запуск формировател  25 и вызывает прерывание -той ЭВМ. На выходе формировател  25 формируетс  сбробирующий импульс записи в регистр 18- кодов адресов , поступающих с группы 16 приемных усилителей . После выполнени  прерывани  j-та  ЭВМ считывает содержимое регистра 18 и выполн ет анализ полученной информации. В случае готовности к выполнению обмена j-та  ЭВМ на линии 13 формирует сигнал подтверждени , который через элемент И 31, группу 36 передающих усилителей, по линии 5 синхронизации поступает на второй вход группы 37 приемных усилителей всех устройств 2. Сигнал со второго выхода группы 37 приемных усилителей по линии 14 поступает во все ЭВМ (и контроллеры) вычислительной системы, однако воспринимаетс  только i-той ЭВМ. Этот сигнал  вл етс  подтверждением дл  i-той ЭВМ о том, что в j-той ЭВМ адресна  информаци  запроса восприн та. Одновременно выключаетс  триггер 27 i-ro устройства 2, который переводит сигнал на линии 4 в первоначальное положение и прекращает выдачу адресной информации на шину 3. Переход сигнала на шине 4 в первоначальное положение через группу 37 приемных усилителей, элементы И 30,31 j-ro устройства 2 блокирует выдачу сигнала, подтверждающего выдачу информации на линию 5. Изменение состо ни  линии 5 через группу 37 усилителей по линии 14 воспринимаетс  обеимиЭВМ как сигнал окончани  операции установлени  св зи. Операци  передачи данных может выполн тьс  в синхронном и асинхронном режимах . В синхронном режиме передача данных от ЭВМ-источника данных выполн етс  без ожидани  сигнала подтвержени  от ЭВМприемника данных. Режим и направление передачи данных кодируетс  разр дными признаками, передаваемыми по шине 3 вместе с адресной информацией. Если i-а  ЭВМ  вл етс  источником передаваемых данных. то операци  передачи данных в синхронном режиме выполн етс  следующим образом. После операции установлени  св зи i-а  ЭВМ по линии 7 записывает в регистр 17 слово данных, а по лини м 5 и 12 устанавливает , соответственно, потенциальный сигнал установлени  синхронного режима и стробирующий импульс фиксированной длительности . Сигнал по линии 5, поступает на первый вход элемента И 28 и через элемент НЕ 33 на первый вход элемента И 29. При этом стробирующий импульс через элемент И 28 и элемент ИЛИ 32 по выходу 41 коммутирует группу 15 передающих усилителей и устанавливает на информационной щине 3 словно данных. Одновременно через элемент 35 задержки и группу 36 передающих усилителей i-ro устройства 2 по линии 4 выдаетс  стробирующий импульс, который через группу 37 приемных усилителей и элемент И 30 j-ro устройства 2 запускает одновибратор25 . Сигнал с вьгхода одновибратора 25 выполн ет запись слова данных во входной регистр 18 j-ro устройства 2. По сигналу на шине И j-та  ЭВМ считывает слово данных и операци  передачи одного слова в синхронном режиме заканчиваетс .

В асинхронном режиме сеанс передачи слова данных выполн етс  с использованием сигнала подтверждени , выдаваемым ЭВМприемником данных по линии 5. ЭВМ-источник данных по линии 7 выполн ет запи.сь слова данных в регистр 17, на линии 10 устанавливаетс  нулевой потенциал, а на линии 12 - потенциальный сигнал стробировани , который, поступа  из ЭВМ по линии 12 в элементе И 28, блокируетс , а через элемент И 29 включает триггер 27, Выходной сигнал триггера 27 через элемент ИЛИ 32 по выходу 41 разрешает выдачу на шину 3 слова данных, а через элемент задержки 35 и группу 36 передаюш.их элементов устанавливает на линии 6 потенциальный сигнал стробировани . Все остальные операции по передаче слова данных в асинхронном режиме выполн ютс  аналогично передаче адресной информации (фиг. 5, позици  3-3) з процессе выполнени  операции установлени  св зи.

В отличие от извеестного устройства в предлагаемой системе обмена данными помимо мультиплексного возможен и селекторный режим передачи данных, отличающийс  от мультиплексного тем, что за один сеанс установлени  св зи передаетс  не одно, а группа (массив) слов данных. Окончание этапа обмена данными между парой ЭВМ в предлагаемом интерфейсе как в селекторном , так и в мультиплексном режиме, выполн етс  признаком окончани  обмена, передаваемым по шине 3 вместе с последним словом данных. Сигнал признака окончани  обмена с выхода группы 16 приемных усилителей сбрасывает триггер26 и отключает узел синхронизации. Одновременно с этим признак окончани  обмена воспринимаетс  ЭВМ вместе со словом данных.

Изменение приоритета ЭВМ в системе без физической перекоммутации устройств 2 может быть выполнено посредством изменени  содержимого регистра 21 приоритета . Ввод кодов приоритета в регистры 21 может быть выполнен по информационной шине 3 на ЭВМ, выполн ющей функции диспетчера вычислительной системы. Запись кодов приоритета от ЭВМ-диспетчера в регистры 21 остальных ЭВМ и контроллеров системы выполн етс  аналогично передаче данных. При этом код приоритета, передаваемый по информационной шине 3, сопровождаетс  соответствующим признаком, формирующим сигнал записи принимаемого кода приоритета в регистр 21 и сигнал окончани  обмена. Перед передачей каждого кода приоритета выполн етс  операци  установлени  св зи между соответствующей ЭВМ и ЭВМ-диспетчером. Все операции по установлению св зи и изменению содержимого регистров 21 приоритета устройств выполн ютс  последовательно дл  всех ЭВМ на один сеанс зан ти  шины 3.

Передающий усилитель 48 и каждый элемент в группах 15 и 36 выполн ют формирование сигналов по мощности и согласованию с кабельными соединени ми. Передающий усилитель представл ет собой инвертор с открытым коллектором выходного транзистора и может быть реализован любым из известных способов, в частности логическим элементом НЕ с открытым коллектором в интегральном исполнении. Параллельное подключение нескольких передающих усилителей к одной линии позвол ет формировать сигнал на этой линии в соответствии с функцией логического элемента ИЛИ с инверсией. При этом отключение питани  передающего элемента не вли ет на состо ние линии, к которой подключено несколько таких усилителей. В качестве

, приемных усилителей могут быть использованы обычные логические элементы с большим входным сопротивлением.

Таким образом, устройство позвол ет повысить надежность магистрали и увеличить ее пропускную способность.

0

Claims (3)

1. Формула изобретени 

   . Устройство дл  сопр жени  с общей магистралью вычислительной системы, со держащее передающий регистр, вход которого соединен с входной шиной данных, а выход - через группу передающих усилителей , соединен с информационными шинами магистрали, приемный регистр, выходом подключенный к выходной шине данных, а информационным входом через группу приемных усилителей к информационным шинам магистрали, схему сравнени  адреса, первым входом подключенную к выходу узла хранени  адреса, а вторым входом - к

   5 выходу группы приемных усилителей, огличающевс  тем, что, с целью повышени  пропускной способности и надежности, в него введены регистр приоритета, схема сравнени  приоритета, узел выборки, узел управлени  и формирователь импульса, при0 чем первый вход узла управлени  подключен ко входу приемного регистра и информационному входу регистра приоритета, а первый выход - к первому выходу синхронизации устройства и через формирователь импульса к управл ющим входам регистра приоритета и приемного регистра, первый вход схемы сравнени  приоритета соединен с информационными шинами магистрали, второй вход и выход - соответственно с первыми выходом и входом узла выборки, а

   0 третий вход - с выходом регистра приоритета , второй и третий входы узла выборки подключены соответственно к входу запроса устройства и шине выборки магистрали, второй выход - ко второму входу узла управлени , третий - восьмой входы которого

   5 соединены соответственно с первым и вторым входами синхронизации устройства, входом управлени  устройства, первой и второй щинами синхронизации магистрали и выходом схемы сравнени  адреса, второй и третий выходы узла управлени  соединены соответственно со вторым выходом синхронизации устройства и управл ющим входом группы передающих усилителей.
2. 2. Устройство по п. 1, отличающеес  тем, что узел управлени  содержит два триггера, четыре элемента И, элемент ИЛИ, два элемента НЕ, элемент задержки и группы передающих и приемных усилителей, причем нулевой вход и единичный импульсный вход первого триггера соединены соответственно с первым и восьмым входами узла, единичный потенциальный вход - с единичным потенциальным входом второго триггера и вторым входом узла, п тый вход которого соединен с первым входом первого элемента И, и через первый элемент НЕ с первым входом второго элемента И, второй вход которого соединен с третьим входом узла и вторым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с единичным выходом второго триггера , импульсный единичный вход которого соединен с выходом второго элемента И, выход элемента ИЛИ соединен с третьим выходом узла и входом элемента задержки, выход которого соединен с первым входом группы передающих усилителей и через второй элемент НЕ с первым входом третьего элемента И, первый выход группы передающих усилителей соединен с щестым входом узла и с первым входом группы приемных усилителей, первый выход которой соединен со вторым входом третьего элемента И, третий вход которого соединен с единичным вы3 if 5 6

   ходом первого триггера, а выход - с первым выходом узла и первым входом четвертого элемента И, второй вход которого соединен с четвертым входом узла, а выход - со вторым входом группы передающих усилителей , второй выход которой соединен с седьмым входом узла и вторым входом группы приемных усилителей, второй выход которой соединен с нулевым входом второго триггера и вторым выходом узла.
3. 3. Устройство по п. 1, отличающеес 

   тем, что узел выборки содержит триггер, два элемента И, элемент задержки, элемент НЕ, приемный и передающий усилители, причем первый вход первого элемента И соединен с первым входом узла, выход - со

   вторым выходом узла и единичным входом триггера, нулевой вход которого через элемент НЕ соединен со вторым входом второго элемента И и вторым входом узла, выход триггера через передающий усилитель соединен с третьим входом узла и входом приемного усилител , выход которого соединен с первым входом второго элемента И, выход которого соединен с первым выходом узла и входом элемента задержки, выход которого соединен со вторым входом первого элемента И.

   Источники информации, прин тые во внимание при экспертизее

   1.Авторское свидетельство СССР № 444062, кл. G 06 Е 9/00, 1972.

   2.Вищневский Ю. Л. Мультиплексна  магистраль вычислительного комплекса. Сб. «Вычислительна  техника, Новосибирск, 1976, с. 21-35.

   38