SU1596339A1 - Устройство дл сопр жени периферийного устройства с ЭВМ - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может использоватьс  при построении информационно-измерительных систем с ЭВМ с общей шиной и периферийных систем с пр мой адресацией регистров устройства. Целью изобретени   вл етс  повышение надежности за счет аппаратного оперативного контрол  работы. Устройство содержит блок управлени  обменом, два дешифратора, два коммутатора, узел захвата магистрали, триггер сбо , регистр управлени , адресный селектор, регистр адреса, регистр номера, два элемента ИЛИ, два элемента И. 1 з.п. ф-лы, 6 ил.

Description

Изобретение относитс  к вычислительной технике и может быть применено при построении информационно-измерительных систем с использованием ЭВМ с общей шиной и периферийныхсистем с пр мой адресацией регистров устройств.

Цель изобретени  - повышение надежности за счет обеспечени  аппаратного оперативного контрол  работы.

На фиг.1 представлена структурна  схема устройства дл  сопр жени ; на фиг.2 - 6 - схемы первого дешифратора , блока управлени  обменом, регистра управлени , второго дешифратора и второго коммутатора соответственно .

Устройство содержит (фиг.1) первый дешифратор 1, регистр 2 управлени , предназначенный дл  хранени  номера периферийной подсистемы, сигналов разрешени  прерывани  и признаков результата операций периферийной системы , блок 3 управлени  обменом,управл ющий операци ми обмена с ЭВМ и периферийной системой, первый коммутатор 4, осуществл ющий коммутацию группы разр дов адресов общей шины ЭВМ с группой адресов регистров устройств и кода операции периферийной системы, причем коммутаци  производитс  из услови  получени  наиболее , коротких программ ЭВМ, регистр 5 но|мера , задающий номер устройства со-, пр жени , первый блок 6 усилени ,св  зывающий устройство с общей шиной ЭВМ, второй блок 7 усилени , св зьтвающий устройство с общей шиной (магистралью ) периферийной системы, общую шину 8 ЭВМ, общую пипу (магистраль ) 9 периферийной системы, узел 10 захвата магистрали, реализующий операцию захвата общей шины ЭВМ,регистр 11 адреса, задаюгций диапазон . адресов периферийной системы, второй .дешифратор 12, второй коммутатор 13,

осуществл ющий коммутацию кодд, состо ни  триггера сбо  и кода, заданного регистром 5. номера, с группой разр дов данных общей шины ЭВМ, элементы ИЛИ 14 и 15, элементы И 16 и 17, триггер 18 сбо  и адресный селектор 19.

Первый дешифратор 1 (фиг,2) состоит из элемента 20 сравнени  и дешифратор 21 .

Блок 3 управлени  обменом образуют (фиг.З) элементы И 22-24, элементы ИЛИ 25 и 26, элементы 27 и 28 задержки, элементы И 29 и 30, элемент НЕ 31 и триггер 32.

Регистр 2 управлени  содержит (фиг.4) выходу 33, коммутатор 34, регистр 35, элемент НЕ 36, элемент ИЖ 37 и элемент 38 задержки.

Второй дещифратор 12 (фиг.5) выполнен на дешифраторе 39.

Второй коммутатор 13 содержит (фиг.6) элементы И 40-44, элементы НЕ 45 и 46 и элемент И-ИЛИ 47.

Обща  шина ЭВМ представл ет собой унифицированную систему св зей и сигналов между процессором, оперативной пам тью и устройствами сопр жени  с периферийными устройствами и системами . Св зь между устройствами, участвующими в операции на общей шине, асинхронна. Магистраль периферийной системы представл ет собой унифицированную систему св зей и сигналов между периферийной системой и блоком управлени , фу 1кции которого реализует предлагаемое устройство. Периферийна  система может состо ть из одной или нескольких подсистем, кажда  из которых содержит группу устройств .- Каждое устройство может содержать группу адресуемых регистров. Кроме того, к общей шине ЭВМ может быть подключено несколько предлагаемых устройств сопр жени , к каждому Из которых подсоединена сво  периферийна  система.

Устройство дл  сопр жени  предназначено дл  согласовани  несовместимых сигналов двух интерфейсов. Большинство сигналов общей шины интерпретируетс  в соответствующие сигналы периферийной магистрали.

Устройство работает следующим образом .

Работа предлагаемого устройства при выполнении операций ввода-вьшода аналогична работе известного. Рассмотрим работу устройства при распределении адресньк линий А(0)...А(17) общей шины ЭВМ, например, следутош м образом: разр ды А(17)-А(12) указывают начало диапазона адресов периферийной системы, подключенной с помощью устройства сопр жени ; разр ды А(11)-А(8) определ ют адрес периферийного устройства У(8,4,2,1); разр ды А(7)-А(4) определ ют адрес регистра устройства Р(8,4,2,1); разр ды А(3)-А(0) определ ют четыре разр да кода операции Ф(8,4,2,1). П тый разр д кода операции, идентифицируюшдй основной тип операции (записи или чтени ), соответствует сигналу признака операции общей шины ЭВМ.

При прин той системе адресации периферийна  подсистема может содержать до 16 периферийных устройств, каждое из которых может иметь до 16 регистров.

Исход  из услови  минимального использовани  адресов ЭВМ собственны схемы устройств дл  сопр жени  (с номером один) -адресуютс  следующим образом: регистр управлени  по У(0), Р(0); схема управлени  режимом обработки требований по У(0), Р(1), где У(0) и Р(0) обозначают нулевое значение разр дов номеров устройства и регистра. При организации в одном диапазоне адресов периферийной системы к общей щине ЭВМ может быть подключено до восьми таких устройств сопр жени , использующих следующие адреса дл  собственных: схем: У(0), У(П-1), У(0), У(2П-1), где П - номер устр .йства сопр жени . Кажда  из подключенных периферийных подсистем использует 2К адресов (К 1024), так как разр ды А(0)-А(11) определ ют адрес регистра и устройства и код операции (четьфе разр да). Остальна  часть адресов ЭВМ отводитс  под адреса  чеек оперативной пам ти и регистры системных периферийных устройств При этом к каждому устройству сопр жени  может быть подключено от одной до восьми периферийных подсистем (но неболее восьми к ЭВМ), дл  идентификации которых в регистре 2 зарезервировано соответствующее число разр дов дл  хранени  номера периферийной подсистемы.

Claims (2)

1. Устройство осуществл ет обмен данными между регистрами устройств периферийной системы и оперативной 5 пам тью ЭВМ под управлением програм мы с использованием прерьшаний. В с ответствии с программой определ етс момент передачи данных и инициирует с  первый этап. На лини х общей шин ЭВМ выставл етс  следующа  информаци : код записи, на адре.сных лини х адрес регистра 2 в соответствии с номером устройства сопр жени  и кодом начала диапазона адресов периферийной системы, на лини х данных код, соответствующий номеру периферийной подсистемы и сигналу разреше ни  прерывани , после фиксированной выдержки синхросигнал. Адресный селектор 19 анализирует поступающий через блок 6 из общей шины 8 адрес и срабатьшает, если этот адрес входит в диапазон адресов периферийной системы, заданной регистром 11. При этой включаетс  коммутатор А и прин тый адрес поступает на вход пер вого дешифратора 1 и через блок-7 в общую шину 9. Поступивший из коммутатора 4 адрес дешифрируетс  в соответствии с номером устройства сопр жени , заданным регистром 5, в дешифраторе 1. Дешифратор 1 определ  ет, что адрес относитс  к регистру 2 управлени , и посылает в блок 3 сигнал разрешени  обмена информацией ЭВМ с регистром 2. Затем блок 3 получает через блок 6 усилени  из общей шины 8 код операции записи и син хррсигнал и посыпает в регистр 2 сиг нал записи данных, поступающих из блока 6 на входы регистра 2. После записи данных в регистре 2 блок 3 вы рабатывает ответный синхросигнал и посыпает его ерез блок 6 в общую шину 8. ЭВМ получает этот синхросигнал , снимает сигнал синхронизации, а затем данные, адреса и сигналы управлени . После сн ти  синхросигнала устройство снимает ответный синхросигнал; на этом первый этап иницииро вани  операции ввода-вывода заканчи- ваетс . В результате в регистре 2 хранитс  код номера периферийной., под системы и сигнал Разрешение прерьюа ни . Затем ЭВМ начинает вьтолн ть второй этап инициировани  операции ввода-вывода, посыпа  через устройство в один из регистров периферийного устройства управл ющую информацию дл  его запуска. Дл  этого ЭВМ помещает на линии общей шины адрес данной периферийной системы, код за9 писи, адрес периферийного устройства и его регистра, а также соответствую ющие четыре разр да кода операции, после фиксированной задержки синхросигнал . Адресный селектор 19 срабатывает и вклют 1ает коммутатор 4. Адрес поступает на вход дешифратора 1, определ ющего, что адрес относитс  к адресам периферийной системы и посьшающего в блок 3 сигнал разре-шени  запуска цикла на периферийной магистрали. Блок 3, получив из общей шины ЭВМ через блок 6 код записи и синхросигнал, инициирует цикл периферийной магистрали, передава  через блок 7 в общую шину 9 номер периферийной подсистемы из регистра 2, код записи и синхросигнал. Р1з общей шины 8 в общую шину 9 через блоки 7 и 6 непосредственно по лини м данных поступает дополнительна  информаци  дл  периферийного устройства, а через коммутатор 4 - разр ды номера периферийного устройства и номера регистра. После выполнени  операции адресуема  периферийна  подсистема выставл ет синхросигнал и сигналы ответа, которые через блок 7 передаютс  соответственно в блок 3 и регистр 2. Блок 3 стробирует прием сигналов ответа в соответствующие разр ды регистра 2, а затем снимает информацию и синхросигнал, заканчива  операцию на магистрали периферийной системы. По сн тии сигналов периферийна  подсистема снимает синхросигнал, после чего блок 3 передает через блок 6 в общую шину ЭБЙ ответный синхросигнал и затем заканчивает операцию на общей шине. Этим завершаетс  второй этап инициировани  операции ввода-вывода в периферийном устройстве. Значение сигнала ответа, хран щегос  в регистре 2, может быть считано ЭВМ при обращении к регистру 2 по чтении. В этом случае содержимое регистра 2 по сигналу из блока 3 поступает через блок 6 в ЭВМ. Информаци  о состо нии периферийного устройства, хран ща с  непосредственно в регистре периферийного устойства , может быть также считана ЭВМпри рбращении к регистру периферийой системы по чтении. В этом случае одержимое регистра периферийного стройства при выполнении цикла периерийной магистрали поступает по лини м данных через блоки 7 и 6 непосредственно в ЭВМ. После инициировани  операции ввода-вывода в периферийном устройстве ЭВМ продолжает выполнение основной программы. Рассмотрим процедуру передачи данных в регистр устройства периферийной системы, которое в данный момент имеет запрос. Сигнал запроса по стуцает из магистрали 9 :через блок 7 на вход элемента И 17. Х1 а« щийс  в регистре2 сигнал Разрешение прерывани  передаетс  на другой вхо элемента И 17, разреша  прохождение iepes злементИ 17 сигнала запроса. С выхода элемента И 17 сигнал запроса поступает через элемент ИЛИ 15 в узе,й ТО захвйта магистрали. По вление сигнала запроса запускает узел 10, который, обменива сь управл ющим сигналами с ЭВМ через блок 6, выполн ет операцию; захвата общей шины и прерывани  текущей программы. При этом узел 10 формирует сигнал разрет шени  выдачи запросного слова, поступающий на вход управлени  коммута тора 13. С выхода коммутатора 13 в общую шину через блок 6 поступает запросное слово,сформированное регистром 5.-В результате ЭВМ переходит к программе обслу етвани  прерьша ни  от данного устройства сопр  жени  йПрограмма начинает обычно свою ра с поиска причины прерывани  в периферийной системе,:1шеющей в данifOM . случае одну общую линию запроса . Дл  этого ЭВМ инициирует операци считывани  из периферийной системы запросного слова, устанавлива  ад р.ес; схемы управлени  режимом обработки требовани  в соответствии с .номером устройства сопр жени , и после фиксированной задержки синхросигнала поступивший из общей шины ЭВМ адрес схемы управлени  режимом обработки прерывани  проходит через коммутатор А на вход дешиф ратора 1j который устанавливает его соответствие .адресу схемы управлени  и посьшает в блок 3 сигнал, по которому в периферийной магистрали начинаетс  цикл режима обработки требовани . Дл  этого блок 3 передает через блок 7 в магистраль 9 сигналы выборки всех подсистем и сигнал считывани  запросов, по которому блок управлени  каждой подсистемы (или периферийного устройства), хран щий сигнал запроса, помещает на JJинии данных магистрали 9 коды,индентифицируюище источники запросов в подсистеме . На лини х данных устанавливаетс , таким образом, запросное слово системы. По получении синхросигналов от всех блоков управлени  подсистемами блок 3 устанавливает ответный синхросигнал, после .приема которого ЭВМ считывает запросное слово с линий данных магистрали через блоки 7 и 6. ЭВМ заканчивает операцию на общей- шине, а блок 3 - на магистрали периферийной системы. Затем ЭВМ по программе осуществл ет поиск источника запроса на обработку требовани  в зависимости от прин того в периферийной системе принципа идентификации источников запросов. После определени  программным способом номера регистра периферийного устройства , запрашивающего данные дл  передачи, ЭВМ организует операцию передачи из опёративной пам ти слова данных в этот регистр устройства или приема данных из регистра аналогично описанной процедуре инициирова- . ни  операции ввода-вывода. При по влении сбо  или неисправности в процессе вьтолнени  операции ввода-вывода предлагаемое устройство работает следующим образом. I . При инициировании обмена данными между регистрами . устройств периферийной системы и оперативной пам тью ЭВМ под управлением программы адрес регистра поступает из общей шины ЭВМ черр-З блок 6 и коммутатор 4 на вход дешифратора 1. На выходе дешифратора в зависимости от кода адреса ре-, гистра могут сформироватьс  следующие три типа сигналов: или сигнал обращени  к регистру 2 управлени  ( к собственным регистрам устройства сопр жени ), или сигнал запуска цикла периферийной магистрали, -или сигнал обращени  к схеме управлени  режимом обработки требовани . Все эти сигналы поступают на блок 3 дл  его запуска по приходу из обшей шины ЭВМ синхросигнала на выполнение цик-ла обмена. Кроме того, эти сигналы одновременно поступают на элемент ИЛИ 14, на выходе которого формируетс  объединенный сигнап обращени  ЭВМ через данное устройство дл  сопр жени  к регистрам. С выхода элемента ИЛИ 14 сигнал обращени  постуэлемента И 16. пает на вход На второй вход второго дешифратора 12 из блока 6 поступает информа ци  о выдаче на общую шину ЭВМ ответ ного синхросигнала каким-либо устройством (другим устройством сопр жени , оперативной пам тью или системными периферийными устройствами), подключенным к общей шине. На первый вход второго дешифратора 12 поступает- ответный синхросигнал, формируемь1Й блоком 3 по окончании цикла периферийной магистрали или обращени  к собственным регистрам и схемам Так как св зь ме оду устройствами, участвующими в операг ии на общей шине , асинхронна, то при одновременном обращении (вследствие неисправностей или сбоев) к регистрам периферийной системы, подключенной через данное устройство сопр жени  (или к собственным схемам или регистрам устройства ) , и к регистрам системных периферийных устройств (или к  чейкам оперативной пам ти или другому аналогичному устройству сопр жени ,подключенного к общей шине ЭВМ) ответны синхросигнал от регистров системных периферийных устройств может по вить с  Д.О выдачи блоком 3 обмена ответного синхросигнала через блок 6 в об щую шину ЭВМ. Эту ситуацию определ ет второй дешифратор 12, который ана лизирует состо ние общей шины ЭВМ и магистрали периферийной- системы. При этом деши4ратор 12 на своем выходе формирует сигнал запуска узла 10 захвата магистрали только лишь в случае , когда присутствует сигнал, поступающий из блока 6, на его втором входе и отсутствует сигнал на первом входе, подключенном к выходу блока 3 При наличии сигнала обращени , посту пающего на один из входов элемента И 16 от элемента ШШ 14, .сигнал с вы хода дешифратора 12 проходит на вход установки триггера 18 сбо  и устанавливает последний в единичное.состо ние . Одновременно этот сигнал через элемент HJDi 15 запускает узел 10 захвата магистрали, который выпол н ет операции захвата общей шины ЭЗМ и прерывани  текущей программы. При этом на разрешающем выходе узел 10 формирует сигнал, включакнций--коммута тор 13 на передачу в ЭВМ по лини м данных общей шины через блок 6 запросного слова,сформированного реги стром 5 и модифицированного триггером 18 сбо . После приема запросного слова в ЭВМ узел 10 сбрасывает сигнал управлени  коммутатором 13 и возвращаетс  в исходное состо ние.Так как сигнал управлени  коммутатором 13 поступает также на вход сброса триггера 18. сбо , то по сбросу этого сигнала возвращаетс  в исходное состо ние и триггер 18. В результате ЭВМ переходит к программе обслуживани  прерывани  от данного устройства сопр жени  по сбою или неисправности. В этом случае, если данное устройство дл  сопр жени  выдает в общую шину ЭВМ ответный синхросигнал раньше других устройств на общей шине, то сбой обнаруживает другое аналогичное устройство,, имеющее подобную схему контрол , к которому одновременно обратилась ЭВМ. Формула изобретени  1. Устройство дл  сопр жени  периферийного устройства с ЭВМ, содержащее блок управлени  обменом, регистр управлени , первый дешифратор , первый коммутатор, регистр номера , два блока усилени , причем группа информационных входов-выходов первого блока усилени  образует группу входов-выходов устройства дл  подключени  к группе информационных,адресных и командных входов-выходов ЭВМ, группа информационных входов-выходов второго блока усилени  образует группу входов-выходов устройства дл  подключени  к группе информационных , адресных и командных входов-выходов периферийного устройства, при этом перва  группа информационных выходов ёторого блока усилени  и группа выходов регистра управлени  соеди- нены с первой группой информационных входов первого блока усилени , перва  группй информационных выходов которого соединена с первой группой информационных входов регистра управлени  и с первой группой информационных входов второго блока усилени , втора  rjaynna. информационных выходов которого соединена с второй группой информационных входов регистра управлени , грзшпа синхровходов и первый выход которого соединены соответственно с. первой группой выходо.в и с первь5Н входом логического услови  блока управлени  обмеком, втора  группа выходов и перва  группа входов логического услови  которого соединены соответственно с второй группой информационных входов и третьей группой информационньЕх: выходов второго блока З силени , треть  -гругта информационных входов которого соединена спервой группой информационных входов, первого дешифратора и с группой информационных выходов первого коммута тора, группа информационных входов кЬтсррго соединена с - второй группой информационных выходов первого блока усилени , группа выходов регистра но мера соединена с второй группой информационных входов первого дешифратора , отличающеес  тем, что, с повышени  надежности за счет обеспечени  аппаратного оперативного контрол  работы, в устройство введены адресный селектор, второй коммутатор, регистр адреса, узел захвата агистрали, второй дешифратор, триггер c6oHj два элемента И, два элемента ИЛИ, при этом треть  группа выходов блока управлени  обменом соединена с- гтервой гр; Т1пой информационных входов второго дешифратора и с второй группой информационных входов первого блока усилени , треть  группа информационных выходов ко торого соединена с втор9й группой входов логического услови  блока управлени  обменЪМз второй, третий, четвертый входы логического услови  которого соединены соответственно с .первым, вторым,, третьим выходами пер вого дешифратора и с первым, вторым, третьим входами первого элемента ИЖ, выход которого соединен с первы входом первого элемента И, второй вход которого соединен с выходом второго дешифратора, втора  группа информационных входов которого соединена с четвертой группой информационных вькодсв первого блока усилени  , информаи онньм выход и информац онный вход которого соединены соотве ственно с входом подтверждени  захва та к с выходом загфоса захвата узла захвата магистрали, разрешающий выход которого соединен с нулевым входом триггера сбо  и с управл ющим входом второго коммутатора, группы информационных входов и выходо дрто рого соединены соответственно с группой выходов регистра номера и с первой группой информационных входов первого блока усилени , управл ющий вход первого коммутатора соединен с выходом адресного селектора, перва  и втора  группы информационных входов которого соединены соответственно с группой выходов регистра адреса и с второй группой информационных выходов первого блока усилени , вход запроса захвата узла захвата магистрали соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом второго элемента И, первый вход которого соединен с информационным выходом второго блока усилени , информационный вход второго коммутатора соединен с выходом триггера сбо ,единичный вход которого соединен с выходом первого элемента И и с вторьм входом второго элемента ИЛИ, второй выход регистра управлени  соединен с вторым входом второго элемента И.
2. 2. Устройство по П.1, отличающеес  тем, что блок управлени  обменом содержит триггер, п ть элементов И, два элемента ИЛИ, элемент НЕ, два элемента задержки, причем первый вход первого элемента ИЛИ, второй вход первого элемента РШИ, соединенный с первым входом первого элемента И, и нулевой вход триггера образуют первую группу входов логического услови  блока, первый вхотз; второго элемента И, второй вход второго элемента И, соединенный с первыми входами третьего и четвертого элементов И, образуют вторую группу входов логического услови  блока, третий вход первого элемента ИЛИ  вл етс  первым входом логического услови  блока, третий вход второго элемента И соединен с первым входом второго элемента ШБi и  вл етс  вторым входом логического услови  блока второй вход третьего элемента И соединен с вторым входом второго элемента ИЛИ и  вл етс  третьим входом логического услови  блока, второй вход четвёртого элемента И соединен с третьим вхо-. дом второго элемента И.1Ш и  вл етс  четвертью входом логического услови  блока, выход первого элемента задержки , первые входы первого элемента ИЛИ и.второго элемента И образуют первую группу выходов блока, выход

   первого элемента И, выход триггера и первый вход второго элемента И образуют вторую группу выходов блока, выходы второго элемента задержки и п того элемента И образуют третью :группу выходов блока, при этом в блоке управлени  обменом второй вход первого элемента И соединен с выходом элемента НЕ, вход которого соединен с синхровходом триггера и с

   выходом второго элемента И, выход первого элемента ИЛИ соединен с первым входом п того элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, выходы третьего и четвертого элементов И соединены соответственно с входами первого и второго элементов задержки, информационный вход триггера соединен с- шиной единичного потенциала устройства.

   «о

   Фиг.2

   /Г2

   Фиг. 5

   «гэ

   to

   2C

   tiO

   tt7

   5 I

   Фиг.6

   «J