SU1539787A1 - Микропрограммное устройство дл сопр жени процессора с абонентами - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах обработки данных в качестве субпроцессора обмена информацией между абонентами и центральным процессором. Целью изобретени   вл етс  повышение быстродействи  устройства. Устройство содержит операционный блок 1, блок 2 оперативной пам ти, блок 3 св зи с абонентами, блок 4 св зи с процессором, регистр 5 адреса, блок 6 микропрограммного управлени . Устройство обеспечивает под управлением микропрограммы в блоке 6 скоростной двунаправленный обмен информацией между процессором и абонентом. 1 з.п. ф-лы, 3 ил.

Description

ел

оо со

00

J

Изобретение относитс  к вычислительной технике и может быть использовано в системах обработки данных в качестве субпроцессора обмена информацией между абонентами и центральным процессором.

Целью изобретени   вл етс  увеличение быстродействи  устройства.

На фиг. 1 представлена блок-схема предлагаемого устройства; на.фиг.2 - схема операционного блока 1; на фиг. 3 - схема блока микропрограммного управлени .

Устройство содержит (фиг. 1) операционный блок 1, блок 2 оперативной пам ти, блок 3 св зи с абонентами, блок 4 св зи с процессором, регистр 5 адреса, блок 6 микропрограммного управлени , входы 7 и 8 устройства дл  подключени  к выходам запуска и прерывани  процессора, выход 9 устройства дл  подключени  к управл ющему входу абонента, входы-выходы 10 и 11 устройства дл  подключени  к информационным входам-выходам абонента и процессора соответственно, выходы 12 и 13 устройства дл  подключени  к входам адреса и запроса абонента , вход 14 устройства дл  подключени  выхода синхронизации процессора, выход 15 устройства дл  подключени  входа прерывани  абонента, п тый 16, шестой 17, четвертый 18, третий 19 и второй 20 выходы выборки блока 6 микропрограммного управлени  и вход 21 условий блока 6 микропрограммного управлени .

Операционный блок 1 содержит (фиг. 2) дешифратор 22, с первого по восьмой регистры 23-30, коммутатор 31, арифметико-логический узел 32, дев тый 33 и дес тый 34 регистры, формирователь 35 импульса..

Блок 6 микропрограммного управлени  содержит первый и второй регистры 36 и 37, триггер 38, второй блок 39 пам ти, первый и второй блоки элементов И 40 и 41, первый и второй элементы И 42 и 43, блок 44 элементов ИЛИ, элемент ИЛИ 45 и первый блок 46 пам ти.

Блок 3 св зи с абонентами и блок 4 св зи с процессором  вл ютс  двунаправленными шинными формировател ми .

Устройство работает в следующих основных режимах:

5

0

5

0

5

0

5

0

5

выполнение процедуры Загрузка задани  в подканал ;

выполнение процедуры Удаление задани  из подканала ;

выполнение команды передачи данных из внешней пам ти к абоненту;

выполнение команды передачи данных от абонента во внешнюю пам ть;

выполнение команды передачи управл ющего байта к абоненту;

выполнение команды завершени  программы.

Кроме того, наличие микропрограммного управлени  позвол ет создать более сложные команды передачи информации от центрального процессора к абоненту и обратно с различными видами преобразовани  информации.

Устройство работает следующим образом .

По сигналу Пуск, поступающему на вход 7 устройства, обнул етс  регистр 36 блока 6. В результате по нулевому адресу из блока 39 пам ти выбираетс  перва  микрокоманда, котора   вл етс  началом микропрограммы Установка устройства в исходное состо ние .

В результате на втором, третьем и шестом выходах блока 39 образуютс  сигналы логического нул , на п том выходе - сигнал логической единицы, а на первом выходе - код микрокоманды . Старшие разр ды адреса следующей микрокоманды поступают с четвертого выхода блока 39 через блок элементов ИЛИ 44 на информационный вход регистра 36, а младший разр д адреса следующей микрокоманды с второго выхода блока элементов ИЛИ 44 подаетс  через элементы И 42 и ИЛИ 45 на второй информационный вход регистра 36. По заднему фронту синхроимпульса , поступающего на синхровход блока 6, в регистр 37 записываетс  микрокоманда из нулевого адреса, а в регистр 36 - адрес следующей микрокоманды. Таким образом, на выходах 9, 13, 15- 20 блока 6 формируютс  сигналы, обеспечивающие управление блоками устройства .

Весь объем пам ти блока 2 раздел етс  на группы по шесть  чеек пам ти, называемые подканалами. Нулева   чейка подканала содержит информацию о наличии (единица в младшем разр де  чейки) или отсутствии задачи (ноль в младшем разр де  чейки) в подкана5

ле. Поэтому дл  того, чтобы привести подканал в исходное положение, достаточно обнулить нулевые  чейки всех подканалов. Содержимое остальных  чеек в этом случае безразлично. Данна  процедура выполн етс  следующим образом. На вход узла 32 блока 1 подаетс  код с выхода 17 блока 6, которьй обеспечивает формирование нулевого кода на выходе узла 32, поступающего на информационный вход регистра 26. На вход дешифратора 22 с выхода 17 блока 6 подаетс  код, обеспечивающий совместно с синхроимпульсом , поступающим на синхровход дешифратора 22, формирование импульсного сигнала на четвертом выходе дешифратора 22. В результате регистр 26 обнул етс . Аналогично обнул етс  регистр 27 блока 1. Затем на вход коммутатора 31 с выхода 17 блока 6 подаетс  код, обеспечивающий прохождение импульсов на выход коммутатора 31.

В первой микрокоманде регистр 27 блока 1 обнул етс , а далее начинаетс  цикл, в котором анализируетс  наличие прерывани  от центрального 5 процессора или незавершенного задани  в подканале. В первой микрокоманде этого цикла на втором и третьем выходах блока 39 блока 6 формируютс  соответственно сигналы логической единицы и логического нул , что обеспечивает формирование адреса следующей микрокоманды с учетом сигнала прерывани  на входе 8 устройства. В том случае, если такой сигнал есть, то- триггер 38 блока 6 устанавливаетс  в

10

15

единицу, в результате чего из блока 46 выбираетс  код, который через блок 40 элементов И поступает на пер- 20 вый вход блока 44 элементов ИЛИ. В результате логического суммировани  этого кода с адресом следующей микрокоманды , поступающей на третий вход блока 44 элементов ИЛИ, образуетс 

Одновременно на вход узла 32 с выхода 25 начальный адрес микропрограммы Прием

17 блока 6 подаетс  код, обеспечивающий прохождение информации с первого входа блока 32 на его выход без искажений . На второй вход дешифратора 22 подаетс  код, обеспечивающий совместно с синхроимпульсом формирование на дев том выходе дешифратора 22 импульсного сигнала, которьй производит запись информации на выходе узла 32 (значение регистра 26) в регистр 33. Таким же образом содержимое регистра 27 переписываетс  в регистр 34.

В следующей микрокоманде на вход выборки формировател - 35 блока 1 подаетс  сигнал логической единицы, от- крывающий формирователь 35. При этом на адресный и информационный входы блока 2 поступают коды с адресного и информационного выходов блока 1. На выходе 16 блока 6 йормируетс  сигнал, обеспечивающий запись нулевой информации по нулевому адресу.

Далее содержимое регистра 27 блока 1 увеличиваетс  на шесть (размер подканала ) путем подачи соответствующих кодов на выход 17 блока 6, а затем переписываетс  в регистр 34 блока 1 и вновь производитс  запись нулевой информации в блок 2 по адресу, указанному в регистре 34 блока 1. Таким образом обнул ютс  все нулевые  чейки всех подканалов блока 2.

Далее выполн етс  микропрограмма Анализ наличи  задани  в подканале.

97876

В первой микрокоманде регистр 27 блока 1 обнул етс , а далее начинаетс  цикл, в котором анализируетс  наличие прерывани  от центрального 5 процессора или незавершенного задани  в подканале. В первой микрокоманде этого цикла на втором и третьем выходах блока 39 блока 6 формируютс  соответственно сигналы логической единицы и логического нул , что обеспечивает формирование адреса следующей микрокоманды с учетом сигнала прерывани  на входе 8 устройства. В том случае, если такой сигнал есть, то- триггер 38 блока 6 устанавливаетс  в

10

15

единицу, в результате чего из блока 46 выбираетс  код, который через блок 40 элементов И поступает на пер- вый вход блока 44 элементов ИЛИ. В результате логического суммировани  этого кода с адресом следующей микрокоманды , поступающей на третий вход блока 44 элементов ИЛИ, образуетс 

0

5

0 5

0 5

задани , который поступает на первый и второй информационные входы регистра 36 и по заднему Аронту синхроимпульса фиксируетс  в этом регистре . Таким образом осуществл етс  переход к микропрограмме Прием задани .

В том случае, если на входе 8 сигнал прерывани  отсутствует, модификации адреса следующей микрокоманды не происходит и выполн етс  втора  микрокоманда цикла, в которой содержимое регистра 27 пересылаетс  в регистр 34 и далее из блока 2 по адресу , указанному в регистре 34, считываетс  информаци , котора  записываетс  в регистр 26. Затем выполн етс  проверка содержимого регистра 26 на равенство нулю. Если это условие не выполн етс , то на выходе переноса узла 32 образуетс  сигнал логической единицы, которьй поступает на вход 21 блока 6,.в результате чего происходит модификаци  младшего разр да адреса следующей микрокоманды, поступающего на третий вход блока 44 элементов ИЛИ. Дл  выполнени  модификации младший разр д адреса следующей микрокоманды об зательно равен нулю. Таким образом осуществл етс  переход к началу микропрограммы Чтение подканала. Если же содержимое регистра 26 равно нулю, то сигнал переноса на выходе узла 32 не об

разуетс , и поэтому выполн етс  переход к следующей микрокоманде цикла в которой содержимое регистра 27 увеличиваетс  на шесть и осуществл етс  переход к началу цикла.

Микропрограмма Прием задани  выполн етс  следующим образом.

Регистр 33 обнул етс , а в рабочем регистре 30 блока 1 формируетс  фиксированный адрес №, который  вл етс  начальным адресом области внешней пам ти (на фиг. 1 не показана), предназначенной дл  св зи центрального процессора с устройством. Далее выполн етс  считывание содержимого  чейки пам ти №,.дл  чего на выходе 13 устройства формируетс  сигнал Чтение, а на выходе 19 блока 6 - код, который обеспечивает выборку на чтение блока 4. В результате содержимое  чейки № поступает на вход 11 устройства и через блок 4 на информационные входы блоков 1 и 6. Млашие четырег, разр да кода из  чейки № записываютс  в регистр 27} следующие четыре разр да (номер абонента - №ВУ в регистр 29, а старшие восемь разр дов - в регистр 28 блока 1.

Затем производитс  сообщение центральному процессору о завершении приема задани . Дл  этого на выходе 13 устройства формируетс  сигнал Запись, а на выходе 19 блока 6

код, открывающий блок 4 на запись, в результате чего  чейка № обнул етс . На первом выходе регистра 37 блока 6 формируетс  сигнал, устанавливающий триггер 38 блока 6 в нулевое состо ние.

После этого содержимое регистра 28 блока 1 пересыпаетс  в регистр 33, формирователь 35 блока 1 открываетс  и код команды поступает на информационный вход блока 6 дл  осуществлени  анализа типа команды ввода-вывода .

При этом на третьем выходе блока 39 формируетс  единица, а на четвертом выходе - адрес следующей микрокоманды , который, проход  через блок 44 элементов ИЛИ, модифицируетс  в зависимости от кода, поступающего на информационный вход блока 6. В результате образуетс  либо начальный адрес микропрограммы Загрузка задани  (при поступлении команды Начать ввод-вывод), либо начальный адрес микропрограммы Удаление зада0

5

5

0

0

5

0

5

0

5

ни  (при поступлении команды Остановить ввод-вывод).

Если поступила команда Остановить ввод-вывод, то нулева   чейка указанного подканала обнул етс , дл  чего в регистр 34 записываетс  значение регистра 27, умноженное на шесть, на. выходе 16 блока 6 формируетс  сигнал Запись. После этого осуществл етс  переход к микропрограмме Анализ наличи  задани 

Если поступила команда Начать ввод-вывод, то в рабочем регистре 30 блока 1 формируетс  адрес №+1, который затем переписываетс  в регистр 34. На выходе 13 устройства формируетс  сигнал Чтение, и содержимое  чейки К«+1 считываетс  в регистр 23 блока 1. Таким образом, в регистре 23 образуетс  начальный адрес программы, по которой осуществл етс  обмен информацией с абонентом . Далее осуществл етс  переход к микропрограмме Обработка кода команды.

Микропрограмма Чтение подканала предназначена дл  восстановлени  содержимого регистров 23-25, 28 и 29 блока 1, выполн емого путем считывани  из области, отведенной дл  данного подканала в блоке 2. Дл  этого посредством соответствующих сигналов на выходе 17 блока 6 на адресном выходе блока 1 последовательно формируютс  п ть адресов данного подканала (М+1-М+5), содержимое которых переписываетс  соответственно в регистры 23-25, 28 и 29. Далее выполн етс  проверка содержимого регистра 25 на равенство нулю. Если условие выполн етс , то это свидетельствует о том, что команда завершена (все данные переданы), и поэтому осуществл етс  переход к микропрограмме Прием команды . В противном случае (передача данных не закончена) выполн етс  переход к микропрограмме Выполнение команды.

Микропрограмма Прием команды выполн етс  следующим образом.

С помощью сигналов с выхода 17 блока 6 содержимое регистра 23 пере- сылаетс  в регистр 34 блока 1. На выходе 13 устройства формируетс  сигнал Чтение, и из внешней пам ти считываетс  код команды. При этом на выходе 19 блока 6 формируетс  сигнал, открывающий блок 4 на чтение. В результате код команды поступает на информационные входы блоков 1 и 6. Старшие восемь разр дов записываютс  в регистр 28, а младшие восемь - в регистр 25 блока 1. Адрес следующей микрокоманды определ етс  кодом, поступающим на информационный вход блока 6, дл  чего на .вторые входы блока 41 элементов И подаетс  сигнал логической единицы с соответствующего выхода блока 39.

В том случае, если поступила команда безусловного перехода, переход осуществл етс  к микропрограмме Безусловный переход, Во втором слове этой команды указываетс  адрес следующей команды программы. Поэтому с помощью сигналов на выходе 17 блока 6 содержимое регистра 23 блока 1 увеличиваетс  на единицу и записываетс  в регистр 34. Далее выполн етс  операци  чтени  внешней пам ти по адресу в регистре 34, и информаци  записываетс  в регистр 23 блока 1, т.е. записываетс  адрес следующей команды программы. На этом действи  команды заканчиваютс  и осуществл етс  переход к микропрограмме Прием команды.1.

В том случае, если поступили команды Передача данных из внешней пам ти к абоненту или Передача данных от абонента во внешнюю пам ть, переход осуществл етс  к началу микропрограммы , в которой содержимое регистра 23 блока 1 увеличиваетс  на единицу, а затем из внешней пам ти по адресу, указанному в регистре 23, считываетс  информаци  и записываетс  в регистр 24 блока 1. По смыслу эта информаци  представл ет собой начальный адрес зоны внешней пам ти , в которую или из которой данные передаютс  соответственно от абонента или к абоненту. Далее содержимое регистра 23 увеличиваетс  на единицу и осуществл етс  переход к микропрограмме Выполнение команды.

Если поступила команда Передача управл ющего байта абоненту, то осуществл етс  переход к микропрограмме, где содержимое регистра 23 увеличиваетс  на единицу, а затем выполн етс  переход к микропрограмме Выполнение команды.

Если поступила команда Заверше-- ние программы ввода-вывода, то осуществл етс  переход к микропрограмме, котора  выполн етс  следующим обра

10

3978710

зом. В регистре 34 формируетс  адрес №+2, по которому во внешнюю пам ть записываетс  предварительно сформированное содержимое регистра 33, представл ющее собой код завершени  программы ввода-вывода по команде Завершение программы ввода-вывода. Регистр 26 обнул етс , т.е. аннулируетс  признак наличи  задани  в подканале . Кроме того, на выходе 15 формируетс  сигнал Прерывание, которым центральный процессор оповещаетс  о завершении программы ввода-вывода, причем в  чейке Кч2 внешней пам ти указана причина, по которой ввод-вывод завершен. Затем осуществл етс  переход к микропрограмме Запись регистров в подканал.

Микропрограмма Выполнение команды производит действи  по организации св зи между устройством и абонентом и передачу данных. По сигналу синхронизации, поступающему по одной 25 из линий на выход 9(на остальных лини х код Номер абонента), абонент, чей номер сформирован на входе-выходе 10, включаетс  дл  дальнейшего продолжени  сеанса св зи. Затем на выходе 9 устанавливаетс  код, который расшифровываетс  абонентом как признак необходимости сформировать ответ о

15

20

30

5

0

5

0

5

том, что он включен. В результате на входе-выходе 10 образуетс  номер включившегос  абонента, который поступает через блок 3 на информационный вход блока 1 и записываетс  в регистр 30. Далее сравниваютс  номера включившегос  и затребованного абонентов путем сравнени  содержимого регистров 29 и 30. В том случае, если эти номера не совпадают, в регистре 33 формируетс  код ошибки Неверна  адресаци . На этом действи  программы заканчиваютс , так как продолжение сеанса св зи невозможно. Выполн етс  переход к микропрограмме, где производ тс  действи  по доведению этого сообщени  до центрального процессора.

Если переданный номер и прин тый номер абонента совпадают, то это сви- детельствует о правильном включении абонента, и на выходе 9 формируетс  код, который абонентом расшифровываетс  как сигнал о выдаче информации на вход-выход 10 о состо нии (свободен - зан т) абонента. При этом на вход выборки блока 3 поступает сигт

нал, открывающий блок 3, и информаци  поступает на информационный вход блока 6. Одновременно на втором и четвертом выходах блока 39 блока 6 образуютс  коды, обеспечивающие формирование логических нулей на первом и третьем входах блока 44 элементов ИЛИ. В результате переход к следующей микрокоманде производитс  с учетом информации о состо нии абонента. Если абонент зан т, то выполн етс  переход к микропрограмме Запись регистров в подканал. Если абонент свободен , то содержимое регистра 28 (код выполн емой команды) пересылаетс  в регистр 33, открываетс  формирователь 35, и информаци  поступает на информационный вход блока 6 и далее через блок элементов И 41, блок элементов ИЛИ 44, элемент И 42 и элемент ИЛИ 45 подаетс  без искажений на входы регистра 36, где фиксируетс  очередным синхроимпульсом. Таким образом производитс  анализ кода выполн емой команды, т.е. выбор началь- нбго адреса микропрограммы дл  продолжени  св зи с абонентом в зависимости от кода выполн емой команды.

Продолжение команды Передача управл ющего байта абоненту заключаетс  в формировании на выходе 9 кода, который расшифровываетс  абонентом как прием управл ющего байта, а на входе-выходе 10 - непосредственно кода управл ющего байта, хран щегос  в регистре 25 блока 1. По сигналу синхронизации управл ющий байт передаетс  абоненту, и осуществл етс  переход к приему следующей команды программы .

Продолжение команды Передача данных из внешней пам ти к абоненту заключаетс  в считывании информации из внешней пам ти по адресу, хран щемус  в регистре 24, и записи ее в регистр 33 блока 1, а затем в передаче на вход-выход 10 устройства. На выходе 9 формируетс  код, который расшифровываетс  абонентом как передача данных абоненту. По сигналу синхронизации данные с входа-выхода 10 за-; писываютс  к абоненту.

Затем содержимое регистра 24 блока 1 увеличиваетс  на единицу (адрес данных во внешней пам ти), а счетчик количества переданной информации (регистр 25) уменьшаетс  на единицу, после чего содержимое регистра 25 про5

вер етс  на равенство нулю. Если это условие выполн етс , то, следовательно , вс  информаци  данной командой передана и поэтому осуществл етс  переход к микропрограмме Прием команды . В противном случае команда не закончена и поэтому переход осуществл етс  к микропрограмме Запись регистров в подканал. Такой вариант построени  команды возможен в том случае, если быстродействие абонента значительно ниже, чем устройства.

Продолжение команды Передача данных от абонента во внешнюю пам ть заключаетс  в формировании на выходе 9 кода, которьй сообщает абоненту, что устройство готово прин ть информацию от него. В результате инфор0 наци  от абонента ерез блок 3 поступает на информационный вход блока 1 и записываетс  в регистр 33 этого блока, а затем записываетс  во внешнюю пам ть по адресу, хран щемус  в

5 регистре 24. Дальнейшие действи  аналогичны действи м команды Передача данных из внешней пам ти к абоненту1..

Микропрограмма Запись регистров в подканал обеспечивает фиксацию

Q содержимого регистров 23-26, 28 и 29 в блоке 2 в соответствующем подканале . Дл  формировани  начального адреса подканала содержимое регистра 27 уменьшаетс  на п ть. По окончании этой микропрограммы осуществл етс 

переход к микропрограмме Анализ наличи  задани  в подканале, котора  определ ет наличие задани  в- следующем 1 подканале, так как содержимое реги- Q стра 27 после записи всех регистров в подканал содержит начальный адрес следующего подканала.

Claims (2)

1. Микропрограммное устройство дл  сопр жени  процессора с абонентами , содержащее блок микропрограммного управлени  и блок св зи с абонентами , входы установки и синхронизации и первый выход выборки блока микропрограммного управлени   вл ютс  соответственно входами устройства дл  подключени  к выходам запуска и синхронизации процессора и выходом устройства дл  подключени  управл ющего входа абонента, вход выборки , первый и второй информационные входы-выходы блока св зи с абонентом

13-

соединены соответственно с вторым выходом выборки, информационным входом блока микропрограммного управлени  и входом-выходом устройства дл  подключени  к информационному входу- выходу абонента, отличающеес  тем, что, с целью увеличени  быстродействи  устройства, в него введены операционный блок, блок оперативной пам ти, регистр адреса и блок св зи с процессором, вход прерывани , выходы прерывани  и запроса блока микропрограммного управлени   вл ютс  соответственно выходом устройства дл  подключени  выхода прерывани  процессора и выходами устройства дл  подключени  входов прерывани  и готовности процессора, вхо условий, третий, четвертый, п тьй и шестой выходы выборки блока микропрограммного управлени  соединены соответственно с выходом переноса операционного блока и входами синхронизации блока св зи с процессором, регистра адреса и входами выборки блока оперативной пам ти и операционного блока, вход синхронизации которого  вл етс  входом устройства дл

14

0

5

0

5

ратора соединены с входами синхронизации соответственно с первого по дес тьй регистров, информационный выход арифметико-логического узла соединен с информационными входами с первого по дес тый регистров, первый информационный вход коммутатора и выход формировател  импульса соединены с информационным входом-выходом блока, выходы с первого по восьмой регистров соединены соответственно с второго по дев тый информационными входами коммутатора, выход которого соединен с первым информационным входом арифметико-логического узла, второй информационный вход и выход переноса которого соединены соответственно с выходом дев того регистра и выходом переноса блока, выход дес того регистра  вл етс  адресным выходом блока.

2. Устройство по п. 1, отличающеес  тем, что блок микропрограммного управлени  содержит первый и второй регистры, первьй и второй блоки пам ти, триггер, первый и второй блоки элементов И, блок элементов ИЛИ, первьй и второй элементы

подключени  выхода синхронизации про- зо И и элемент ИЛИ, причем входы синхцессора , адресный выход операционного блока соединен с адресным входом блока оперативной пам ти и информационным входом регистра адреса, выход которого  вл етс  выходом устройства дл  подключени  к адресному входу абонента, информационные входы-выходы операционного блока и блока оперативной пам ти и первый информационный вход-выход блока св зи с процессором соединены с информационным входом блока микропрограммного управлени , второй информационный вход-выход блока св зи с процессором  вл етс  входом-выходом устройства дл  подключени  к информационному входу-выходу процессора, причем операционный блок содержит дешифратор , коммутатор, арифметико-логический узел, формирователь импульса и с первого по дес тьй регистры, причем в операционном блоке входы выборки арифметико-логического узла формировател  импульса, управл ющий

вход коммутатора и первьй вход дешиф- 55 ционным входом первого регистра и

ратора соединены с входом выборки блока, второй вход дешифратора соединен с входом синхронизации блока, с первого по дес тьй выходы дешифвторым входом первого элемента И, ход которого соединен с первым вхо дом элемента ИЛИ, второй вход и вы ход которого соединены соответстве

5

0

5

0

ронизации первого и второго регистров  вл ютс  входом синхронизации блока, нулевой вход первого регистра  вл етс  входом установки блока, единичный и нулевой входы и выход триггера соединены соответственно с входом прерывани  блока, первым выходом второго регистра и входом первого блока пам ти, выход которого соединен с первым входом первого блока элементов И, второй вход и выход которого соединены соответственно с первым выходом второго блока пам ти и первым входом блока элементов ИЛИ, с второго по шестой выходы второго блока пам ти соединены соответственно с информационным входом второго регистра, первыми входами первого и второго элементов И и второго блока элементов И и вторым входом блока элементов ИЛИ, третий вход и первый и второй выходы которого соединены соответственно с выходом второго блока элементов И, первым информационным входом первого регистра и

вторым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно

151539787 . 16

с выходом второго элемента И и вторым информационным входом и входом услоинформационным входом первого регистра , выход которого подключен к входу второго блока пам ти, вторые входы второго блока элементов И и второго элемента И  вл ютс  соответственно

23

2Ь

25

сн

- -

-&

26

12

: 27

28

вий блока, с второго по дев тый выходы второго регистра  вл ютс  соответственно выходами запроса, прерывани  и с первого по шестой выходами выборки блока.

1

Кбходу 21блокоВ

32

33

31

ЗЬ

Фиг. 2