SU1262512A1 - Устройство дл сопр жени вычислительной машины с лини ми св зи - Google Patents

Description

11 Изобретение относитс  к вычислительной технике и может быть использовано дл  обмена информацией через линии св зи электронных вычислительных машин, например типа Электроника-60 , расположенных на значитель ных рассто ни х и вход щих в иерархическую структуру. Целью изобретени   вл етс  повышение пропускной способности устройства . На фиг.1 представлена блок-схема устройства; на фиг. 2- пример системы , использующей предлагаемое устройство; на фиг. 3 - структурна  схе ма одного из регистров управле-ни  приемом-передачей; на фиг.4 - структурна  схема передатчика блока буфер ной пам ти; на фиг.5 - структурна  схема приемника блока буферной пам ти; на фиг.6 - структурна  схема бло ка формировани  линейных сигналов; на фиг.7 - структурна  схема блока усилени ; на фиг.8 - структурна  схе ма формировани  адреса; на фиг. 9 структурна  схема регистра состо ни  и управлени ; на фиг. Ю-- структурна  схема блока генерации циклов обмена; на фиг.П - структурна  схема блока формировани  сигнала реакции линии св зи; на фиг.12 - структурна  схема дешифратора; на фиг. 13 -струк турна  схема блока обработки запросо на прерывание. Устройство (фиг.)содержит регист ры 1 управлени  приемом-передачей, блоки 2 буферной пам ти, блоки 3 фор мировани  линейных сигналов, блок 4 усилени ,.формирователь 5 адреса, ре гистр 6 состо ни  и управлени , блок 7 генерации циклов обмена, блок 8 формировани  сигнала реакции линии св зи (синхронизации пассивного устройства - СИЛ, дешифратор 9, блок 1 обработки запросов на прерывание, вход-выход 11 и линейные входы и выходы 12 устройства. Регистры 1 управлени  приемом-передачей вырабатывают сигналы управле ни  дл  соответствующих блоков 2 и хран т информацию о выполн емых операци х приема и передачи данных в ус тройстве, формируют сигналы Ответ (ОТВ) при обращении к ним или вьтолнении адресной операции над соответствующими блоками 2, управл ют выработкой сигнала запроса на прерьшание (ЗП). 12 Блоки 2 буферной пам ти предназначены дл  преобразовани  параллельного кода данных в последовательный и наоборот и формировани  управл ющих сигналов и сигналов состо ни  в про цессе передачи данных между удаленными ЭВМ. Блоки 3 3 формировани  линейных сигналов предназначены дл  преобразовани  однопол рного сигнала в мощный двухпол рный линейный сигнал и наоборот. Блок 4 усилени  вьтолн ет буферные функции между внутренними сигналами устройства и сигналами канала ЭВМ. Формирователь 5 адреса предназначен дл  расшифровки адресов регистра и блоков устройства и сохранени  кода адреса на прот жении всего времени цикла обращени  к устройству. Регистр 6 состо ни  и управлени  предназначен дл  хранени  информации о разрешении прерывани  устройства, о состо нии блоков, вход щих, в сос.тав устройства, о сигнале общего сброса дл  блоков. Блок 7 генерации обмена предназначен дл  формировани  адресных и управл ющих сигналов, необходимых дл  обращени  к регистрам 1 и блокам 2. Блок 8 предназначен дл  формировани  сигнала синхронизации пассивного устройства дл  операции Ввод или Вывод. Дешифратор 9 предназначен дл  дешифрации и формировани  сигналов управлени  записью или чтением содержимого регистров и блоков устройства, а также выдачи сигнала СИП по сигналу из блока 8 либо в цикле прерьгоани . Блок 10 обработки запросов на прерывание предназначен дл  вьщачи запроса на прерывание программы ЭВМ, дл  осуществлени  ойерации захвата канала ЭВМ с целью передачи кода вектора прерывани , соответствующего активному инициатору запроса в устройстве. Вход-выход П устройства предназначен дл  подключени  к каналу ЭВМ, например микро-ЭВМ. Линейные входы и выходы 12 устройства предназначены дл  подключени  линий св зи. На фиг.2 обозначены перва  ЭВМ 13, первое устройство 14, лини  15 св зи, второе устройство 16, втора  ЭВМ 17, Регистры I управлени  приемом-передачей содержат (фиг.З) элемент ИЛИ 18, элемент НЕ 19, триггеры 2024 , элемент ИЛИ 25, элемент И 26, элемент ИЛИ 27, элементы И 28-37, элементы ИЛИ 38 и 39, первый, третий и второй информационные входы 40, 41 и 42 блока, третий, второй, первьШ и четвертый выходы 43, 44, 45 и 46 блока. Блок 2 буферной пам ти состоит из передатчика и приемника. Передатчик блока 2 содержит (фиг.4) узел 47 эле ментов И, элементы Ш1И 48 и 49, гене ратор 50 импульсов, счетчик 51, буферный регистр 52 передачи, элементы 53 и 54 задержки, модул тор 55, узел 56 контрол  четности, элемент ИЛИ 57 триггеры 58 и 59, элементы И 60-62, -первый информационный выход 63 блока 2, Приемник блока 2 содержит (фиг.5) счетчик 64, элемент ИЛИ 65, демодул тор 66, элемент И 67, триггер 68, элемент ИЛИ 69, элемент НЕ 70, элементы И 71. и 72, элемент НЕ 73, буферный регистр 74 приема, элемент И 75, элемент 76 задержки, узел 77 элементов И, узел 78 контрол  нечетности , элемент И 79, первый информационный вход 80 блока 2. Блок 3 формировани  линейных сигналов состоит из двух независимо работающих формировател  81 выходных сигналов и формировател  82 входных сигналов (фиг,6), Формирователь 81 предназначен дл  преобразовани  однопол рного сигнала на входе в мощный двухпол рный сигнал амплитудой 12В на выходе. Формирователь 81 представл ет собой двухтактный усилитель, выполненный по трансформативной схеме. Формирователь 82 предназначен дл  преобразовани  двухпол рного сигнала на входе в однопол рный на выходе и представл ет собой двухтактный усилитель с трансформаторной св зью. Формирователь 81 имеет второй вход 63 дл  сигналов Ф1 и Ф2, первый вход 83 дл  приема информации с линии св зи , первый выход 84 дл  передачи информации в линию св зи, второй выход 80 дл  передачи сигналов ФЗ и Ф4, Блок 4 усилени  содержит (фиг,7) мультиплексор 85, узел 86 приемников сигналов канала ЭВМ, шинный формирователь 87, узел 88 передатчиков сигналов в канал ЭВМ, узел 89 приемников сигналов канала ЭВМ, третий, первый , второй входы 90-92 блока 4, вход-выход 93 блока 4, третий, первый и четвертый выходы 94-96 блока 4, Формирователь 5 адреса содержит (фиг.8) группу элементов НЕ 97, адресный регистр 98, дешифратор 99, коммутационное поле ЮЛ, элемент И 101, элемент ИЛИ 102, триггер 103, дешифратор 104, элемент И 105, второй , третий и первый выходы 106-108 регистра 5, . Регистр 6 состо ни  и управлени  содержит фиг,9 элемент И 109, триггеры 110-112, вход 113 сброса, первый и второй входы 114 и 115 синхронизации , третий, второй и четвертый выходы 116-118 регистра 6, Блок 7 генерации циклов обмена содержит (фиг,10) элемент НЕ 119, элементы ИЛИ 120, элемент И 121, элементы И-ИЛИ 122, генератор 123 импульсов , элемент И 124, группу элементов. И 125 узла усилителей, триггер 126, счетчик 127, элемент НЕ 128, дешифратор 129, элемент И 130, элементы И 131-135 узла усилителей, входы 136 и 137 синхронизации и обращени  и выход 138 синхронизации блока 7, Блок 8 формировани  сигнала реакции линии св зи содержит (фиг,II) элемент И 139, элемент НЕ 140, элемент 14 задержки, элементы И 142 и 143, элемент ИЛИ (44, триггер 145, вход 146 обращени  и выход 147 сигнала реакции. Дешифратор 9 (фиг,12) содержит элементы НЕ 148 и. 149, элементы ИИЛИ 150 и 151, элемент ИЛИ 152, элементы и 153-160, третий информационный вход 161 и второй выход 162 дешифратора . Блок 10 обработки запросов на прерывание содержит (фиг,13) регистр 163маскировани  запросов, регистр 164запросов, элемент И 165, элемент НЕ 166, триггер 167, узел 168 элементов И, элемент И 169, шифратор 170, элементы ИЛИ 171 и 172, Работа устройства рассматриваетс  на примере системы (фиг,2), Устройство осуществл ет обмен данными между блоком 2 и микро-ЭВМ под управлением программы с использованием режима прерываний, преобразование информации из параллельного кода в последовательный и вьздачу ее в линию сй зн, прием информации в последовательном коде из линии св зи, преобразование ее в параллельный код,Предполагаетс , $1 что одна из ЭВМ  вл етс  инициатором обмена информацией, например ЭВМ 13, а друга , например ЭВМ 17, настроена на оперативное реагирование по обмену .информацией в дистанционно-распределенной системе. Таких инициаторов обмена информацией, как ЭВМ 13, в системе может быть несколько, каждьй из которых своей линией св зи типа линии 15 из устройства 16 подсоединен к ЭВМ 17 с помощью устройства 16, Объ вление инициатором обмена одной из микро-ЭВМ необходимо в режиме интенсивного обмена информацией в дистанционно-распределенной системе . В противном случае возможно возникновение конфликтной ситуации, когда на линии 15 одновременно с двух сторон (сторона ЭВМ 13 и сторона ЭВМ 17) передаетс  информаци . При этом возможна потер  передаваемой информамации . Устройство работает следующим образом ,. При включении системы или запуска программы в ЭВМ 13 и 17 вырабатываетс  сигнал КСБРН приведени  внешних устройств канала микро-ЭВМ в исходно состо ние. Этот сигнал проходит чере узел 86 приемников и поступает через выход 42 последнего в блоки 5,6,7 и 10 устройства, где выполн ет начальную установку: триггера 103, триггера 112 разр да Ответ блоков, триггера 126 запуска цикла обмена по цепи: вход 117, элемент ИЛИ 120, вход сброса триггера Г26; регистра 163 маскировани  запросов , триггера 167 прерьшани  по цепи элемент НЕ 166, вход сброса триггера 167j тригера 110 разр да РСУ (6) разрегае .ние прерьшани  пр цепи: элемент ИЛИ 172, выход 113, вход сброса триггера 110; триггера 11I разр да Общий сброс ( ОСБР) по цепи: элемент ИЛИ 120, выход 115, элемент И 109, вход сброса триггера 111. Приведение регистров 1 и блоков 2 в исходное состо ние перед началом работы по обмену информацией выполн етс  сигналом Общий сброс (ИОСБР формируемым на выходе элемента И 13 блока 7, Сигнал ИОСБР поступает через вход 41 регистров 1 и осуществл ет сброс 126 триггера 21 разр да Готов к передаче (ГТО-ПЕР), а также триггеров 20, 23 и 24 разр дов Ответ об ошибке передачи (ОШПЕР), Ошибка бит ОШБ и Ошибка четности (ОШЧ), В блоках 2 сигнал ИОСБР выполн ет сброс регистра 52 передачи, триггеров 58 и 68, регистра 74, а также триггеров, вход щих в состав демодул тора 66 и счетчика 64, Кроме того, сигнал ИОСБР на элементе ИЛИ 69, преобразованный в сигнал R-ТПР, поступает на выход 40 и в регистрах 1 через элемент НЕ 19, осуп1ествл ет сброс триггера 22 разр да Готов к приему (ГТО-ПР). Сигнал ИОСБР вырабатываетс  в блоке 7 при наличии активного состо ни  сигнала ОСБР, формируемого при пр мом выходе триггера 11I регистра 6, и при установленном в состо ние 1 триггера 126 запуска цикла обмена. Поскольку обмен информацией предполагаетс  выполнить в режиме прерывани , то необходимо устанавливать в 1 и разр д РСУ (6) - разрешение прерывани  триггера ПО регистра 6. Установка в состо ние 1 триггеров 110 и 111 регистра 6 вьтолн етс  с помощью программной операции ВЬЮД кода (соответствующего разр дам РСУ (6) - разрешение прерывани  и ОСБР) по адресу регистра 6, С этой целью соответствующа  ЭВМ в своем канале выставл ет адрес регистра 6 на шине КДА(00-15), сигналы КВУН Внешнее устройство и КСИАН (Синхронизаци  активного . Наличие этих сигналов в канале ЭВМ означает выполнение адресной части цикла обращени  к внешнему устройству (ВУ), которым в данный момент  вл етс  предлагаемое устройство. Эти сигналы пост тупают на вход-выход 93 блока 4, где, пройд  через щинный формирователь 87 и элементы И узла 89, по вл ютс  соответственно на входах 42 и 96 формировател  5. В последнем вьтолн етс  запоминание адреса ВУ, выставленного на шине КДА (00-15) канала ЭВМ, в случае принадлежности его устройству. Дешифрации подвергаютс  старшие разр ды адреса, которые поступают по входу 42, ив случае совпадени  с адресом , присвоенным устройству с помощью коммутационного пол  100, на выходе элемента И 10 формируетс  сигнал высокого уровн , запоминающегос  на триггере 103 по синхросигналу СИЛ. Младшие разр ды адреса поступают на входы регистра 98, а при по влении на выходе элемента И 105 актив ного уровн  сигнала ВУС запоминаютс  в нем. На дешифраторе 104 выполн етс дешифраци  младших разр дов адреса с целью определени  регистра, к которому производитс  обращение. В дан ном цикле обращение производитс  к регистру 6, поэтому на выходе дешифратора 104 сформируетс  активный еиг нал АБС, который разрешает работу дешифратора 99, на одном из выходов которого по витс  активный сигнал АРУ. На этом адресна  часть цикла об ращени  КВУ заканчиваетс . Дальше вы полн етс  информационна  часть цикла обращени . На информационных шинах ЭВМ выставл ет код дл  установки в 1 триггеров 0 и 111 регистра 6. Сигналы КВЫВОДН и КБАЙТН перевод тс  в активное состо ние. Пройд  через элементы И узла 86 блока 4, эти сигналы поступают в дешифратор 9, где при участии сигналов А (00), АРУ на элементах НЕ 148, И-ИЛИ 151, И 153 и 154 формируютс  сигналы ЗПМРУ и АПСРУ записи в младший и старший бай ты регистра 6, Сигналы ЗПМРУ и ЗПСРУ поступают на .вход I 14 регистра 6 и устанавливают триггеры ПО и 111 в состо ние, соответствующее наличию информации ча их D-входах, куда пос тупают сигналы ДА (06) и ДА (08) соответственно . Сигнал ОСБР с инверсно го выхода триггера 1 1-1 на элементе И 142 блока 8 запрещает прохождение за держанного на элементе 141 задержки сигнала с выхода 146 дешифратора 9. Сигнал ОСБР с пр мого выхода триг гера 11I поступает в блок 7, где, пройд  через элемент И-ИЛИ 122 совме стно с сигналом ВУС, поступает иа 5 - вход триггера 126. Сигнал Вьшод с входа 95 через элементы И 156 и 139 и элемент 141 задержки в виде сигнала ЛЗ поступает на С-вход триггера 126 и устанавливает его в единичное состо ние, формиру  на элементе И 13 сигнал ИОСБР. Кроме того, сигнал ОСБР по цепи через элементы НЕ 128, И 130 блока 7 запрещает стробирование сигналов адресов регистров 1 и блоков 2 и сигналов ИЧТ и ИЗП записи-чтени  этих регистров на элементах И 125, 134, 135 соответственно. Сигнал с пр мого выхода триггера 126 разрешает работу генератора 123, При 128 по влении на последнем выходе дешифратора 129 активного сигнала через элемент ИЛИ 120 происходит сброс триггера 126 и формирование сигнала КОСБР (Конец ОСБР), который сбрасьгеает через элемент И 109 триггер 111. По заднему фронту сигнала ОСБР с инверсного выхода триггера 11I через элемент И 142, ИЛИ 144 происходит установка в единичное состо ние триггера 145 и формирование.сигнала СИП при операци х Ввод или Вьшод. Сигнал ТГСИП с пр мого выхода триггера 145 поступает в дешифратор 9, где на элементах ИЛИ 152, И 160 си1- налом с выхода элемента И 156 формируетс  сигнал СИП, пoctyпaющий через элемент И узла 88 блока 4 на линию КСИПН канала ЭВМ. ЭВМ получив сигнал КСИПН, заканчивает цикл обращени  к ВУ. При этом снимаетс  информаци  с информационных шин КДА и сигналы КВЫВОДН, КБАЙТН, КСИАН. Дл  обеспечени  работы устройств 14 и 16 в режиме прерьшани  соответствующа  ЭВМ должна размаскировать запросы от регистре 1. Каждому сигналу запроса ЗП (к-1,М)поступающему в регистр 164 запросов блока 10, соответствует определенный разр д регистра 163 маски. Дл  размаскировани  запросов ЗПк необходимо соответствующие разр ды триггера 163 установить в единичное состо ние, что выполн етс  по программе ЭВМ в цикле обращени  по адресу регистра 163 маски. Операци  записи в регистр 163 маски необходимой информации происходит аналогично операции записи в регистр 6, однако в этом случае в дешифраторе 9 вырабатыветс  сигнал записи ЗПРМЗ, который с выхода элемента И 155 поступает на вход строба записи регистра 163, а ответный сигнал СИП от уст-, ройства формируетс  через элементы И 156 и 139, элемент 141 задержки, элементы И 142, ИЛИ 144, триггер 145, элементы ИЛИ 152, И 160. Закончив подготовительные операции , ЭВМ 13 организует передачу в устройство 14 информации, котора  по согласованному протоколу обмена информацией между ЭВМ 13 и ЭВМ 17 воспринимаетс  как управл кща  информаци  либо как информаци  дл  обравотки , Дл  передачи данных в устройство 14 необходимо сформировать запрос Hf

912

прерьгаание в ЭВМ 13 от данного устройства , С этой целью вьтолн етс  . операци  записи логической I в триггер 21 готовности передачи соответствующего регистра 1. Операци  записи вьтолн етс  по адресу з-аданного per гистра 1, при этом адрес регистра 1 с соответствующего выхода дешифратог ра 104 поступает через выход 106 формировател  5 на соответствующий. . вход элементов И 125. Триггер 126, на D -вход которого поступает логическа . по цепи элементов НЕ 119, И-ИЛИ 122 при наличии сигнала БУС и отсутствии сигнала АБС, устанавливаетс  в состо ние. сигналом ЛЗ на входе 136, Происходит запуск генерации цикла обмена, в ходе которого на элементах И 132, 133 вырабатываютс  сигналы ИЦКЛ, ИСТР, а на элементе И элементах И 25 сигналом с выхода элемента И 130 происходит стробирование поступившей на их входы управл ющей и адресной информации. Запись 1 в триггер 21 готовности передачи происходит по цепи элементов И 35, 36 и ИЛИ 39, При выполнении операции записи в требуемый регистр на элементе ИЛИ 38 формируетс  сигнал ответа ОТВ, который поступает на триггера 12, а также на элемент И 143 блока 8, разреша  тем самым прохождение импульса СТРОБ через элементы И 143 и ИЛИ 144 и триггер 145 дл  формировани  ответного сигнала СИП,

Состо ние логической 1 на пр мом выходе триггера 2 обуславливает формирование на элементе ИЛИ 27 запроса ЗПк от соответствующего регистра 1к, которьй поступает на один из информационных входов регистра 164 запроса, Далее на регистрах 163 и 164 и элементах И 168, ИЛИ 171 и И 165 формируетс  сигнал Требование прерьшани  ТПР на прерывание программы в ЭВМ 13

Если этот запрос окажетс  более приоритетным по сравнению с выполн емой программой и другими поступившими запросами, ЭВМ 13 прекращает выподнение основной программы и переходит к обслуживанию прерьшани , С этой целью ЭВМ 13 выставл ет в канал сигнал КВВОДН и далее сигнал Разрешение прерывани  KlfflPlH,

Сигнал Ввод при наличии сигнала ТПР устанавливает в состо ние триггер 167 прерывани . На выходе

1210

элемента И 169 при состо нии триггера 167 и сигнала Ш1Р1 формируетс  сигнал ПРЕР, которьй в дешифраторе 9 на элементах И 158 и 159 обеспечивает формирование сигналов УМ-, УМ-2 управлени  мультиплексором 85 блока 4, При этом на выходах последнего по вл етс  код вектора прерывани  наиболее приоритетного из запро-г сов ЗПк, сформированного на шифраторе 170 блока 10, По цепи элементов ИЛИ 152 и И 160 вьтолн етс  формирование ответного синхросигнала СИП, Одновременно через элемент ИЛИ 172 вьтолн етс  сброс триггера 110, ЭВМ 3, получив от устройства 14 вектор прерьшани  с сигналом СИП, снимает сигналы КВВОДН, КШ1Р1 и переходит на подпрограмму обработки запросов от устройства. При этом ЭВМ 13 инициирует операцию Ввод дл  содержимого регистра , выставившего запрос ЗПк, Считьшание информации, содержащейс  в регистре 1 к, происходит по цепи элементов И 26, 28-32 с помощью сигналов ИАРУППк и ИЧТ,

При выполнении подпрограммы обработки прерывани  необходимо восстанавливать состо ние 1 шестого разр да регистра 6 дл  обеспечени  дальнейшей работы в режиме прерьшани . ЭВМ 13 анализирует содержимое регистра 1к:И, определив готовность к передаче , приступает к операциц записи в блок 2к, .

Claims (2)

1. Информаци  в виде байта данных поступает по входу 42 через узел 47, где стробируетс  сигналом ЗПРПЕР записи в регистр передачи, на входе регистра 52 передачи. Сигнал ЗПРПЕР поступает на входы регистра 52,  вл ющиес  соответственно стоповым и стартовым разр дами слова информации, через элемент ИЛИ 49 производит предварительный сброс регистра 52 передачи и через элемент ИЛИ 48 и элемент 53 задержки - последующее фиксирование информации в регистре 52, Од | овременно сигнал ЗПРПЕР поступает на вход триггера 58 и устанавливает его в состо ние 1, Это обсто тельство разрешает .прохождение серии импульсов , вырабатываемой на счетчике 51, через элемент И 61 дл  установки в состо ние 1 триггера 59, тем самым разреша  прохождение серии импульсов через элемент И 62, с выхода которого синхроимпульсы поступают на вход строба сдвига информации в регистре 52 и на вход модул тора 55. Сигнал ВПЕР с выхода элемента ИЛИ 48 через элемент ИЛИ 18 поступает на вход триггера 21. Сигнал готовности передачи снимаетс . На модул тор 55 поступает информаци  о регистре 52 в последовательном коде. После считывани  из ре гистра 52 всего слова осуществл етс  сброс триггера 58, что в свою очередь вызьтает сброс триггера 59. Счи тьшание информации из регистра 52 в модул тор 55 прекращаетс . Модул тор 55 обеспечивает фазоимпульсный метод модул ции информации. Этот метод сочетает в себе принцип фазовой манипул ции на 180 и импусной модул ции. Формирователь 8 преобразует одно пол рные модулированные импульсные сигналы, поступающие с выходов модул тора 55, в двупол рный сигнал. При чем код логической 1 представлен в виде сигнала положительной пол рноети в первой половине периода и сигна ла отрицательной пол рности во второ половине периода. А код логического О представлен в виде сигнала отрицательной пол рности в первой половине периода и сигнала положительной пол рности - во второй половине пери ода. Устройство 14 после завершени  пе редачи слова . информации в линию 15 св зи ожидает ответа от устройства 1 о результатах передачи. Информаци  через линию 15 св зи поступает на вход устройства 16 и через формирователь 82, демодул тор 66 - на входы регистра 74. Демодул тор 66 реализует относительный метод разделени  сигналов логических 1 и О на основе разделени  чередовани  пол рностей сигналов , приход щих из линии св зи. Полученные на выходе демодул тора 66 пр мой и инверсный коды информационного слова последовательно поступают на входы регистра 74. На входы синхронизации триггеров регистра 74 с выхода демодул тора 66 поступают синхроимпульсы , формируемые каждым битом принимаемого слова. Когда стартовый бит слова информации поступает в де модул тор 66, устанавливаетс  в состо ние 1 триггер 68, которьш разрешает прохождение серии синхроимпульсов с выхода счетчика 51 через эле-, мент И 71 на счетный вход счетЧика 64 бит слова. Схема совпадени  на элементе И 67 настроена на код количества бит в принимаемом слове. Когда счетчик 64 отсчитает положенное количество импульсов, на элементе И 67 формируетс  импульс сброса триггера 68 через элемент ИЛИ 65, что запретит дальнейшую работу счетчика 64, Вместе с тем, через элемент НЕ 70-сигнал конца отсчета битов слова поступает на элементы И 72, 75, где происходит его сравнение с состо нием последнего разр да регистра 74, В последний разр д регистра 74 записьшаетс  стартовый бит слова информации, который всегда  вл етс  логической 1, Таким образом, если нет ошибок потери бит в слове при передаче его через линию 15 св зи, то стартовый бит достигнет последнегоразр да регистра 74 в момент выработки сигнала конца отсчета битов слова, и на элементе И 75сформируетс  сигнал ГТО-ПР готовности приема,, а через элемент НЕ 73 на элементе И 72 запретитс  выработка сигг нала БИТ ОШБ ошибки потери. Если в приемном слове имеетс  ошибка неправильной передачи логических 1 или О, то узел 78 сформирует сигнал ОШБ ошибки четности. Любой из сигналов ГТО-ПР, ОШБ или ОШЧ поступает в регистр 1к, где устанавливает в состо ние 1 соответствующий разр д (триггеры 22, 23, 20 соответственно) , Любой из этих разр дов , установленный в состо ние 1 обеспечивает формирование на элементе ИЛИ 27 запроса на прерывание ЗПк, поступающего через блок 10 на шину КТПРН канала ЭВМ 17, ЭВМ,17, получив запрос на прерывание , входит в подпрограмму обработ- . ки прерывани  и считьшает содержимое регистра 1к, Если в результате анализа вы вились ошибки при передаче информации, ЭВМ 17 переводит устройство 16 в режим передачи и формирует сообщение в ЭВМ через линию 15 св зи о том, что прин тое слово информации ошибочно. Если в результате анализа содержимого регистра 1 ошибок не обнаружено , то ЭВМ 17 считывает содержимое регистра 74 блока 2к в цикле Ввод обращени  к устройству 16. При этом информаци  из регистра 74 передаетс  131 через узел 77 с помощью сигнала ЧТРПР, который впоследствии через элемент 76 задержки и элемент ИЛИ 69 осуществл ет сброс регистра 74, счет чика 64 и триггера 22, Одновременно сигнал ЧТРПР поступает на вход регистра 52 передачи и происходит выталкивание из разр дов (П+4),(П+5) ответного кода о приеме слова в линию 15 св зи. Стартовый разр д регистра 52 остаетс  в нулевом состо нии. Ответный сигнал о приеме массива через линию 15 св зи формировател  82 поступает в демодул тор 66 устрой ства 14, При этом первым пришедшим битом  вл етс  бит .тгогического О, который формирует в демодул торе 66 сигнал ответа приемника ОПР, который через элемент ИЛИ 39 устанавливает триггер 21 разр да готовности к передаче , ЭВМ 13, проанализировав в подпрограмме обработки прерьшани , вызванного установленным триггером 21 содержимое регистра 1, отмечает правильное выполнение передачи слова информации и приступает к передаче следующего слова информации. Сообщение по линии 15 из ЭВМ 17 в ЭВМ 13 о том, что прин та  информаци  ошибочна , характеризуетс  наличием логи ческой 1 в разр де (П-1-4), Таким образом, при записи этого сообщени  в регистр 52 разр ды (П+4) и (Т1+5)|, который  вл етс  стартовым, установлень: в 1, При приеме этого сообщени  в регистр 74 на элементе И 79 формируетс  сигнал ошибки передачи ОШПЕР, который устанавливает в состо ние 1 триггер 20, ЭВМ 13, анализиру  содержимое регистра 1, об наруживает сообщение об ошибке передачи и принимает решение дл  дальнейших действий но обмену информацие с ЭВМ 17, Аналогично осуществл етс  работа устройства сопр жени  дл  св  зи других ЭВМ в многомашинной системе . Формула изобретени  1, Устройство дл  сопр жени  вычислительной машины с лини ми св зи, содержащее блок усилени , вход-выход которого подключен к входу-выходу вычислительной машины, дешифратор первые информационные вход и выход которого подключены к первым входу 12I4f и выходу блока усилени , а второй информационный вход - к первому выходу формировател  адреса, информационный вход которого соединен с вторым выходом бло|са усилени , блок обработки запросов на прерывание, выход запроса прерьшани , информационный вход и вход разрешени  прерьшани  которого соединены соответственно с вторым входом, вторым и третьим выходами блока усилени , а вход синхронизациис вторым выходом дешифратора, регистр состо ни  и управлени , первым выходом соединенный с третьим входом блока усилени , а первыми информационным и синхронизируннцим входами - соответственно с вторым выходом блока усилени  и третьим выходом дешифратора, блок генерации циклов обмена, вход сброса и выход стробов сброса которого подключены соответственно к второму выходу и второму синхронизируимцему входу регистра состо ни  и управлени  , а информационный вход и вход обращени  - соответственно к второму выходу формировател  адреса и четвертому выходу дешифратора, группу блоков формировани  линейных сигналов , первые входы и выходы которых  вл ютс  соответственно линейными входом и выходом устройства, группу блоков буферной пам ти и группу регистров управлени  приемом-передачей, причем вторые вход и выход каждого блока формировани  линейных сигналов группы соединены соответственно спервьмн информационными выходом и входом соответствующего блока буферной пам ти группы, выход сигналов ошибки и вход режима обмена которого подключены соответственно к первому информационному входу и первому выходу соответствующего регистра управлени  приемом-передачей, вторые информационные входы блоков буферной пам ти группы и регистров управлени  приемом-передачей группы соединены с вторым выходом блока усилени , четвертый вход которого подключен к вторым выходам регистра управлени  приемомпередачей , третьи информационные входы и третьи выходы которых соединены соответственно с выхЬдом сигналов режима обмена блока генерации циклов обмена и входами сброса блоков буферной пам ти группы и с входом сигналов запроса прерьшани  блока обработки запросов на прерывание, вход раз1512 решени  которого соединен с третьим выходом регистра состо ни  и управлени , о тличающеес  тем, что, е целью повьшени  пропускной способности устройства, в него введены блок формировани  сигнала реакции линии св зи, причем четвертые выходы регистров управлени  приемом-передачей группы соединены с вторым информационным входом регистра состо ни  и управлени  и входом ответного сигнала блока формировани  сигнала реакции линии св зи, выход и вход синхронизации и вход сброса которого подключены соответсвенно к входу и выхо-. ду синхронизации блока генерации циклов обмена и четвертому выходу регистра состо ни  и управлени , входом сброса соединенного с выходом сброса блока обработки запросов на прерыйание , выход сигнала прерывани  которого подключен к третьему информационному входу дешифратора, п тым выходом и четвертым информационным входом соединенного соответственно с входом обращени  и выходом сигнала реакции блока формировани  сигнала реакции линии св зи, вход разрешени  которого соединен с третьим выходом формировател  адреса, синхронизирующий вход которого подключен к четвертому 216 выходу блока усилени , вторые информационные выходы блоков буферной пам ти группы соединены с третьим входом блока усилени ,
2. 2. Устройство по п,1, о т л и чающеес  тем, что блок формировани  сигнала реакции линии св зи содержит триггер, три элемента И, элемент ИЛИ, элемент задержки и элемент НЕ, причем первый вход элемента И  вл етс  входом обращени  блока, а выход соединен с входом сброса триггера и через элемент задержки с выходом синхронизации блока и первым входом второго элеме нта И, вторым входом подключенного к входу сброса блока, а третьим входом - к входу разрешени  блока и через элемент НЕ к первому входу третьего элемента И, второй вход которого соединен с вторым входом первого элемента И и вхо- дом разрешени  блока, а третий и четвертьй входы  вл ютс  соответственно входом синхронизации блока и входом ответного сигнала блока, первый и второй входы элемента ИЛИ подключены соответственно к выходам второго и третьего элементов И, а выход - к входу установки триггера, выход которого  вл етс  выходом сигнала реакции блока.

   Т

   ownfp

   (

   «1

   «/

   40

   ЧТРПР

   4f

   iff

   1tf6

   Г39

   /13

   fJS

   QCSP

   т

   /

   л

   Ht3

   fAS

   ТГСИП /AJ

   q)uf,ff

   35SAHT

   m

   Ю8

   f(M

   1

   АРУ ЗЫ80й

   АРт

   B80U

   тгскп

   Tt,7

   npfp

   161

   .f

   ЗПСРУ

   т

   ЗПМРУ

   V4

   Ш

   ЗГ№НЗ ВВОЛ

   r-f37

   86im sssr,

   serstte

   f

   CTPf

   157

   умг

   rS9

   -ff

   41-,

   Qr

   UALOl

   S8

   JS3 С6РОС

   VK

   8

   92

   РМЗЩ}

   PH3LJ51

   43 -

   УП

   QI

   т

   т

   ЗЛ8

   S8

   Qe

   п

   т

   J65

   гН-

   TSJ

   М

   170

   Pifin

   /7/

   Ш

   У7РМЗ

   --

   евол

   т

   162- ППРГ

   ff

   .т

   CffflfSJ

   /а

   172

   фifг.fJ