NL8803222A

NL8803222A - Verspreid leesbesturingscircuit voor een leesversterker van een geheugenorgaan.

Info

Publication number: NL8803222A
Application number: NL8803222A
Authority: NL
Original assignee: Samsung Electronics Co Ltd
Priority date: 1988-06-07
Filing date: 1988-12-30
Publication date: 1990-01-02
Also published as: KR900000906A; GB2220537A; GB2220537B; FR2632439A1; KR910009551B1; GB8830287D0; DE3844154A1; US4948993A; JPH0227591A; FR2632439B1

Description

Verspreid leesbesturingscircuit voor een leesversterker van een geheugenorgaan

De uitvinding heeft betrekking op een verspreid leesbesturingscircuit voor een leesversterker van een geheugenorgaan, geschikt voor toepassing bij een geïntegreerd geheugen.

Bij het toenemen van de geheugendichtheid, neemt het aantal lees- of detectieversterkercircuitstoe en wordt de totale lading, die binnen een cyclus moet worden verwerkt, groter, waardoor piekstromen toenemen en de signaalspanningen op bitlijnen en de lees- of detectiesnelheid lager worden. Bijgevolg neemt de betrouwbaarheid van het geheugen af. De uitvoering van de schakeling volgens de stand van de techniek zal worden beschreven aan de hand van fig. 1.

Een NMOS-detectiebesturingstransistor en een PMOS-detectiebesturingstransistor zijn verbonden met een voorlaadcircuit PC. Elke detectieversterker SA^, SA£, ...

SAn is via elke parasitaire weerstand R gemeenschappelijk aangesloten op NMOS en PMOS-detectiebesturingstransistors en i^, waarbij elke afzonderlijke detectieversterker is uitgevoerd volgens fig. 4, waarin de sectie a een NMOS-detectie-versterker en de sectie b een PMOS-detectieversterker omvat.

De detectiebesturingstransistors en 1A^ hebben gates, via welke detectiebesturingssignalen LA, LA van een extern detec-tieversterker-besturingscircuit (niet weergegeven) worden toegevoerd. De weerstand R is een parasitaire weerstand, die het gevolg is van de uitvoering en de waarde van de weerstand is klein, gewoonlijk ongeveer 5 Ω.

Bij de bekende schakeling van het bovengenoemde type besturen de detectiebesturingstransistors en onder besturing van de signalen LA, LA de detectieversterkers SA^, SAn, zodat de in de tijd variërende waarde van de stromen di/dt toeneemt omdat de piekstromen van de voedingslijn V

OO

en V scherp toenemen, wanneer detectieknooppunten (S, S) b b worden opgeladen en ontladen tot V , V via de detectiebe-

O O SS

sturingstransistors , i^·

De inductantiecomponent in de voedingslijn voor V

Ί · CO

en V veroorzaakt ruis in V en V (V = L^r, waarin V ss cc ss n dt n de ruisspanning is, L de inductantie is), en de signaalspan-ning van de bitlijn en de detectiesnelheid nemen af bij het bedrijf van de detectieversterkers.

Het aantal detectieversterkers, dat op de detectie-besturingstransistors en moet worden aangesloten, neemt toe met stijgende geheugendichtheid. Daardoor wordt de totale stroom door de transistors en groter. Dit verlaagt de detectiesnelheid, omdat het meer tijd in beslag neemt om de detectieversterkerspanning te ontladen.

De uitvinding beoogt een detectiebesturingscircuit van de in de aanhef genoemde soort te verschaffen, waarbij deze bezwaren zijn ondervangen, doordat elke detectieverster-ker een paar detectiebesturingstransistors heeft, die in serie zijn geschakeld met elk detectieknooppunt van de detectieversterkers, waarbij elke gate van de detectiebesturingstransistors een bijbehorende weerstand omvat, die in serie is geschakeld vanaf de gate van de hoogste detectiebesturings-transistor tot de gate van de laagste transistor. Een ver-tragingscompensatieregister is aangesloten op elke groep met k (k is een geheel getal) detectiebesturingstransistors.

Bij de schakeling volgens de onderhavige uitvinding kan ruis, veroorzaakt door piekstromen op een voedingslijn tijdens het detecteren, worden verlaagd, kan de werking van een detectieversterker worden gestabiliseerd door de toename van een bitlijn-signaalspanning en kan de detectiesnelheid worden verbeterd.

De uitvinding wordt hierna nader toegelicht aan de hand van de tekening, waarin een uitvoeringsvoorbeeld is weergegeven.

Fig. 1 is een bekende besturingsschakeling van een detectieversterker.

Fig. 2 is een uitvoeringsvorm van een verspreid be-sturingscircuit voor een detectieversterker volgens de uitvinding.

Fig. 3 is een andere uitvoering van een verspreid besturingscircuit volgens de onderhavige uitvinding.

Fig. 4 toont een algemeen detectieversterkercircuit.

Fig. 5 toont een werkingstijddiagram van een circuit volgens de onderhavige uitvinding.

Fig. 6 toont een grafiek, waarin een piekstroom-golfvorm volgens de onderhavige uitvinding is vergeleken met een piekstroomgolfvorm bij de stand van de techniek.

Fig. 7 toont een grafiek, waarin ruisgolfvormen en bitlijn-signaalspanningen volgens de uitvinding zijn vergeleken met die volgens de stand van de techniek.

In fig. 2 is een uitvoering van het circuit volgens de uitvinding weergegeven, waarbij elke detectiever-sterker SA^-SAn gemeenschappelijk is aangesloten op een voorlaadcircuit van een i V PC, waarbij V een voedings- CC _ cc spanning is. Elk detectieknooppunt S van de NMOS-detectie-versterkercircuits is verbonden met een bijbehorende NMOS-detectiebesturingstransistor N^-N^. Op overeenkomstige wijze is elk detectieknooppunt S van de PMOS-detectieversterker-citcuits aangesloten op een bijbehorende PMOS-detectiebestu-ringstransistor P^-p^. Voedingsspanningen worden aan het circuit geleverd via de detectiebesturingstransistors.

De schakeling volgens fig. 2 omvat voorts een aantal weerstanden. Elke gate van de NMOS- en PMOS-detectiebesturingstransistors N,j-Nn, p-j-pn beeft een bijbehorende weerstand. De weerstanden, die op de gates van de detectiebesturingstransistors zijn aangesloten, zijn in serie geschakeld van de gate van de bovenste detectiebesturingstran-sistor naar de gate van de onderste detectiebesturingstran-sistor.

Vertragingscompensatieweerstanden R^_ zijn voorts in de schakeling van fig. 2 opgenomen. De vertragingscompen-satieweerstanden zijn in serie met elkaar geschakeld en elke vertragingscompensatieweerstand beslaat een groep met k (geheel getal) detectiebesturingstransistors. Zoals in fig. 2 is weergegeven, zijn de detectiebesturingstransistors verdeeld in groepen N^-N^, Ν]ς+ι-Ν2]ζ' * ···*.♦* P^-P^,

Pk+1~P2k * * * * _

Het paar detectiebesturingssignalen LA, LA wordt geleverd aan de vertragingscompensatieweerstanden Rt, alsmede aan de gate-weerstanden R. Volgens fig. 2 ligt de voedingsspanning Vsg op het massa-niveau. De weerstandswaarden van de weerstanden R zijn de parasitaire weerstanden, die het gevolg van het ontwerp zijn en de vertragingscompen- satieweerstanden Rt zijn weerstanden met een kleine oppervlak-teweerstand.

Deze schakeling werkt als volgt:

Wanneer het detectiebesturingssignaal LA, dat wordt opgewekt in een extern besturingscircuit voor een detectieversterker, een laag niveau verandert in een hoog niveau, wordt de NMOS-detectiebesturingstransistor aangeschakeld. Aangezien de spanning een \ Vcc op het detectie-knooppunt S wordt ontladen via de NMOS-detectiebesturings-transistor , detecteert de detectieversterker SA^ hierdoor gegevens. Op dit moment wordt de inschakeltijd van de andere NMOS-detectieversterkers vertraagd door elk van de weerstanden, die op elk van de gates zijn aangesloten. Het verschil in detectietijd tussen de detectieversterkers, dat wordt veroorzaakt door de vertraging tengevolge van de weer-standen, doet de tijdvariabele verhouding ~ in de stromen I verdwijnen, zodat piekstroomruis afneemt. De vertragings-tijd voor de detectieversterker vindt echter niet plaats voor alle andere detectieversterkers, doch treedt tengevolge van de vertragingscompensatieweerstand R^, op per groep detectie-besturingstransistors N^-N^, N]c+-|“N2k......

De weerstandswaarde van de vertragingscompensatie-weerstand R^ wordt bepaald door de waarde van een weerstand met kleine oppervlakteweerstand. De invloeden op de detectietijd kan derhalve worden verwaarloosd, omdat de waarde van de weerstand ongeveer enige tientallen ohm is. Door de weerstandswaarde van de weerstand Rt, kan enige vertraging optreden in de detectie van de invoerpoort van het detectiebesturingssignaal LA tussen de nabijgelegen detectiebestu-ringstransistorgroep en de veraf gelegen detectiebesturings-transistorgroep. Het verschil in detectietijd verlaagt echter de variërende verhouding in de tijd ^ in de stromen I . Hierdoor wordt de grootte van de piekstromen verkleind.

Wanneer daarentegen het detectiebesturingssignaal LA van een hoog niveau naar een laag niveau gaat voor een actief heropslaan, wordt de PMOS-detectiebesturingstransistor P.j aangeschakeld. Derhalve wordt het detectieknooppunt van P^ opgeladen van het spanningsniveau een | Vcc naar het spanningsniveau V via de PMOS-detectiebesturingstransistor P1.

CC Ί

Op overeenkomstige wijze worden de andere PMOS-detectie-besturingstransistors P -P achtereenvolgens vertraagd door de op de gates aangesloten weerstanden R. Deze laadprocedure werkt op de zelfde wijze als de ontlaadprocedure voor het detectiebesturingssignaal LA, omdat de vertragings-compensatieweerstanden R^ zijn aangebracht per PMOS-detectiebesturingstransistorgroep P -P^, Pk+1_P2kr —*

Fig. 5 toont een grafiek van de werking in de tijd van het circuit volgens de uitvinding. In fig. 5 geven φ en © de gatespanningen van de detectiebesturingstransistor resp. Nn? (2) en © zijn de spanningen op de detectieknoop-punten S van de detectieversterker SA^ resp. SA^; φ en © zijn de spanningen op de gates van de detectiebesturings-transistor P^ resp. Pn; φ en © zijn de spanningen op de detectiéknooppunten S van de detectieversterkers SA^ resp.

SAn; (5) en © zijn de bitlijnspanningen νβΒ van de detectieversterkers SA^ resp. SAn; (ê) en © zijn de bitlijnspanningen V— aan de tegenoverliggende zijde van de detectie- .dIj versterkers SA, resp. SA .

1 * n

Fig. 3 toont een uitvoering van het circuit volgens de uitvinding, waarbij het een \ V voorlaadcircuit PC en O o de vereffeningslijn (gemeenschappelijke lijn) voor het gezamenlijk gelijk maken van elk van de detectieversterkers SA^-SAn zijn verwijderd. Volgens fig. 3 heeft elk van de detectieversterkers SA^-SAn een bijbehorend detectieknooppunt S,-S en S„-S · Wanneer de detectieversterkers SA,-SA werken, 1 n 1 n __ 1 n wordt elk van de detectieknooppunten S^-Sn ontladen door V of geladen door V met het aanschakelen of geleidend SS cc worden van elk van de detectiebesturingstransistors -N^ of P|“pn* De weerstanden R, die op de gates zijn aangesloten, en de vertragingscompensatieweerstanden R werken op de zelfde wijze als fig. 2.

Wanneer het verspreide besturingscircuit van de detectieversterkers volgens fig. 3 wordt gecombineerd met een woordlijn-doorverbindingssysteem, dat achtereenvolgens elke cel aanschakelt door een woordlijn-signaal, wordt de werk-marge van elk van de detectieversterkers altijd op een constant niveau gehandhaafd, omdat de vertragingstijden van het woord-lijn-signaal en het stuursignaal van de detectieversterker

op elkaar zijn aangepast als de zelfde tijdbesturing. De afname AV van het bitlijn-signaal, welke wordt veroorzaakt BL

door het tijdverschil tussen het woordlijn-signaal en het stuursignaal van de detectieversterker, kan derhalve worden voorkomen.

Zoals hierboven is beschreven, worden de piekstromen "^ss2r 1cc2 ^j^ens de detectie meer gereduceerd dan de piekstromen I „, I „ van de stand van de techniek, zoals in ss1 cc1 ' fig. 6 is weergegeven. Aangezien de spanningsruis vssn2'

Vccn2 ^11 voe<^^n9s-*-ijn lager zijn dan bij de spanningsruis V -/V „ van de stand van de techniek, worden op over- ssn1' ccn1 r eenkomstige wijze zoals in fig. 7 is weergegeven de signaal-spanningen van de bitlijn verhoogd en de detectiesnelheid verbeterd. De betrouwbaarheid van het circuit wordt derhalve verbeterd.

De uitvinding is niet beperkt tot de in het voorgaande beschreven uitvoeringsvoorbeelden, die binnen het kader der uitvinding op verschillende manieren kunnen worden gevarieerd.

Claims

1. Verspreid leesbesturingscircuit voor een leesver sterker van een geheugenorgaan, gekenmerkt door (a) een aantal detectiebesturingstransistors voor het ontladen van spanningen op detectieknooppunten, waarbij elk van de detectiebesturingstransistors is aangesloten op een bijbehorend detectieknooppunt van een vooraf bepaald aantal detectieversterkers; (b) een aantal detectiebesturingstransistors voor het laden van spanningen op andere detectieknooppunten, waarbij elk van de detectiebesturingstransistors is verbonden met een ander bijbehorend detectieknooppunt van het vooraf bepaalde aantal detectieversterkers; en (c) een aantal weerstandsmiddelen, die één voor één elk op een gate van de detectiebesturingstransistors zijn aangesloten, welke weerstandsmiddelen via elk van de gates van de detectiebesturingstransistors in serie zijn geschakeld, waarbij de aanschakeltijden van elk van de andere detectiebesturingstransistors achtereenvolgens worden vertraagd, nadat een detectiebesturingssignaal is geleverd aan de gate van een eerste detectiebesturingstransistor, doordat het geleverde detectiebesturingssignaal door de weerstandsmiddelen wordt vertraagd.

2. Detectiebesturingscircuit volgens conclusie 1, met het kenmerk, dat het circuit voorts is voorzien van een aantal vertragingscompensatieweerstandsmiddelen, welke vertragingscompensatieweerstandsmiddelen zijn verbonden door de eenheid van een groep detectiebesturingstransistors met het aantal transistors gelijk aan een geheel getal k, waarbij de vertragingscompensatieweerstandsmiddelen de detectietijdvertraging doen plaatsvinden per eenheid van detectiebesturingstransistorgroep.

3. Detectiebesturingscircuit volgens conclusie 1 of 2, met het kenmerk, dat de detectieknooppunten gemeenschappelijk zijn aangesloten op een voorlaadcir-cuit en dat de andere detectieknooppunten gemeenschappe- lijk op het voorlaadcircuit zijn aangesloten.

4. Detectiebesturingscircuit volgens conclusie 2, met het kenmerk, dat de vertragingscompensatie-weerstahdsmiddelen worden gevormd door een dunne aluminium lijn.