KR100431309B1 - 반도체디바이스의금속배선형성방법 - Google Patents
반도체디바이스의금속배선형성방법 Download PDFInfo
- Publication number
- KR100431309B1 KR100431309B1 KR1019960051695A KR19960051695A KR100431309B1 KR 100431309 B1 KR100431309 B1 KR 100431309B1 KR 1019960051695 A KR1019960051695 A KR 1019960051695A KR 19960051695 A KR19960051695 A KR 19960051695A KR 100431309 B1 KR100431309 B1 KR 100431309B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- junction region
- metal
- metal film
- gate electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 적층 구조의 실리사이드막을 갖는 반도체 디바이스의 금속 배선 형성 방법에 관한 것으로, 통상의 방법으로 게이트 전극 및 스페이서가 형성된 반도체 기판상에 접합 영역 및 게이트 전극의 측벽에 스페이서를 형성하고, 기판의 상부 전면에 걸쳐 제 1 리프렉토리 금속막을 증착한다. 그리고 나서, 열처리하여 실리사이드막을 형성하고, 변형되지 않은 제 1 리프렉토리 금속막 상에 제 2 리프렉토리 금속막을 증착한 후, 포토 마스크 및 식각 공정으로 접합 영역의 상부에 적층 구조의 실리사이드 금속막을 형성시켜 확산 방지막으로서의 기능을 향상시킨다.
Description
본 발명은 반도체 디바이스의 금속 배선 형성 방법에 관한 것으로, 보다 상세하게는, 적층 구조의 실리사이드막을 갖는 반도체 디바이스의 금속 배선 형성 방법에 관한 것이다.
대부분의 집적회로에 있어서, 알루미늄은 접촉부와 금속 배선으로서 이용되고 있으며, 이러한 알루미늄 금속은 전도도가 높고 경제성이 우수한 반면, 공융 온도가 577℃이고, 계면 원자가 400℃ 이하의 온도에서 외부로 확산되기 때문에 큰 누설전류가 발생되는 단점이 있다. 따라서, 상기의 단점과 같은 문제를 해결하기 위하여 최근에는, 낮은 비저항과 고온에서 안정도를 가지는 새로운 접촉 재료로서 금속 실리사이드가 사용되고 있다.
일반적으로, 실리사이드는 고유의 조성 및 화학적 성질을 갖는 금속-실리콘 화합물이며, 금속 물질로는 내화성 금속족인 몰리브덴, 탄탈륨, 티타늄, 텅스텐 또는, 귀금속 원자인 코발트, 니켈, 백금등과 반응한 화합물이 이용된다. 이러한, 실리사이드는 낮은 비저항과 고온에서의 안정화를 갖는 것 이외에도 양질의 실리사이드 형성 및 에칭이 용이하며, 강력한 접착력을 갖는다. 따라서, 실리사이드는 폴리실리콘 배선 또는 게이트 전극위에 형성되어 전도성을 개선시키고, 소오스, 드레인 접합 부분에 실리사이드를 부분적으로 형성시켜 접합 영역 사이에 발생하는 접촉 저항을 감소시키는 역할을 한다.
종래 기술에 따른 실리사이드 형성 방법을 도 1A 내지 도 1C 를 참조하여 설명하면 다음과 같다.
도 1A 를 참조하면, 필드 산화막이 형성된 반도체 기판(1) 상에 게이트 산화막(2) 및 폴리실리콘(3)을 증착하고, 포토 마스킹 및 게이트 산화막(2) 및 폴리실리콘(3)을 식각하여 게이트 전극을 형성한다. 이어서, 게이트 전극의 양쪽 소오스/드레인 영역에 불순물을 주입시켜 접합 영역(4)을 형성한다. 통상적인 방법으로 게이트 전극의 측벽부에 스페이서(5)를 형성시킨 후에, 전체 구조물의 상부에 티타늄과 같은 금속을 증착시켜 리프렉토리 금속막(6)을 형성한다.
도 1B 를 참조하면, 리프렉토리 금속막(6)이 형성된 반도체 소자를 열처리한다. 이 때, 리프렉토리 금속막(6)의 티타늄과 접합 영역(4) 및 폴리실리콘막(3)의 실리콘이 반응하여 실리사이드막(7)으로 변형된다. 또한, 스페이서 및 필드 산화막의 상부에는 열처리시 미반응한 리프렉토리 금속막(6)이 남는다.
도 1C 를 참조하면, 실리사이드막(7) 상에 남겨진 얇은 리프렉토리 금속막(6)을 제거한 후, 통상적인 반도체 소자의 제조 공정에 따라, 기판 전면에 절연막(8)을 두껍게 증착한다. 절연막(8) 상부의 소정 영역에 마스크 패턴(도시되지 않음)을 형성하고, 마스크 패턴의 형태로 절연막(8)을 식각하여 접합 영역(4) 상부의 절연막(8) 내에 콘택홀(9)을 형성한다.
그러나, 상기와 같은 종래 기술은, 남겨진 리프렉토리 금속막을 제거함에 따라 실리사이드막으로만 확산 방지막으로서의 역할을 수행하기 때문에 확산 방지막의 효율이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 실리사이드로 변형되지 않은 티타늄막의 상부에 금속 박막을 재차 증착하여 실리사이드막, 티타늄막 및 금속 박막의 적층 구조를 형성함으로써, 확산 방지막으로서의 역할을 향상시킬 수 있는 반도체 디바이스의금속 배선 형성 방법을 제공하는 데 있다.
도 1A 내지 도 1C 는 종래 기술에 따른 반도체 디바이스의 금속 배선 형성 방법을 설명하기 위한 도면.
도 2A 내지 도 2C 는 본 발명에 따른 반도체 디바이스의 금속 배선 형성 방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 반도체 기판 12 : 게이트 산화막
13 : 폴리실리콘막 14 : 접합 영역
15 : 스페이서 16 : 제 1 리프렉토리막
16′: 금속막 17 : 실리사이드막
18 : 제 2 리프렉토리막 19 : 절연막
20 : 콘택홀
상기와 같은 목적은, 필드 산화막이 형성된 반도체 기판 상에 게이트 산화막 및 폴리실리콘막을 차례로 형성하는 단계; 상기 폴리실리콘막과 게이트 산화막을 패터닝하여 게이트 전극을 형성하는 단계; 상기 게이트 전극 양측의 기판 표면 내에 접합 영역을 형성하는 단계; 상기 게이트 전극 및 접합 영역이 형성된 반도체 기판의 전면 상에 제 1 리프렉토리 금속막을 증착하는 단계; 상기 기판 결과물을 열처리하여 접합 영역 표면 및 게이트 전극 상부 표면에 실리사이드막을 형성하는 단계; 상기 열처리시 반응하지 않고 남겨진 제1리프렉토리 금속막 상에 제2리프렉토리 금속막을 증착하는 단계; 상기 접합 영역 부분에만 남겨지도록 제2리프렉토리 금속막과 남겨진 제 1리프렉토리 금속막을 식각하는 단계; 상기 단계까지의 기판 결과물 전면 상에 절연막을 증착하는 단계; 및 상기 절연막을 식각하여 접합 영역 상의 제2리프렉토리 금속막을 노출시키는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 접합 영역의 상부에 확산 방지막으로서 실리사이드막, 제 1 리프렉토리막 및 금속막이 적층되기 때문에, 그 기능이 향상된다.
[실시예]
이하, 명세서에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 2A 내지 도 2C 는 본 발명에 따른 반도체 디바이스의 금속 배선 형성 방법을 순차적으로 나타낸 것이다.
도 2A 를 참조하면, 필드 산화막이 형성된 반도체 기판(11)상에 게이트 산화막(12)과 폴리실리콘막(3)을 적층하고, 폴리실리콘막(13)의 상부에 마스크 패턴(도시되지 않음)를 형성한다. 마스크 패턴의 형태로 폴리실리콘막(13) 및 게이트 산화막(12)을 식각하여 게이트 전극을 형성한 후, 게이트 전극의 양측 소오스/드레인 영역에 불순물을 주입하여 접합 영역(14)을 형성한다.
통상의 방법으로, 게이트 전극의 측벽부에 스페이서(15)를 형성하고, 필드 산화막 및 게이트 전극이 형성된 기판 전면에 걸쳐 제 1 리프렉토리 금속막(16)을 1,000Å 이하의 두께로 증착한다. 상기에서, 제 1 리프렉토리 금속막(16)은 티타늄 금속으로 형성하며, 티타늄 대신에 몰리브륨, 탄탈륨 및 코발트등을 사용할 수 있다.
도 2B 를 참조하면, 제 1 리프렉토리 금속막(16)이 형성된 반도체 소자를 500℃ 이상의 온도로 열처리한다. 이 때, 접합 영역(14)의 상부 및 폴리실리콘막(13)의 상부에는 열처리 공정시, 티타늄과 실리콘이 결합되어 실리사이드막(17)이 형성되고, 그 이외의 지역과 실리사이드막(17) 상에는 반응만 하고 실리사이드로 변형되지 않은 금속막(16′), 만약, 질소 분위기하에서 열처리가 이루어졌다면 티타늄나이트라이드 등의 금속막으로 남아있게 된다.
다음으로, 금속막(16′) 상에 티타늄나이트라이드 또는, 티타늄텅스텐등과 같은 제 2 리프렉토리 금속막(18)을 증착하고, 접합 영역(14) 상부의 제 2 리프렉토리 금속막(18) 상에 마스크 패턴(도시되지 않음)을 형성한다.
도 2C 를 참조하면, 마스크 패턴의 하부를 제외한 나머지 영역의 제 2 리플렉토리 금속막(18), 금속막(16′) 및 제 1 리플렉토리 금속막(16)을 식각한 후, 마스크 패턴을 제거한다. 이 때, 접합 영역(14)에 잔류된 제 2 리플렉토리 금속막(18), 금속막(16′) 및 실리사이드막(17)은 반도체 소자의 확산 방지막으로서의 역할을 수행한다.
다음으로, 반도체 기판(11)의 상부 전면에 두껍게 절연막(19)을 증착하고, 공지의 방법으로 접합 영역(14) 상부의 절연막(19)에 접합 영역(14)과 이후 형성될 금속 배선 사이를 접속시키기 위한 콘택홀(20)을 형성한다.
이후, 통상적인 반도체 디바이스의 제조 공정을 수행하여 금속 배선을 형성한다.
이상에서와 같이, 본 발명에 따른 반도체 디바이스의 금속 배선 형성 방법은 확산 방지막으로서, 실리사이드막, 금속막 및 제 2 리프렉토리막을 적층함으로써, 그 기능을 향상시킬 수 있다.
Claims (4)
- 필드 산화막이 형성된 반도체 기판 상에 게이트산화막 및 폴리실리콘막을 차례로 형성하는 단계;상기 폴리실리콘막과 게이트산화막을 패터닝하여 게이트 전극을 형성하는 단계;상기 게이트 전극 양측의 기판 표면 내에 접합 영역을 형성하는 단계;상기 게이트 전극 및 접합 영역이 형성된 반도체 기판의 전면 상에 제 1 리프렉토리 금속막을 증착하는 단계;상기 기판 결과물을 열처리하여 접합 영역 표면 및 게이트 전극 상부 표면에 실리사이드막을 형성하는 단계;상기 열처리시 반응하지 않고 남겨진 제1리프렉토리 금속막 상에 제2리프렉토리 금속막을 증착하는 단계;상기 접합 영역 부분에만 남겨지도록 제2리프렉토리 금속막과 남겨진 제1리프렉토리 금속막을 식각하는 단계;상기 단계까지의 기판 결과물 전면 상에 절연막을 증착하는 단계; 및상기 절연막을 식각하여 접합 영역 상의 제2리프렉토리 금속막을 노출시키는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 제1리프렉토리 금속막은 티타늄, 몰리브륨, 탄탈륨 및 코발트로 구성된 그룹으로부터 선택되는 어느 하나의 금속으로 이루어진 것을 특징으로 하는 반도체 디바이스의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 열처리는 500℃ 이상의 온도로 수행하는 것을 특징으로 하는 반도체 디바이스의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 제2리프렉토리 금속막은 티타늄나이트라이드 또는 티타늄텅스텐 금속중으로 이루어진 것을 특징으로 하는 반도체 디바이스의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051695A KR100431309B1 (ko) | 1996-11-02 | 1996-11-02 | 반도체디바이스의금속배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051695A KR100431309B1 (ko) | 1996-11-02 | 1996-11-02 | 반도체디바이스의금속배선형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980033881A KR19980033881A (ko) | 1998-08-05 |
| KR100431309B1 true KR100431309B1 (ko) | 2004-08-31 |
Family
ID=37335374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960051695A KR100431309B1 (ko) | 1996-11-02 | 1996-11-02 | 반도체디바이스의금속배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100431309B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10332984B2 (en) | 2016-09-28 | 2019-06-25 | Samsung Electronics Co., Ltd. | Semiconductor devices having reduced contact resistance |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100640566B1 (ko) * | 2000-01-31 | 2006-10-31 | 삼성전자주식회사 | 더블 패드층을 구비하는 반도체 소자 및 그 제조 방법 |
-
1996
- 1996-11-02 KR KR1019960051695A patent/KR100431309B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10332984B2 (en) | 2016-09-28 | 2019-06-25 | Samsung Electronics Co., Ltd. | Semiconductor devices having reduced contact resistance |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980033881A (ko) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4470189A (en) | Process for making polycide structures | |
| US5302539A (en) | VLSI interconnect method and structure | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US5801444A (en) | Multilevel electronic structures containing copper layer and copper-semiconductor layers | |
| JPS6128232B2 (ko) | ||
| US5453400A (en) | Method and structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| KR970063577A (ko) | 금속 배선 구조 및 형성방법 | |
| KR0158441B1 (ko) | 반도체 소자 제조 방법 | |
| KR100431309B1 (ko) | 반도체디바이스의금속배선형성방법 | |
| KR100328905B1 (ko) | 내화성금속실리사이드층형성방법 | |
| US5391519A (en) | Method for increasing pad bonding of an IC (1) | |
| US5329161A (en) | Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices | |
| KR0124489B1 (ko) | 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법 | |
| KR100521051B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100265598B1 (ko) | 반도체소자의 게이트전극 제조방법 | |
| KR0172263B1 (ko) | 반도체 소자의 제조방법 | |
| KR0156216B1 (ko) | 박막트랜지스터 제조방법 | |
| KR20000043055A (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100415095B1 (ko) | 반도체소자의제조방법 | |
| KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| KR100234381B1 (ko) | 반도체 장치 제조방법 | |
| KR940010500B1 (ko) | 반도체 장치의 제조방법 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080317 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |