KR970030750A - 반도체장치 및 그것을 사용한 전자장치 - Google Patents
반도체장치 및 그것을 사용한 전자장치 Download PDFInfo
- Publication number
- KR970030750A KR970030750A KR1019960054777A KR19960054777A KR970030750A KR 970030750 A KR970030750 A KR 970030750A KR 1019960054777 A KR1019960054777 A KR 1019960054777A KR 19960054777 A KR19960054777 A KR 19960054777A KR 970030750 A KR970030750 A KR 970030750A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor chip
- semiconductor device
- hole group
- power supply
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체장치 및 그것을 사용한 전자장치에 관한 것으로서, 보다 한층의 고속동작 또는 보다 한층의 고집적도를 달성하기 위해, 신호배선과는 별개로 마련하고 전원계통의 배선의 길이를 짧게 하는 것에 의해 또는 전원계통의 배선의 갯수를 증가시키는 것에 의해, 전원계통의 인덕턴스를 저감하고 반도체장치의 한층의 동작속도의 향상 또는 한층의 집적도의 증대에 대응할 수 있도록 하는 구성으로 하였다.
이러한 구성으로 하는 것에 의해, 반도체장치의 한층의 고속화나 집적도의 한층의 향상이 가능하게 되고, 또 전자회로나 전자장치의 고속화, 기능의 복잡화가 가능하게 되어 전자산업계의 진보와 발전에 공헌할 수 있게 되었으며, 배선길이의 단축을 가능하게 하고 반도체장치의 정상인 고속동작을 실현할 수 있다는 효과가 얻어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 3은 본 발명의 실시예에 관한 반도체소자를 탑재한 상태에서의 BGA기판의 주요부 단면도.
Claims (12)
- 기판, 상기 기판 상며에 마련된 반도체칩 상기 기판 하면에 마련된 여러개의 납땜패드를 구비한 반도체장치로서, 상기 기판이 상기 기판의 외주부분에 마련된 상기 반도체 칩의 신호용 배선과 접속하는 제 1스루홀군 및 상기 기판의 상기 반도체칩 탑재위치 주변에 마련된 상기 반도체칩의 전원 또는 접지용 배선과 접속하는 제 2스루홀군을 구비한 것을 특징으로 하는 반도체장치.
- 제 1항에 있어서, 상기 기판 상면에는 상기 반도체칩의 신호용 단자와 상기 신호용 배선을 와이어본딩에 의해 접속하기 위한 제 1본딩패드 및 상기 반도체칩의 전원 또는 접지용 단자와 상기 전원 또는 접지용 배선을 와이어본딩에 의해 접속하기 위한 제 2본딩패드가 배치되는 것을 특징으로 하는 반도체장치.
- 제 2항에 있어서, 상기 제 2본딩패드는 상기 제 1본딩패드와 상기 반도체칩 사이에 배치되는 것을 특징으로 하는 반도체장치.
- 제 3항에 있어서, 상기 여러개의 납땜패드는 상기 제 1스루홀군과 상기 제 2스루홀군으로 형성되는 영역 및 상기 제 2스루홀군으로 형성되는 영역에 배치되는 것을 특징으로 하는 반도체장치.
- 제 1항에 있어서, 상기 여러개의 납땜패드의 적어도 일부는 상기 제 1스루홀군과 상기 제 2스루홀군으로 형성되는 영역에 배치되는 것을 특징으로 하는 반도체장치.
- 제 1항에 있어서, 상기 기판의 한변의 칫수를 a, 상기 반도체 칩의 한변의 칫수를 b로 한 경우, 상기 기판의 외주부분은 상기 기판의 외주에서 (a-b)/8의 범위이고, 상기 반도체칩 탑재위치 주변은 상기 반도체칩 탑재위치의 외주에서 (a-b)/8)의 범위인 것을 특징으로 하는 반도체장치.
- 기판, 상기 기판 상면에 마련된 반도체칩 및 상기 기판 하면에 마련된 여러개의 납땜패드를 구비한 반도체장치로서, 상기 반도체칩의 전원 또는 접지용 납땜패드의 적어도 몇개인가를 상기 기판의 중앙부분에 배치한 것을 특징으로 하는 반도체장치.
- 제 7항에 있어서, 상기 기판은 상기 기판의 상기 반도체칩 탑재위치 주변에 마련된 상기 반도체칩의 전원 또는 접지용 배선과 접속하는 스루홀군을 구비하고, 상기 전원 또는 접지용 납땜패드는 상기 반도체칩의 전원 또는 접지용 배선과 접속하는 스루홀군과 전기적으로 접속하는 것을 특징으로 하는 반도체장치.
- 기판, 상기 기판 상면에 마련된 반도체칩 및 상기 기판 하면에 마련된 여러개의 납땜패드를 구비한 반도체장치로서, 상기 기판이 상기 기판의 외주부분에 마련된 상기 반도체칩의 신호용 배선과 접속하는 제 1스루홀군 및 상기 기판의 상기 반도체칩 탑재위치 주변에 마련된 상기 반도체칩의 전원 또는 접지용 배선과 접속하는 제 2스루홀군을 구비하고, 상기 여러개의 납땜패드가 상기 제 1스루홀군과 상기 제 2스루홀군으로 형성되는 영역 및 상기 제 2스루홀군으로 형성되는 영역에 배치되고, 상기 반도체칩의 전원전극 또는 접지전극부터 상기 전원 또는 접지용 납땜패드까지의 배선거리가 상기 반도체칩의 신호전극부터 상기 신호용 납땜까지의 배선거리보다 짧은 것을 특징으로 하는 반도체장치.
- 제 9항에 있어서, 상기 기판 상면에는 상기 반도체칩의 신호용 배선을 와이어본딩에 의해 접속하기 위한 제 1본딩패드 및 상기 반도체칩의 전원 또는 접지용 단자와 상기 전원 또는 접지용 배선을 와이어본딩에 의해 접속하기 위한 제 2본딩패드가 배치되는 것을 특징으로 하는 반도체장치.
- 제 10항에 있어서, 상기 제 2본딩패드는 상기 제 1본딩패드와 상기 반도체칩 사이에 배치되는 것을 특징으로 하는 반도체장치.
- 제 1항∼제 11항 중 어느 한 항에 기재된 상기 반도체장치를 사용한 것을 특징으로 하는 전자장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-310861 | 1995-11-29 | ||
JP31086195A JP3294490B2 (ja) | 1995-11-29 | 1995-11-29 | Bga型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970030750A true KR970030750A (ko) | 1997-06-26 |
KR100240525B1 KR100240525B1 (ko) | 2000-01-15 |
Family
ID=18010279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960054777A KR100240525B1 (ko) | 1995-11-29 | 1996-11-18 | 반도체장치 및 그것을 사용한 전자장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6163071A (ko) |
JP (1) | JP3294490B2 (ko) |
KR (1) | KR100240525B1 (ko) |
CN (2) | CN1089491C (ko) |
MY (1) | MY124454A (ko) |
SG (1) | SG47197A1 (ko) |
TW (1) | TW309640B (ko) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734545B1 (en) * | 1995-11-29 | 2004-05-11 | Hitachi, Ltd. | BGA type semiconductor device and electronic equipment using the same |
MY123146A (en) * | 1996-03-28 | 2006-05-31 | Intel Corp | Perimeter matrix ball grid array circuit package with a populated center |
JP3797797B2 (ja) * | 1997-08-13 | 2006-07-19 | 三菱化学株式会社 | 半導体発光素子の製造方法 |
JP3447961B2 (ja) * | 1998-08-26 | 2003-09-16 | 富士通株式会社 | 半導体装置の製造方法及び半導体製造装置 |
WO2000042896A2 (en) * | 1999-01-19 | 2000-07-27 | Koninklijke Philips Electronics N.V. | X-ray detector |
JP2001203470A (ja) * | 2000-01-21 | 2001-07-27 | Toshiba Corp | 配線基板、半導体パッケージ、および半導体装置 |
US6403896B1 (en) * | 2000-09-27 | 2002-06-11 | Advanced Semiconductor Engineering, Inc. | Substrate having specific pad distribution |
US8623710B1 (en) | 2000-11-28 | 2014-01-07 | Knowles Electronics, Llc | Methods of manufacture of bottom port multi-part surface mount silicon condenser microphone packages |
US7434305B2 (en) | 2000-11-28 | 2008-10-14 | Knowles Electronics, Llc. | Method of manufacturing a microphone |
DE10121241B4 (de) * | 2001-04-30 | 2005-07-07 | Infineon Technologies Ag | Integrierte Schaltung |
CA2390627C (en) * | 2001-06-18 | 2007-01-30 | Research In Motion Limited | Ic chip packaging for reducing bond wire length |
EP1434264A3 (en) * | 2002-12-27 | 2017-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method using the transfer technique |
WO2005013359A1 (ja) * | 2003-07-31 | 2005-02-10 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
US7074049B2 (en) * | 2004-03-22 | 2006-07-11 | Johnstech International Corporation | Kelvin contact module for a microcircuit test system |
CN100447966C (zh) * | 2004-05-12 | 2008-12-31 | 库利克和索夫工业公司 | 集成球与过孔的封装和形成工艺 |
JP4591886B2 (ja) * | 2004-07-21 | 2010-12-01 | ローム株式会社 | 半導体装置を用いた電源回路装置 |
DE102005008511B4 (de) | 2005-02-24 | 2019-09-12 | Tdk Corporation | MEMS-Mikrofon |
DE102005008512B4 (de) | 2005-02-24 | 2016-06-23 | Epcos Ag | Elektrisches Modul mit einem MEMS-Mikrofon |
DE102005053767B4 (de) | 2005-11-10 | 2014-10-30 | Epcos Ag | MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau |
DE102005053765B4 (de) | 2005-11-10 | 2016-04-14 | Epcos Ag | MEMS-Package und Verfahren zur Herstellung |
KR100681398B1 (ko) * | 2005-12-29 | 2007-02-15 | 삼성전자주식회사 | 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지 |
JP2007235004A (ja) * | 2006-03-03 | 2007-09-13 | Mitsubishi Electric Corp | 半導体装置 |
US7616451B2 (en) * | 2006-10-13 | 2009-11-10 | Stmicroelectronics S.R.L. | Semiconductor package substrate and method, in particular for MEMS devices |
JP2009054993A (ja) * | 2007-08-02 | 2009-03-12 | Tokyo Electron Ltd | 位置検出用治具 |
JP5255929B2 (ja) * | 2008-07-04 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9374643B2 (en) | 2011-11-04 | 2016-06-21 | Knowles Electronics, Llc | Embedded dielectric as a barrier in an acoustic device and method of manufacture |
US8767982B2 (en) | 2011-11-17 | 2014-07-01 | Invensense, Inc. | Microphone module with sound pipe |
JP2013236039A (ja) * | 2012-05-11 | 2013-11-21 | Renesas Electronics Corp | 半導体装置 |
US9738515B2 (en) * | 2012-06-27 | 2017-08-22 | Invensense, Inc. | Transducer with enlarged back volume |
US9078063B2 (en) | 2012-08-10 | 2015-07-07 | Knowles Electronics, Llc | Microphone assembly with barrier to prevent contaminant infiltration |
DE102013106353B4 (de) * | 2013-06-18 | 2018-06-28 | Tdk Corporation | Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement |
US9794661B2 (en) | 2015-08-07 | 2017-10-17 | Knowles Electronics, Llc | Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package |
WO2020097767A1 (zh) * | 2018-11-12 | 2020-05-22 | 北京比特大陆科技有限公司 | 电路板及超算设备 |
JP7238481B2 (ja) * | 2019-03-05 | 2023-03-14 | 株式会社アイシン | 半導体モジュール及び半導体装置 |
CN113008353B (zh) * | 2021-02-10 | 2022-07-01 | 西北工业大学 | 集成式多阵元的小型换能器基阵设计方法及小型换能器基阵 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4437141A (en) * | 1981-09-14 | 1984-03-13 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
US4614194A (en) * | 1984-01-20 | 1986-09-30 | Cordis Corporation | Implantable pulse generator having a single printed circuit board for carrying integrated circuit chips thereon with chip carrier means |
JPH0324753A (ja) * | 1989-06-22 | 1991-02-01 | Nec Corp | 半導体装置用パッケージ |
US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
JPH04352436A (ja) * | 1991-05-30 | 1992-12-07 | Fujitsu Ltd | 半導体装置 |
JP3228583B2 (ja) * | 1992-03-31 | 2001-11-12 | 株式会社東芝 | 半導体集積回路装置 |
US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
US5592025A (en) * | 1992-08-06 | 1997-01-07 | Motorola, Inc. | Pad array semiconductor device |
US5283717A (en) * | 1992-12-04 | 1994-02-01 | Sgs-Thomson Microelectronics, Inc. | Circuit assembly having interposer lead frame |
US5457340A (en) * | 1992-12-07 | 1995-10-10 | Integrated Device Technology, Inc. | Leadframe with power and ground planes |
JPH06302757A (ja) * | 1993-04-15 | 1994-10-28 | Ibiden Co Ltd | 電子部品搭載装置及びその実装方法 |
JPH0738008A (ja) * | 1993-06-25 | 1995-02-07 | Matsushita Electric Works Ltd | チップキャリア |
US5490324A (en) * | 1993-09-15 | 1996-02-13 | Lsi Logic Corporation | Method of making integrated circuit package having multiple bonding tiers |
US5545923A (en) * | 1993-10-22 | 1996-08-13 | Lsi Logic Corporation | Semiconductor device assembly with minimized bond finger connections |
US5380681A (en) * | 1994-03-21 | 1995-01-10 | United Microelectronics Corporation | Three-dimensional multichip package and methods of fabricating |
JPH07297313A (ja) * | 1994-04-20 | 1995-11-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US5583378A (en) * | 1994-05-16 | 1996-12-10 | Amkor Electronics, Inc. | Ball grid array integrated circuit package with thermal conductor |
US5444303A (en) * | 1994-08-10 | 1995-08-22 | Motorola, Inc. | Wire bond pad arrangement having improved pad density |
US5442230A (en) * | 1994-09-16 | 1995-08-15 | National Semiconductor Corporation | High density integrated circuit assembly combining leadframe leads with conductive traces |
US5801440A (en) * | 1995-10-10 | 1998-09-01 | Acc Microelectronics Corporation | Chip package board having utility rings |
US5672911A (en) * | 1996-05-30 | 1997-09-30 | Lsi Logic Corporation | Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package |
US5691568A (en) * | 1996-05-31 | 1997-11-25 | Lsi Logic Corporation | Wire bondable package design with maxium electrical performance and minimum number of layers |
-
1995
- 1995-11-29 JP JP31086195A patent/JP3294490B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-18 KR KR1019960054777A patent/KR100240525B1/ko not_active IP Right Cessation
- 1996-11-25 TW TW085114513A patent/TW309640B/zh not_active IP Right Cessation
- 1996-11-26 SG SG1996011438A patent/SG47197A1/en unknown
- 1996-11-26 MY MYPI96004933A patent/MY124454A/en unknown
- 1996-11-27 US US08/757,350 patent/US6163071A/en not_active Expired - Lifetime
- 1996-11-29 CN CN96123495A patent/CN1089491C/zh not_active Expired - Fee Related
- 1996-11-29 CN CNB021233454A patent/CN1294651C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1169593A (zh) | 1998-01-07 |
TW309640B (ko) | 1997-07-01 |
JPH09148476A (ja) | 1997-06-06 |
SG47197A1 (en) | 1998-03-20 |
CN1492498A (zh) | 2004-04-28 |
CN1089491C (zh) | 2002-08-21 |
US6163071A (en) | 2000-12-19 |
CN1294651C (zh) | 2007-01-10 |
JP3294490B2 (ja) | 2002-06-24 |
KR100240525B1 (ko) | 2000-01-15 |
MY124454A (en) | 2006-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970030750A (ko) | 반도체장치 및 그것을 사용한 전자장치 | |
US6448639B1 (en) | Substrate having specific pad distribution | |
KR0163871B1 (ko) | 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지 | |
US6879039B2 (en) | Ball grid array package substrates and method of making the same | |
KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
KR100301649B1 (ko) | 반도체장치 | |
US7247944B2 (en) | Connector assembly | |
EP1895586A3 (en) | Semiconductor package substrate | |
KR940022755A (ko) | 반도체 장치 및 그 제조방법과 반도체장치용 리드프레임(Lead frame) | |
KR940008109A (ko) | 반도체집적회로장치 | |
TW358230B (en) | Semiconductor package | |
US5140496A (en) | Direct microcircuit decoupling | |
US8637975B1 (en) | Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area | |
KR960032705A (ko) | 반도체 집적회로장치 | |
KR970067799A (ko) | 반도체장치 | |
KR100850286B1 (ko) | 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈 | |
US6403896B1 (en) | Substrate having specific pad distribution | |
JPH07147347A (ja) | 集積回路装置 | |
JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
JP3166490B2 (ja) | Bga型半導体装置 | |
KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
US5650665A (en) | Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate | |
US7091608B2 (en) | Chip package | |
KR960019683A (ko) | 반도체 장치 | |
KR100367729B1 (ko) | 멀티플 라인 그리드 어레이 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20131001 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |