JPS616846A - コンデンサ付プラグインパツケ−ジ - Google Patents

コンデンサ付プラグインパツケ−ジ

Info

Publication number
JPS616846A
JPS616846A JP59127869A JP12786984A JPS616846A JP S616846 A JPS616846 A JP S616846A JP 59127869 A JP59127869 A JP 59127869A JP 12786984 A JP12786984 A JP 12786984A JP S616846 A JPS616846 A JP S616846A
Authority
JP
Japan
Prior art keywords
capacitor
chip
package
pads
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59127869A
Other languages
English (en)
Inventor
Yuji Iwata
岩田　勇治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59127869A priority Critical patent/JPS616846A/ja
Publication of JPS616846A publication Critical patent/JPS616846A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、プリント配線板に使用するプラグインパッケ
ージに関するもので、特に電源とグランド間のノイズを
有効的に吸収することのできるコンデンサ付プラグイン
パッケージの構造に関するものである。
従来の技術 近年、コンピュータの性能はますます高速度のものが要
求されてきており、そのために電子回路は高速度、高集
積度のＩＣチップおよびこれらのＩＣチップを高密度に
実装したプラグインパッケージが実現するに至っている
。このプラグインノくッケージをプリント配線板に実装
して使用した場合、電源とグランド間で発生するノイズ
を吸収することが必須である。
従来この種のＩＣチップを塔載したプラグインパッケー
ジは、第３図に示す様な構造を有していた。そのために
、このプラグインパッケージをプリント配線板に実装し
てノイズ吸収を行なうために、第４図及び第５図に示す
ようにプリント配線板上で、プラグインパッケージの周
囲に単体のコンデンサを実装する方法をとっていた。
しかし、このような実装方法では、プリント配線板にお
ける実装密度が高められないという欠点があった。
発明が解決しようとする問題点 本発明の目的は、上讃冬点、すなわちプリント配線板の
実装密度が高められないという問題点を解決するプラグ
インパッケージを提供することにある。
問題点を解決するための手段 本発明は上述の問題点を解決するために、セラミック基
板の表面に１個のＩＣチップを搭載するだめの複数個の
ボンディングパッドと、前記セラミック基板の裏面に複
数本のリードピンと、前記ボンディングパッドと前記リ
ードピンとのそれぞれを接続する複数個の接続配線とを
有するブラッグインパッケージにおいて、前記ＩＣチッ
プ用ポンディ／グバッドエリャに隣接して設けられた少
なくとも２個のコンデンサパッド間にコンデンサを搭載
し、かつ前記２個のコンデンサパッドを前記ボンディン
グパッドの電源端子およびグランド端子にそれぞれ内部
接続した構成を採用するものである。
実施例 次に本発明の実施例について図面を参照して詳細に説明
する。
本発明の一実施例を示す第１図において、本発明のコン
デンサ付プラグインパッケージは、セラミック基板１と
、ボンディングパッド２と、接続配線３と、リードピン
４と、グイアホール配線５と、コンデンサ電極７をもつ
コンデンサチップ６と、コンデンサパッド８と、コンデ
ンサ接着剤９とから構成されておシ、セラミック基板１
の表面には、ＩＣの端子数に等しい複数個のボンディン
グパッド２と、このボンゲイングパッドエリャに隣接し
て２個のコンデンサパッド８が形成されておシ、ボンデ
ィングパッド２の各々には、セラミック基板１０表面に
形成された複数個の接続配線３の各々がつながれておシ
、さらに接続配線３の各々は、セラミック基板１内に形
成されたグイアホール配線５と接続配線３の各々を経由
してセラミック基板１の裏面に立てられたリードピン４
に接続されている。又、コンデンサパッド８は、それぞ
れグイアホール配線５を経て、ボンディングパッド２か
らの電源及びグランドのラインに内部接続され、かつコ
ンデンサテップ６のコンデンサ電極７に対しコンデンサ
接着剤９により固着接続されている。
第２図は第１図の実施例にＩＣチップ１０を塔載して、
ＩＣチップの保護用キャップ１３を取シ付けた状態を示
す断面図であシ、ボンディングワイヤ１１、ＩＣ接着剤
１２、キャップ接着剤１４を使用して組み立てたところ
を示している。
以上に述べた本発明に係るコンデンサ付プラグインパッ
ケージは、外形寸法を従来のプラグインパッケージとほ
ぼ同サイズで実現できるので、プる。
なお第１図の実施例では、コンデンサパッド８にコンデ
ンサチップ６が１測置着接続されているが、さらにノイ
ズ吸収を良くするため、コンデンサパッドを多くして複
数個のコンデンサを搭載することも可能である。
発明の詳細 な説明したように１本発明によれば、ＩＣチップに隣接
してコンデンサを配置し、このコンデンサの両極を電源
およびグランドのライン間に接続する構成を採用するこ
とによ、り、ＩＣチップを実装するプリント配線板の配
線領域の拡大と配線の高密度化ならびに実装部品の高密
度化が可能になる。また電気的特性を優れたものとする
だめのノイズ吸収が可能になるという効果がある。
【図面の簡単な説明】
第１図は不発ＭＫ係るコンデンサ付プラグインパッケー
ジの一実施例を示す断面図、第２図は第１図の実施例に
ＩＣチップを搭載して保護用キャツブを接着した状態を
示す断面図、第３図は従来のプラグインパッケージの一
例を示す断面図、第４図、第５図はプリント配線板に第
３図の従来のプラグインパッケージとコンデンサとを実
装した状態を示す断面図および全体の斜視図である。 １・・・・・・セラミック基板、２・・・・・・ボンデ
ィングパッド、３・・・・・・接続配線、４・・・・・
・リードピン、５・・・・・・グイアホール配線、６・
・・・・・コンデンサチップ、７・・・・・・コンデン
サ電極、８・・・・・・コンデンサパッド、９・・・・
・・コンデンサ接着剤、１０・・・・・・ＩＣチップ、
１１・・・・・・ボンディングパッド、１２・・・・・
・ＩＣチップ接着剤、１３・・・・・・保護用キャップ
、１４・・・・・・キャップ接着剤、１５・・・・・・
コンデンサ、１６・・・・・・プリント配線板、１７・
・・・・・プリント接続配線、１８・・・・・・スルホ
ール。 第７図 ｂｚ図

Claims (1)

    【特許請求の範囲】
  1. セラミック基板の表面に１個のＩＣチップを塔載するた
    めの複数個のボンディングパッドと、前記セラミック基
    板の裏面に複数本のリードピンと、前記ボンディングパ
    ッドと前記リードピンとのそれぞれを接続する複数個の
    接続配線とを有するプラグインパッケージにおいて、前
    記ＩＣチップ用ボンディングパッドエリヤに隣接して設
    けられた少なくとも２個のコンデンサパッド間にコンデ
    ンサを搭載し、かつ前記２個のコンデンサパッドを前記
    ボンディングパッドの電源端子およびグランド端子にそ
    れぞれ内部接続したことを特徴とするコンデンサ付プラ
    グインパッケージ。
JP59127869A 1984-06-21 1984-06-21 コンデンサ付プラグインパツケ−ジ Pending JPS616846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59127869A JPS616846A (ja) 1984-06-21 1984-06-21 コンデンサ付プラグインパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59127869A JPS616846A (ja) 1984-06-21 1984-06-21 コンデンサ付プラグインパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS616846A true JPS616846A (ja) 1986-01-13

Family

ID=14970658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59127869A Pending JPS616846A (ja) 1984-06-21 1984-06-21 コンデンサ付プラグインパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS616846A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260825A (ja) * 1986-05-08 1987-11-13 Agency Of Ind Science & Technol 光学異方性芳香族ポリエステル
JPH023423A (ja) * 1988-01-13 1990-01-09 Bayer Ag 芳香族ポリエステルの製法
US4945399A (en) * 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
US4950057A (en) * 1987-11-30 1990-08-21 Asahi Kogaku Kogyo Kabushiki Kaisha Progressive multi-focal ophthalmic lens
JPH0324125A (ja) * 1989-05-25 1991-02-01 Hoechst Celanese Corp 改良されたポリアリーレートの製造法
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5097318A (en) * 1988-04-04 1992-03-17 Hitachi, Ltd. Semiconductor package and computer using it
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US6043987A (en) * 1997-08-25 2000-03-28 Compaq Computer Corporation Printed circuit board having a well structure accommodating one or more capacitor components
US6198362B1 (en) 1998-03-16 2001-03-06 Nec Corporation Printed circuit board with capacitors connected between ground layer and power layer patterns
US7615869B2 (en) 2005-07-25 2009-11-10 Samsung Electronics Co., Ltd. Memory module with stacked semiconductor devices
TWI448707B (zh) * 2010-12-16 2014-08-11 Semicontest Co Ltd 半導體測試裝置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260825A (ja) * 1986-05-08 1987-11-13 Agency Of Ind Science & Technol 光学異方性芳香族ポリエステル
JPH048447B2 (ja) * 1986-05-08 1992-02-17
US4945399A (en) * 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
US4950057A (en) * 1987-11-30 1990-08-21 Asahi Kogaku Kogyo Kabushiki Kaisha Progressive multi-focal ophthalmic lens
JPH023423A (ja) * 1988-01-13 1990-01-09 Bayer Ag 芳香族ポリエステルの製法
US5097318A (en) * 1988-04-04 1992-03-17 Hitachi, Ltd. Semiconductor package and computer using it
JPH0324125A (ja) * 1989-05-25 1991-02-01 Hoechst Celanese Corp 改良されたポリアリーレートの製造法
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US6043987A (en) * 1997-08-25 2000-03-28 Compaq Computer Corporation Printed circuit board having a well structure accommodating one or more capacitor components
US6198362B1 (en) 1998-03-16 2001-03-06 Nec Corporation Printed circuit board with capacitors connected between ground layer and power layer patterns
US7615869B2 (en) 2005-07-25 2009-11-10 Samsung Electronics Co., Ltd. Memory module with stacked semiconductor devices
TWI448707B (zh) * 2010-12-16 2014-08-11 Semicontest Co Ltd 半導體測試裝置

Similar Documents

Publication Publication Date Title
KR100281813B1 (ko) 열및전기적으로개선된볼그리드패키지
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
KR100301649B1 (ko) 반도체장치
KR100426825B1 (ko) 반도체 장치
US5825628A (en) Electronic package with enhanced pad design
US7902658B2 (en) Integrated circuit having wide power lines
JP2894071B2 (ja) 半導体装置
JP2910670B2 (ja) 半導体実装構造
US20080067662A1 (en) Modularized Die Stacking System and Method
JP2001217355A (ja) 半導体装置
JP2000307005A (ja) 半導体集積回路およびプリント配線基板ならびに電子機器
US6368894B1 (en) Multi-chip semiconductor module and manufacturing process thereof
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
US5734559A (en) Staggered bond finger design for fine pitch integrated circuit packages
JPS616846A (ja) コンデンサ付プラグインパツケ−ジ
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
KR100850286B1 (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
JP2907127B2 (ja) マルチチップモジュール
KR0178567B1 (ko) 반도체 집적회로용 플랫 패키지
KR100623867B1 (ko) 반도체 회로기판의 레이아웃 방법
JP3166490B2 (ja) Ｂｇａ型半導体装置
US7071556B2 (en) Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
JPH0476211B2 (ja)
JPH11112121A (ja) 回路モジュール及び回路モジュールを内蔵した電子機器
US6459563B1 (en) Method and apparatus for polygonal heat slug