KR100301649B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100301649B1
KR100301649B1 KR1019980036655A KR19980036655A KR100301649B1 KR 100301649 B1 KR100301649 B1 KR 100301649B1 KR 1019980036655 A KR1019980036655 A KR 1019980036655A KR 19980036655 A KR19980036655 A KR 19980036655A KR 100301649 B1 KR100301649 B1 KR 100301649B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
power supply
power
terminal portion
package
Prior art date
Application number
KR1019980036655A
Other languages
English (en)
Other versions
KR19990066750A (ko
Inventor
히사시 나카무라
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990066750A publication Critical patent/KR19990066750A/ko
Application granted granted Critical
Publication of KR100301649B1 publication Critical patent/KR100301649B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명에 따르면, 테이프(8)상에 반도체 칩(2)이 다이본딩되어 있다. 반도체 칩(2)의 상면(上面)에는 전원을 공급하기 위한 복수의 전원용 전극(10)이 형성되고, 하면(下面)에는 신호를 송수신하기 위한 복수의 신호용 전극(12)이 형성되어 있다. 반도체 칩(2) 및 테이프(8) 등은 패키지(9)내에 봉지(封止)되어 있다. 패키지(9)의 외부에 형성된 전원 배선(16)이 전원용 전극(12)에 접속되어 있다. 이에 따라, 반도체 칩에 의해 발생하는 열이 효율적으로 방출됨과 동시에, 신호용 전극의 증가를 도모할 수 있는 반도체 장치를 얻을 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 특히, 동작시에 발생하는 열이 효율적으로 방출되는 반도체 장치에 관한 것이다.
최근, 대용량의 정보를 처리하기 위해, 집적 회로(이하, 「IC」라고 기술함)에 있어서의 고속 동작이 점차 요구되고 있다. 이러한 고속 동작에 대응하기 위해, 소정의 신호를 입출력시키기 위한, IC에 마련되는 신호핀의 수가 증가하고 있다. 또한, IC의 소비 전력도 증가하기 때문에, 전원을 공급하기 위한 전원핀의 수도 증가하고 있다.
한편, 반도체 칩을 봉입(封入)한 패키지에 있어서는, 고밀도 실장을 실현하기 위해 반도체 칩의 크기에 보다 가까운 사이즈가 요망되고 있다.
우선, 제 1 종래기술로서, 반도체 칩을 봉지(封止)한 패키지를 포함하는 반도체 장치의 일례에 대해 도면을 이용하여 설명한다. 도 7은 화인 피치·볼·그리드·어레이(fine-pitch ball grid array)(이하,「화인 피치 BGA」라고 기술함)의 구조를 도시한 것이다. 도 7을 참조하면, 에폭시(epoxy)계 수지를 함침(含浸)시킨 유리시트(이하,「테이프」라고 기술함)(106)의 한쪽 면에 점착층(105)을 개재시켜, 반도체 칩(102)이 다이본딩되어 있다. 테이프(106)의 주변 근방에는, 복수의 패드 전극(107)이 형성되어 있다. 각 패드 전극(107)은 금선(金線;gold wire)(104)에 의해 반도체 칩(102)의 소정 영역과 전기적으로 접속되어 있다.
한편, 테이프(106)의 다른쪽 면에는, 복수의 땜납볼(108)이 형성되어 있다. 각 땜납볼(108)은 테이프(106)에 형성된 소정의 배선에 의해 패드 전극(107)과 전기적으로 접속되어 있다. 반도체 칩(102)은 몰드 수지(110)에 의해 테이프(106)상에 봉지되어 있다.
화인 피치 BGA에 있어서는, 전극핀으로서의 땜납볼을 어레이 형상으로 배치할 수 있기 때문에, 작은 패키지로 많은 핀을 형성하는데 유리하다.
다음에, 제 2 종래기술로서의 반도체 장치의 다른 예에 대하여 도면을 이용하여 설명한다. 도 8은 칩·스케일·패키지(이하,「CSP」라고 기술함)의 구조를 도시한 것이다. 도 8을 참조하면, 반도체 칩(102)의 표면에는 복수의 외부 전극(109)이 마련되어 있다. 각 외부 전극(109)은 금속 배선(111) 및 패드 전극(107)을 거쳐 반도체 칩(102)의 소정의 영역과 전기적으로 접속되어 있다. 반도체 칩(102)은 몰드 수지(110)에 의해 봉지되어 있다.
CSP에서는, 반도체 칩(102)과 거의 동일한 크기를 갖고, 보다 많은 핀을 형성하는 것이 가능하다. 또한, 기판상에 실장하기 위한 면적도 비교적 작아져서 고밀도로 실장할 수 있게 된다.
그러나, 상술한 화인 피치 BGA나 CSP에서는, 소비 전력이 비교적 커서, 반도체 칩으로부터 발생하는 열이 문제로 되었다. 그래서, 이러한 열을 방출시키기 위해 여러가지 대책이 채택되고 있다.
다음에, 제 3 종래기술로서, 이러한 열을 효과적으로 방출시키는 반도체 장치의 일례에 대하여, 일본국 특허 공개 평성 제7-50368호 공보에 개시된 반도체 장치에 근거하여 설명한다. 도 9는 동(同) 공보에 개시된 반도체 장치의 일단면을 도시한 것이다. 도 10는 캡(cap) 부분을 제거한 반도체 장치 일면의 평면을 도시한 것이다. 우선, 도 9를 참조하면, 반도체 칩(120)은 그의 뒷면이 패키지(125)에 고정되어, 캡(123) 및 패키지(125)에 의해 형성되는 공간내에 봉입되어 있다. 그리고, 반도체 칩(120)의 상면과 캡(123)의 내면 사이에는, 공극(gap)이 형성되어 있다.
반도체 칩(120)상의 전원은 핀(129), 배선(127), 전원용 전극(124), 땜납(132), 전원용 패드(122)를 통해 외부 회로로부터 공급된다. 또한, 외부 회로와 반도체 칩(120) 사이의 신호는 핀(130), 배선(128), 리드(126), 본딩 와이어(131), 본딩 패드(121)를 통해 송수신된다. 특히, 반도체 칩(120)의 표면에 형성된 전원용 패드(122)는 도 10에 도시하는 바와 같이 그 면적을 보다 크게 할 수 있다.
본 반도체 장치에 따르면, 동작시에 있어서, 반도체 칩(120)에서 발생한 열은 반도체 칩(120)의 뒷면으로부터 패키지(125)로 전도되는 한편, 전원용 패드(122), 땜납(132) 및 전원용 전극(124)을 거쳐 캡(123)으로 전도된다. 이로써, 패키지(125) 및 캡(123) 양쪽으로부터 열을 방출시키는 것이 가능해져, 반도체 칩(120)에서 발생하는 열을 외부로 충분히 방출할 수 있다.
또한, 전원용 전극(124)이나 전원용 패드(122)를 마련함으로써, 본딩 패드(121)를 거쳐 반도체 칩(120)으로 공급되는 전원을 저감시킬 수 있어, 그 저감한 분만큼, 본딩 패드(121)를 반도체 칩(120)과 외부 회로 사이의 신호용으로 이용할 수 있다. 그 결과, 본딩 패드(121)의 신호용으로 사용되는 개수를 종래에 비해 늘릴 수 있다.
그러나, 상술한 제 3 종래기술의 반도체 장치에서는, 이하에 설명하는 것과 같은 문제점이 있었다. 우선, 반도체 칩(120)으로의 전원 공급은 전원용 전극(124)을 거쳐 공급된다. 이 때문에, 반도체 칩(120)에 전원용 본딩 패드를 마련할 필요가 없어, 그 만큼 전원 이외의 신호용 본딩 패드를 보다 많이 마련할 수 있다. 그런데, 전원은 패키지(125)에 마련된 핀(129)으로부터 반도체 칩(120)으로 공급된다. 이 때문에, 패키지(125)의 소정의 영역에 마련되는 핀(129)의 총 개수에 있어서 변함이 없어, 그 영역에 새롭게 신호용 핀을 마련하는 것이 곤란하였다.
또한, 캡(123)으로 전해진 열은 캡(123) 및 패키지(125)의 표면적이 클수록 효율적으로 방출되는데, 비교적 작은 캡(123) 및 패키지(125)에서는 충분히 방출되지 않는 경우가 있었다.
본 발명의 목적은 상기 문제점을 해결하기 위해 이루어진 것으로, 동작시에 발생하는 열이 충분히 방출됨과 동시에, 신호용 핀의 증설을 도모할 수 있는 반도체 장치를 제공하는 것이다.
도 1은 본 발명의 실시예 1에 따른 반도체 장치의 패키지내 일면의 평면을 도시하는 도면,
도 2는 도 1에 도시하는 A-A에 있어서의 단면을 도시하는 도면,
도 3은 본 발명의 실시예 1에 있어서의, 반도체 장치 일면의 평면을 도시하는 도면,
도 4는 도 3에 도시하는 B-B에 있어서의 단면을 도시하는 도면,
도 5는 본 발명의 실시예 2에 따른 반도체 장치의 일측면을 도시하는 도면,
도 6은 본 발명의 실시예 2에 있어서, 반도체 장치의 변형예의 일측면을 도시하는 도면,
도 7은 제 1 종래기술에 있어서의 반도체 장치의 부분 단면을 도시하는 사시도,
도 8은 제 2 종래기술에 있어서의 반도체 장치의 부분 단면을 도시하는 사시도,
도 9는 제 3 종래기술에 있어서의 반도체 장치의 일단면을 도시하는 도면,
도 10은 도 9에 도시하는 반도체 장치 일면의 평면을 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
2 : 반도체 칩 4 : 본딩 와이어
6 : 본딩 패드 7 : 패드 전극
8 : 테이프 9 : 패키지
10 : 전원용 전극 12 : 신호용 전극
14a, 14b, 14c, 14d : 프린트 기판 15 : 프린트 기판상 전원 배선
16 : 전원 배선
본 발명의 일국면에 있어서의 반도체 장치는, 반도체 칩과, 패키지 부재와, 전원 단자부 및 복수의 신호 단자부와, 전원 배선부를 구비하고 있다. 패키지 부재는 반도체 칩을 수용한다. 전원 단자부 및 복수의 신호 단자부는 패키지 부재에 배치되어, 반도체 칩과 각각 전기적으로 접속되어 있다.
전원 배선부는 전원 단자부와 전기적으로 접속되고, 패키지 부재의 외부에 마련되어 있다. 전원 단자부 및 전원 배선부는, 신호 단자부가 배치되는 패키지 부재의 면과는 다른 면에 배치되어 있다.
이 구성에 따르면, 전원 단자부는 신호 단자부가 배치되는 패키지 부재의 면과는 다른 면에 배치된다. 이 때문에, 양자가 패키지 부재의 동일면에 배치되는 경우와 비교할 때, 신호 단자부가 배치되는 면에는 전원 단자부를 동일면에 배치하지 않는 만큼, 신호 단자부를 증설할 수 있다. 또한, 전원 단자부가 배치되는 면에는 신호 단자부가 배치되지 않기 때문에, 전원 단자부에 접속되는 전원 배선부의 배선폭을 보다 크게 설정할 수 있다. 이에 따라, 전원 배선부의 표면적을 증대할 수 있어, 반도체 칩으로부터 전원 단자부를 거쳐 전원 배선부로 전도된 열이 효율적으로 방출된다.
바람직하게는, 전원 단자부 및 전원 배선부는, 신호 단자부가 배치되는 패키지 부재의 면과 서로 마주 보는 면에 배치된다.
이 경우에는 전원 배선부의 배선폭을 더욱 크게 설정할 수 있다. 그 결과, 반도체 장치의 방출을 더욱 효율적으로 실행할 수 있다.
바람직하게는, 패키지 부재를 탑재하는 소정의 배선이 형성된 기판을 포함하되, 전원 배선부는 패키지 부재를 덮도록 마련됨과 동시에, 소정의 배선과 전기적으로 접속되어 있다.
이 경우에는, 발생한 열이 전원 배선부로부터 프린트 기판으로 전도된다. 이에 따라, 열을 더욱 효율적으로 방출할 수 있다. 또한, 패키지 부재를 덮도록 마련된 전원 배선부에 의해, 반도체 칩으로의 전자 간섭(電磁 干涉;electromagnetic interference)을 억제할 수 있다.
또한 바람직하게는, 각 신호 단자부와 각각 전기적으로 접속되는 소정의 배선이 형성된 제 1 프린트 기판과, 전원 배선부가 형성된 제 2 프린트 기판을 포함하되, 반도체 칩을 수용한 패키지 부재가 제 1 프린트 기판과 제 2 프린트 기판 사이에 배치되어 있다.
이 경우, 한정된 공간내에 반도체 장치를 보다 고밀도로 실장할 수 있다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
(실시예 1)
본 발명의 실시예 1에 따른 반도체 장치에 대하여, 도 1 내지 도 4를 이용하여 설명한다. 또, 도 2는 도 1에 도시하는 A-A선 단면을 도시하고, 도 4는 도 3에 도시하는 B-B선 단면을 도시하는 도면이다. 우선, 도 1 및 도 2를 참조하면, 테이프(8)상에 반도체 칩(2)이 다이본딩되어 있다. 반도체 칩(2)의 외주 근방의 표면에는 복수의 본딩 패드(6)가 형성되어 있다. 또한, 테이프(8)의 외주 표면에는 복수의 패드 전극(7)이 마련되어 있다.
각 본딩 패드(6)와 패드 전극(7)은 본딩 와이어(4)에 의해 전기적으로 접속되어 있다. 반도체 칩(2)의 표면상에는, 반도체 칩(2)으로 전원을 공급하기 위한 전원 단자부로서의 복수의 전원용 전극(10)이 형성되어 있다. 또한, 테이프(8)의 하면(下面)에는, 반도체 칩(2)과 신호를 송수신하기 위한 신호 단자부로서 복수의 신호용 전극(12)이 형성되어 있다. 반도체 칩(2) 및 테이프(8) 등은 몰드 수지 등의 패키지(9)내에 봉지되어 있다.
또한, 도 3 및 도 4를 참조하면, 전원용 전극(10)에는, 전원 배선부로서의 전원 배선(16)이 접속되어 있다. 전원 배선(16)은 전원(Vcc) 배선(16a)과 GND 배선(16b)을 포함하고 있다. 각 신호용 전극(12)은 프린트 기판(PCB)(14a)의 표면에 형성된 소정의 배선(도시하지 않음)과 전기적으로 접속되어 있다. 전원 배선(16a)과 GND 배선(16b)은 프린트 기판(14a)의 표면에 형성된 프린트 기판상의 Vcc 배선(15a)과 프린트 기판상의 GND 배선(15b)이 각각 전기적으로 접속되어 있다.
상술한 반도체 장치에 따르면, 신호용 전극(12)이 배치되는 패키지(9)의 하면에는, 전원용 전극(10)이 배치되지 않는다. 이에 따라, 패키지(9) 하면의 한정된 영역내에 전원용 전극을 배치하지 않는 만큼의 신호용 전극을 증설할 수 있다.
또한, 전원용 전극(10)에 접속되는 전원 배선(16)에 있어서는, 패키지(9)의 외부에 마련되기 때문에, 비교적 폭이 넓은 배선을 적용할 수 있다. 반도체 칩(2)에서 발생한 열은 본딩 와이어(4)로부터 패드 전극(7)으로 전도됨과 동시에, 전원용 전극(10)으로부터 전원 배선(16)으로도 전도된다. 이 때, 전원용 배선(16a)이 방출핀으로서 기능하여, 열을 효율적으로 방출할 수 있다. 또한, 전원 배선(16)으로부터 프린트 기판(14a)으로도 열을 전도시킴으로써, 더욱 효율적으로 방출할 수 있다.
또한, 반도체 장치를 고밀도로 실장하기 위하여, 반도체 칩의 크기에 보다 가까운 크기의 패키지가 요구된다. 그런데, 패키지의 크기를 작게 하면, 열이 패키지내를 흐르는 것을 방지하는 힘의 크기, 즉, 열저항이 커지게 된다. 특히, 초고속의 반도체 칩을 탑재한 반도체 장치에서는, 발열량이 커서, 패키지만으로는 충분히 방출할 수가 없는 경우가 있다. 이러한 초고속의 반도체 칩을 탑재한 경우에 있어서도, 상술한 전원 배선(16) 등에 의해 반도체 칩(2)에서 발생한 열을 효율적으로 방출할 수 있다.
또한, 패키지(9)를 덮도록 전원 배선(16)을 마련함으로써, 전원 배선(16)이 쉴드(shield)의 역할을 수행하여, 반도체 칩(2)으로의 전자 간섭을 억제할 수 있다.
또한, 본딩 와이어와 비교할 때, 비교적 구경이 큰 전원용 전극(10)에 의해반도체 칩(2)으로 전원이 공급되기 때문에, 전기 저항이나 인덕턴스를 억제할 수 있어, 안정된 전압을 반도체 칩(2)으로 공급할 수 있다.
또한, 패키지에 몰드 수지를 적용하거나, 전원용 전극 및 신호 전극에 땜납을 적용함으로써, 발생하는 열에 의한 응력도 완화할 수 있다.
(실시예 2)
본 발명의 실시예 2에 따른 반도체 장치에 대하여, 도 5를 이용하여 설명한다. 도 5를 참조하면, 반도체 칩을 탑재한 패키지(9)는 프린트 기판(14b)상에 탑재되어 있다. 각 신호용 전극(12)은 프린트 기판(14b)의 표면에 형성된 소정의 배선(도시하지 않음)과 각각 전기적으로 접속되어 있다. 프린트 기판(14c)의 한쪽 면에는, 프린트 기판상의 전원 배선(15)이 형성되어 있다. 그 프린트 기판상의 전원 배선(15)은 패키지(9)에 마련된 전원용 전극(10)에 전기적으로 접속되어 있다.
이 경우에는, 프린트 기판(14c)의 표면에 있어서, 전원 배선(15)의 배선 영역을 보다 넓게 확보할 수 있기 때문에, 전원용 전극(10)으로부터 전원용 배선(15)으로 전도된 열이 더욱 효율적으로 방출된다. 또한, 반도체 칩(2)으로 전원을 안정적으로 공급할 수 있다.
또한, 프린트 기판(14c)의 다른쪽 면에 소정의 프린트 배선을 형성함으로써, 도 6에 도시하는 바와 같이 프린트 기판(14c)상에 반도체 칩을 탑재한 패키지(9)를 더 탑재할 수 있다.
이 경우에는, 복수의 프린트 기판(14b, 14c, 14d)을 적층함으로써, 한정된공간내에 반도체 장치를 보다 고밀도로 실장할 수 있다.
또, 상기 실시예에서는, 전원용 전극(10)을, 신호용 전극(12)이 형성되어 있는 패키지(9)의 하면과 마주보는 상면에 형성한 경우에 대하여 설명하였지만, 반도체 장치의 실장 방법에 맞춰, 전원용 전극을 패키지의 측면 등에 형성하여도 무방하다. 이러한 경우에도 상술한 효과를 얻을 수 있다.
금번에 개시된 실시예는 모든 점에서 예시적인 것으로서, 제한적인 것이 아님을 고려해야 하다. 본 발명의 범위는 상기에서 설명한 범위뿐만 아니라, 특허청구의 범위에 의해 표현되고, 특허청구의 범위와 균등한 의미 및 범위에서의 모든 변경이 포함되는 것이 의도된다.
본 발명에서는, 동작시에 발생하는 열이 충분히 방출됨과 동시에, 신호용 핀의 증설을 도모할 수 있는 반도체 장치를 제공할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (4)

  1. 반도체 칩(2)과,
    상기 반도체 칩(2)을 수용하기 위한 패키지 부재(9)와,
    상기 패키지 부재(9)에 배치되고, 상기 반도체 칩(2)과 각각 전기적으로 접속된 전원 단자부(10) 및 복수의 신호 단자부(12)와,
    상기 전원 단자부(10)와 전기적으로 접속되고, 상기 반도체 칩(2)으로 전원을 공급하기 위한, 전체가 판형상 부재로 된 - 상기 판의 일부는 상기 칩과 대향하며 또한 상기 칩에 실질적으로 평행인 면을 가짐 - 전원 배선부(16)
    를 포함하되,
    상기 전원 단자부(10) 및 상기 전원 배선부(16)가 제공된 상기 패키지 부재(9)의 면은 상기 신호 단자부(12)가 제공된 상기 패키지 부재(9)의 면과는 상이하며, 상기 전원 단자부(10)는 상기 칩의 제 1 면에 배치되고, 상기 칩의 제 2 면은 테이프 부재(8)와 상기 테이프 부재(8)의 제 1 면에서 다이본딩(die-bonding)되고, 상기 신호 단자부(12)는 상기 테이프 부재(8)의 제 2 면에 배치되어 있는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 전원 단자부(10) 및 상기 전원 배선부(16)가 제공된 상기 패키지부재(9)의 면은 상기 신호 단자부(12)가 제공된 상기 패키지 부재(9)의 면과 대향하는 반도체 장치.
  3. 반도체 칩(2)과,
    상기 반도체 칩(2)을 수용하기 위한 패키지 부재(9)와,
    상기 패키지 부재(9)에 배치되고, 상기 반도체 칩(2)의 제 1 표면에서 상기 반도체 칩(2)과 접속된 전원 단자부(10)와,
    상기 패키지 부재(9)에 배치되고, 상기 반도체 칩(2)의 제 2 표면에서 상기 반도체 칩(2)과 접속된 복수의 신호 단자부(12)와,
    상기 전원 단자부(10)와 전기적으로 접속되고, 지지 인쇄회로기판 외부 소스 접속부(a supporting printed circuit board external source connection)와의 접속을 위해 제공되며, 상기 전원 단자부(10)를 통해 상기 반도체 칩(2)으로 전원을 공급하기 위한, 전체가 판형상의 부재로 된 도전구조체 - 상기 판의 일부는 상기 칩과 대향하며 또한 상기 칩에 실질적으로 평행인 면을 가짐 -
    를 포함하는 반도체 장치.
  4. 반도체 칩(2)과,
    상기 반도체 칩(2)을 수용하기 위한 패키지 부재(9)와,
    상기 패키지 부재(9)에 배치되고, 상기 반도체 칩(2)과 각각 전기적으로 접속된 전원 단자부(10) 및 복수의 신호 단자부(12)와,
    상기 전원 단자부(10)와 전기적으로 접속되고, 상기 반도체 칩(2)으로 전원을 공급하기 위한 전원 배선부(16)와,
    제각기의 상기 신호 단자부(12)와 전기적으로 접속된, 사전결정된 배선이 제공된 제 1 인쇄회로기판과,
    상기 전원 단자부(10)가 제공된 제 2 인쇄회로기판
    을 포함하되,
    상기 반도체 칩을 수용하는 상기 패키지 부재(9)는 상기 제 1 및 제 2 인쇄회로기판 사이에 배치되고,
    상기 전원 단자부(10) 및 상기 전원 배선부(16)가 제공된 패키지 부재(9)의 면은 상기 신호 단자부(12)가 제공된 상기 패키지 부재(9)의 면과 서로 대향하는
    반도체 장치.
KR1019980036655A 1998-01-08 1998-09-05 반도체장치 KR100301649B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-002506 1998-01-08
JP10002506A JPH11204679A (ja) 1998-01-08 1998-01-08 半導体装置

Publications (2)

Publication Number Publication Date
KR19990066750A KR19990066750A (ko) 1999-08-16
KR100301649B1 true KR100301649B1 (ko) 2001-10-19

Family

ID=11531263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036655A KR100301649B1 (ko) 1998-01-08 1998-09-05 반도체장치

Country Status (4)

Country Link
US (1) US6054759A (ko)
JP (1) JPH11204679A (ko)
KR (1) KR100301649B1 (ko)
TW (1) TW383477B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758630B1 (fr) * 1997-01-21 1999-04-09 Thomson Tubes Electroniques Procede de scellement etanche d'un detecteur de rayonnement a l'etat solide et detecteur obtenu par ce procede
KR100294449B1 (ko) * 1998-07-15 2001-07-12 윤종용 본딩패드하부에형성되는커패시터를구비한반도체집적회로장치
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
US6624507B1 (en) * 2000-05-09 2003-09-23 National Semiconductor Corporation Miniature semiconductor package for opto-electronic devices
US6916121B2 (en) 2001-08-03 2005-07-12 National Semiconductor Corporation Optical sub-assembly for optoelectronic modules
US6707140B1 (en) * 2000-05-09 2004-03-16 National Semiconductor Corporation Arrayable, scaleable, and stackable molded package configuration
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
US7269027B2 (en) * 2001-08-03 2007-09-11 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US7023705B2 (en) 2001-08-03 2006-04-04 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US6973225B2 (en) * 2001-09-24 2005-12-06 National Semiconductor Corporation Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package
JP4020795B2 (ja) 2003-02-14 2007-12-12 三菱電機株式会社 半導体装置
US7185821B1 (en) * 2003-07-07 2007-03-06 Cisco Technology, Inc. Method and apparatus for delivering high-current power and ground voltages using top side of chip package substrate
US6985668B2 (en) * 2003-07-15 2006-01-10 National Semiconductor Corporation Multi-purpose optical light pipe
US7156562B2 (en) * 2003-07-15 2007-01-02 National Semiconductor Corporation Opto-electronic module form factor having adjustable optical plane height
TWI376756B (en) * 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
US7355289B2 (en) * 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US8058719B2 (en) * 2007-03-23 2011-11-15 Microsemi Corporation Integrated circuit with flexible planer leads
US8018042B2 (en) * 2007-03-23 2011-09-13 Microsemi Corporation Integrated circuit with flexible planar leads
ITMI20111217A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Sistema contenitore/dissipatore per componente elettronico
ITMI20111214A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza a spessore ridotto
ITMI20111216A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico di potenza ad elevata dissipazione di calore e stabilita?
ITMI20111208A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Sistema con dissipatore di calore stabilizzato
ITMI20111218A1 (it) 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo di potenza ad elevata velocita? di commutazione
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8674509B2 (en) * 2012-05-31 2014-03-18 Freescale Semiconductor, Inc. Integrated circuit die assembly with heat spreader
US9287227B2 (en) 2013-11-29 2016-03-15 STMicroelectronics (Shenzhen) R&D Co. Ltd Electronic device with first and second contact pads and related methods
DE102020108916A1 (de) * 2020-03-31 2021-09-30 Infineon Technologies Ag Package mit Clip und Konnektor über elektronischen Komponenten

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750368A (ja) * 1993-08-05 1995-02-21 Hitachi Ltd 半導体装置
JPH07183424A (ja) * 1993-12-24 1995-07-21 Nec Corp 半導体集積回路装置
JPH09237853A (ja) * 1996-02-28 1997-09-09 Fujitsu Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5808357A (en) * 1992-06-02 1998-09-15 Fujitsu Limited Semiconductor device having resin encapsulated package structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750368A (ja) * 1993-08-05 1995-02-21 Hitachi Ltd 半導体装置
JPH07183424A (ja) * 1993-12-24 1995-07-21 Nec Corp 半導体集積回路装置
JPH09237853A (ja) * 1996-02-28 1997-09-09 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
TW383477B (en) 2000-03-01
US6054759A (en) 2000-04-25
KR19990066750A (ko) 1999-08-16
JPH11204679A (ja) 1999-07-30

Similar Documents

Publication Publication Date Title
KR100301649B1 (ko) 반도체장치
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
KR0163871B1 (ko) 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지
KR100426825B1 (ko) 반도체 장치
US6677672B2 (en) Structure and method of forming a multiple leadframe semiconductor device
US5784264A (en) MCM (Multi Chip Module) carrier with external connection teminals BGA (Ball Grid Array) type matrix array form
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US7501313B2 (en) Method of making semiconductor BGA package having a segmented voltage plane
KR20040069962A (ko) 전자 소자 캐리어를 위한 최적화된 덮개의 장착
EP0587294B1 (en) Semiconductor package
KR19990006327A (ko) 반도체장치 및 반도체장치 모듈
JPH07326644A (ja) テープキャリアおよびこれを用いた半導体デバイス の実装構造
JPS616846A (ja) コンデンサ付プラグインパツケ−ジ
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR100598652B1 (ko) 반도체장치
KR100623867B1 (ko) 반도체 회로기판의 레이아웃 방법
JP3166490B2 (ja) Ｂｇａ型半導体装置
KR100230189B1 (ko) 볼 그리드 어레이 반도체 패키지
JPH11345900A (ja) 半導体装置
KR200254077Y1 (ko) 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용인쇄회로기판
KR970001891B1 (ko) 반도체장치와 반도체장치의 제조방법
US6797993B2 (en) Monolithic IC package
JPH10107091A (ja) 電子部品の実装構造およびその製造方法
KR19980056452U (ko) 고미세형 집적회로의 방열 장치
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050623

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee