CN100447966C - 集成球与过孔的封装和形成工艺 - Google Patents

集成球与过孔的封装和形成工艺 Download PDF

Info

Publication number
CN100447966C
CN100447966C CNB2005800147664A CN200580014766A CN100447966C CN 100447966 C CN100447966 C CN 100447966C CN B2005800147664 A CNB2005800147664 A CN B2005800147664A CN 200580014766 A CN200580014766 A CN 200580014766A CN 100447966 C CN100447966 C CN 100447966C
Authority
CN
China
Prior art keywords
semiconductor device
carrier structure
conductor
lead
free air
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800147664A
Other languages
English (en)
Other versions
CN1950934A (zh
Inventor
戴维·T·贝特松
林智民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kulicke and Soffa Investments Inc
Original Assignee
Kulicke and Soffa Investments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kulicke and Soffa Investments Inc filed Critical Kulicke and Soffa Investments Inc
Publication of CN1950934A publication Critical patent/CN1950934A/zh
Application granted granted Critical
Publication of CN100447966C publication Critical patent/CN100447966C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

提供了一种加工半导体器件的方法。该方法包括提供由载体结构支持的半导体器件。载体结构限定从与半导体器件相邻的载体结构的第一表面到载体结构的第二表面的多个过孔。该方法同时包括将导体穿过一个过孔，使得导体的第一端至少部分地延伸到第二表面下。该方法同时包括将该导体的另一部分与半导体器件的一部分电连接。

Description

集成球与过孔的封装和形成工艺
交叉引用
本发明涉及并且要求2004年5月12日提交的美国临时申请序列号No.60/570,704和2005年3月9日提交的美国临时专利申请序列号No.60/660,486的优先权，其再次全部通过引用并入。
技术领域
本发明涉及用于加工半导体器件的技术，尤其涉及用于通过载体结构向半导体器件提供电学连接的技术。
背景技术
在半导体器件(如BGA器件)的加工和封装中，集成电路器件(如半导体晶圆或芯片)通常被安装在多层印刷电路板的上表面，其中，印刷电路板包括从该印刷电路板的上表面穿通到印刷电路板下表面的电镀过孔(via)。焊料球与印刷电路板下表面的电镀过孔的接触垫电学相连(如采用焊料回流工艺)。导线接合将(1)印刷电路板上表面的电镀过孔的接触垫与(2)集成电路器件的一部分(如集成电路器件上的接触垫)导电性地连接起来。因此，通过印刷电路板上的电镀过孔，集成电路器件的接触垫可与焊料球电连接。
不幸地是，这种传统的集成电路器件的加工和封装花费巨大且加工复杂。不仅如此，由于这些复杂的加工和材料组合，电性能经常会受到影响。例如，用于支持集成电路器件的多层印刷电路板趋于昂贵。同样地，焊料球材料和相关的回流工艺也趋于昂贵。
因此，需要提供一种半导体/集成电路器件的加工方法，该方法能克服上述的一种或多种缺点。
发明内容
根据本发明的一个示例实施例，提供了一种加工半导体器件的方法，所述方法包括下列步骤：提供由载体结构支持的半导体器件，该载体结构限定从与所述半导体器件相邻的该载体结构的第一表面到该载体结构的第二表面的多个过孔；将导体延伸穿过一个所述过孔，使得该导体的第一端至少部分地延伸到该第二表面下，其中由该载体结构限定的该多个过孔在该延伸步骤之前被预先限定；在该延伸步骤后，在所述导体的第一端形成无空气球；将所述无空气球至少部分地拉动至与所述第二表面相接触；以及将该导体的另一部分与该半导体器件的一部分电连接。
根据本发明的又一示例实施例，提供了一种半导体器件的加工方法。该方法包括提供一种由载体结构支持的半导体器件。该载体结构限定从与半导体器件相邻的载体结构的第一表面到载体结构的第二表面的多个过孔。该方法还包括提供了一种模板，在该模板的第一表面中设置有多个沟槽。该方法还包括将导电球至少部分地放置在沟槽中。该方法还包括在模板上对准半导体器件，使得多个过孔的至少一部分分别与一个导电球相对准。该方法还包括将导体的第一端导线接合到一个导电球上，以及将导体的第二端导线接合到半导体器件的一部分上。
附图说明
以下结合附图对本发明进行详细的说明，以使本发明更易理解。特别指出的是，按常规，图中的各个零件均未按比例制作。相反地，为清晰起见，各零件的尺寸被任意地放大或减小。附图包括下列图：
图1是本根据发明的一个示例实施例的导线接合半导体器件的侧视图；
图2是根据本发明的一个示例实施例的封装后的导线接合半导体器件的侧视图；
图3A-3E是根据本发明的一个示例实施例的用于加工半导体器件的导线接合操作的示意图；
图4是根据本发明的一个示例实施例的封装后的具有叠置导线接合的导线接合半导体器件的侧视图；
图5A-5F是根据本发明的一个示例实施例的半导体器件的加工操作的侧视图；
图6A-6D是根据本发明的一个示例实施例的半导体器件的另一加工操作的侧视图；
图7是示意根据本发明的一个示例实施例的半导体/集成电路器件的加工方法的流程图；
图8是示意根据本发明的一个示例实施例的半导体/集成电路器件的另一个加工方法的流程图；以及
图9是示意根据本发明的一个示例实施例的半导体/集成电路器件的又一个加工方法的流程图。
具体实施方式
本文中，术语“半导体器件”和“集成电路器件”意指具有半导体性质的(裸片或封装过的)任意器件，诸如晶圆、芯片、封装后的器件等。另外，这些术语可互换使用。此外，术语“半导体器件”可以指加工过的集成电路器件(如芯片或晶圆是可处理的，其安装在载体或基片上及与电学接触用导线接合等)。
本文中，术语“接触垫”意指半导体器件或基片/载体上的用于传送或接收信号(如信号、电源或接地)的任何导电区域，其不限于任何特定的配置。例如，接触垫可以是半导体芯片上的一个导电区域，配置为用于连接导线环的一端。同样，接触垫可以是载体或基片上的导电区域，配置为用于连接接合导线环的另一端。
如下通过各个示例实施例所释的，本发明提供了高成本效率封装的半导体器件(及高成本效率的半导体器件加工方法)。本发明特别适于应用在封装后的半导体器件，该半导体器件利用位于其表面的导电球/球面，从而提供与该封装后的器件(如BGA器件)的电接触；然而，本发明并不限于此。根据本发明的一个示例实施例，在单个加工中，(1)导电处(如导电球或球面)至少可以部分地形成在载体结构下，(2)导电通路(导线)可以通过位于载体结构中的过孔形成，以及(3)可以在半导体晶圆上配置互连(如导线接合)。
此外，根据本发明的一个示例实施例，提供了具有用于第二级互连(如不同的尺寸要求)的不同尺寸的球的三维封装互连。
图1是半导体器件100的侧视图。半导体器件100包括由载体结构102支持的集成电路器件104(如半导体晶圆)。虽然集成电路器件104被示为与载体结构102直接接触，但不限于此，因为可以在它们之间提供另外的结构。此外，虽然集成电路器件104被示为单个器件，但是多个叠置的器件(如相互叠置的多个晶圆/芯片)可以由载体结构102支持，其中一个或多个叠置的器件根据本发明通过载体结构电连接。
载体结构102可以以任意多种配置来构建且可以包括任意多种材料。例如，载体结构102可以是印刷电路板、分层基片或陶瓷载体；然而，如下所述，载体结构102较优地以简单且不昂贵的结构制造。例如，载体结构102可以是聚合物/塑料片(如聚苯乙烯、聚亚氨酯或聚酰亚胺片等)。
载体结构102限定从(1)集成电路器件104的第一表面延伸到(2)远离集成电路器件104的第二表面的多个孔径102a。孔径102a不一定是任何特定的形状。在图1中，孔径102a被示为楔形，以与导线接合工具(如下所述)相配套，但它们并不限于此配置。
从集成电路器件104到载体结构102的下表面提供导电通路(如包括诸如金、铜、铝、钯及其合金等材料的导线)。更具体地，这个导电通路包括导电球106(如固化的无空气球)和由从导电球开始延伸并被接合到集成电路器件104的一部分的导线108(如连接到集成电路器件104的接触垫)。优选地，导电球106由导线108的一部分通过如电子熔化棒(即EFO棒)形成。半导体器件100的结构细节将在以下进行更具体的说明，例如，参考图3A-3E。
图2示意了半导体器件112，该半导体器件基本上与图1中所示的半导体器件100是相似的，除了半导体器件112包括封装材料110，该封装材料110用于封装集成电路器件104、导体108和导电球106的一部分。
虽然图102示出了单个半导体器件(100或112)，在特定的场合，以阵列的形式加工半导体器件是实际的。例如，多个集成电路器件可在更大的载体结构上被加工，并在导线接合或其它加工(如封装)完成后被分开。
图3A-3E示意了加工半导体器件的方法的一部分。在图3A中，示出了一部分导线接合的***，包括：(1)导线接合工具306(如毛细管306)；(2)延伸穿过由导线接合工具306限定的通道的导线304；以及(3)影响导线304在由导线接合工具306限定的通道中的移动的导线夹308。
在图3A中，导线接合工具306以大致向下的方向移动，使得导线304的一部分延伸穿过由载体结构302限定的孔302a，同时导线夹308位于关闭位置。孔径302a可以以多种方式形成。例如，它们可以在导线接合操作开始前被预穿孔、预刻蚀或钻孔。或者地，孔径302a可以在导线接合操作期间由激光等形成。
在图3B中，导线夹308仍然位于关闭位置，能量310(由EFO棒等提供)被施加到导线304的一端以形成无空气球304a，导线接合工具306向载体结构310的下表面提起。在图3C中，导线夹308仍然位于封闭位置，且仍然施加能量310以对无空气球304a保温，导线接合工具306被进一步提起，使得无空气球304a进入(如熔化、用粘合剂附着等)孔302的一部分中。更具体地，根据本发明的一个示例实施例，热的无空气球304a被熔化为塑料结构(如载体的一部分被熔化)，因而被固定在其上。根据本发明的另一示例实施例，导电球(如无空气球304a)可在使用粘合剂在孔处附着于载体结构上，或者除了楔形孔(其中在载体结构的表面，孔较大，导电球能通过它进入孔中)外使用额外的粘合剂。也可以考虑其它用于将导电球固定于载体结构上的作为替代的配置。
在图3D中，无空气球304a位于固定位置，且导线夹308位于打开位置，操作导线接合工具306向由载体结构302支持的集成电路器件312缠绕导线，由此形成导线环316。在图3E中，导线夹308在关闭位置，在导线环316的末端314被导线接合到集成电路器件312的接触垫(未示出)后，导线304被切断/扯离接合导线环316。
图4是半导体器件400的侧视图。半导体器件400包括由载体结构402支持的集成电路器件404。载体结构402限定从(1)与集成电路器件404相邻的第一表面延伸到(2)远离集成电路器件404的第二表面的若干孔径。导线环408(导电球406与之相连)从载体结构402的下表面(穿过导电球406)延伸到与集成电路器件404的接触垫(未示出)接合的接合点408a。半导体器件400包括用于封装集成电路器件404、导体/导线环408以及导电球406的一部分的封装材料。如图4所示，导线环408是相互“叠置”的(一个导线环至少部分地位于另一个导线环408上)，以提供一种更具空间效率的封装的半导体器件400。
图5A-5F示意了本发明作为替代的示例实施例。当在器件的BGA侧需要大球时，此实施例尤其有用，虽然其并不限于此。在图5A中，半导体器件500被示意为包括由载体结构504支持的集成电路器件502。载体结构504限定穿过其中的孔504a。
在图5B中，提供形成沟槽的506a模型/模板506，用于半导体器件的临时加工。导电球508(如预先形成的金、铜或Ag球等)至少部分地位于沟槽506a中。在图5C中，半导体器件500(包括集成电路器件502和载体结构504)位于模板506之上，使得孔径504a与导电球508相对准。
在图5D中，导线环510被导线接合在导电球508和集成电路器件502的接触垫(未示出)间。在图5E中，封装材料512被用于集成电路器件500和导线环510，以形成封装的半导体器件514。在图5F中，封装的半导体器件514被脱模或者从模板506上分离下来。
图6A-6D示意了本发明的另一作为替代的示例实施例。当在器件的BGA侧需要大球时，此实施例尤其有用，虽然其并不限于此。图6A示意了由载体结构602支持的集成电路器件600。载体结构602限定孔602a，在孔602a下配置有导电触点604。
例如，载体结构602可由塑料片形成。在加工中，导电箔等可被放置于塑料片的表面(图6A的底面)。导电片箔被选择性地刻蚀，以形成导电触点604，且可在塑料片中钻、穿、刻蚀或用其它方法打孔以形成孔径602a。
在图6B中，导线环606被导线接合在导电触点604和集成电路600的接触垫(未示出)间。在图6C中，封装材料608被用于集成电路器件600和导线环606。在图6D中，焊料球与导电触点604的下表面是电连接的(如用焊料回流加工)，从而形成封装的半导体器件。
图7-9示意了根据本发明的各个示例实施例的加工半导体器件的方法的流程图。更具体地，图7大致与图1-2、3A-3E和4所示的示例结构相关联；然而，图7的方法并不限于这些示例结构的严格配置。同样，虽然图8大体与5A-5F所示的示例结构相关联，但是图8的方法并不限于这些示例结构的严格配置。此外，虽然图9大体与6A-6D所示的示例结构相关联，但是图9的方法并不限于这些示例结构的严格配置。值得注意的是，根据本发明的某个实施例，在图7-9所示的流程图步骤可以被省略、调整顺序或替换。
现在请看图7的示例加工方法，在步骤700，提供由载体结构支持的半导体器件。例如，该载体结构可以包括任意多种材料且具有一定的厚度变化范围，只要它能满足这种载体结构所需的机械(以及其它必需的)特性。例如，由于它的低成本和机械加工性，片状塑料是可用于该载体结构的示例材料。该载体结构定义从与半导体器件相邻的载体结构的第一表面到载体结构的第二表面的多个过孔。
此外，可以一次加工多个半导体器件，其中多个集成电路器件由相当大的载体结构支持，且在器件加工(如导线接合和封装等)后，载体结构可被分开以提供多个半导体器件。
在步骤702，导体(如延伸穿过导线接合工具的导线)延伸穿过一个过孔，使得导体的第一端至少部分地延伸到第二表面下。在步骤704，无空气球形成在导体的第一端。在步骤706，无空气球被拉至至少部分地与载体结构的第二表面接触。在步骤708(它可以与步骤706同步)，当无空气球被拉至至少部分地与载体结构的第二表面接触时，热量被加到无空气球上。
在步骤710，导体的另一部分(如第二端)与半导体器件(如半导体器件的接触垫)的一部分电连接。例如，步骤710可以包括将导体的第二端导线接合到半导体器件的接触垫上。根据本发明的示例实施例，步骤702、704、706、708和710可被视作导线的加工，以形成两接触点(载体结构的第二表面的导电球和半导体器件的接触垫)间的第一导线环。
在步骤712，按在步骤702、704、706、708和710所述，另一导体可被加工成第二导线环，使得第二导线环至少部分地位于第一导线环上，因而提供具有空间效率的封装的半导体器件。
在步骤714，半导体器件(包括导线接合导体)被封装以提供封装后的半导体器件。
现在参考图8的示例加工方法，在步骤800，提供由载体结构支持的半导体器件。载体结构限定从与半导体器件相邻的载体结构的第一表面到载体结构的第二表面的多个过孔。在步骤802，提供一种模板，在该模板的第一表面限定多个沟槽。在步骤804，将导电触点至少部分地放置在沟槽中。在步骤806，半导体器件被对准在模板上，使得多个过孔的至少一部分分别与导电触点各个对准。在步骤808，导体的第一端被导线接合到一个导电触点，在步骤810，导体的第二端被导线接合到半导体器件(如半导体器件的接触垫)的一部分。在步骤812，半导体器件和导线接合的导体被封装。在步骤814，封装后的半导体器件(连同载体结构和导电触点)被从模板上分离下来以提供封装后的半导体器件。
现在请看图9的示例加工方法，在步骤900，提供由载体结构支持的半导体器件。载体结构限定从与半导体器件相邻的载体结构的第一表面到载体结构的第二表面的多个过孔。在步骤902(它可以被作为步骤900的一部分考虑)，至少在与载体结构的第二表面相邻的过孔的一部分配置有导电触点。例如，可在与载体结构的第二表面相邻处提供导电层(如铜箔等)，且导电层的所选部分可以被刻蚀以形成导电触点。在步骤904，导体的第一端被导线接合到一个导电触点。在步骤906，导体的第二端被导线接合到半导体器件的一部分(如半导体器件的接触垫)。在步骤908，半导体器件和导线接合的导体被封装。在步骤910，焊料球与远离载体结构的导电触点表面电连接。
通过上述的方法，本发明对传统的半导体加工技术提供了显著的改进。例如，可以避免使用具有电镀过孔的相当昂贵的多层印刷电路板，而可以采用简单的载体结构(如塑料片)。此外，例如采用本文中所公开的导线接合技术，可以避免使用在传统加工中大量的焊接加工。更进一步，通过本文所公开的技术(如通过在半导体晶圆上形成第二导线接合)，可以提供更小的封装器件。
本发明的其它有益方面包括减小加工/组装成本，改进电学性能(如电流容量、电阻和电感)以及改进热学性能。
本发明在周边区域的阵列应用中尤其有用，虽然其不限于此，其中载体结构的下表面(与半导体晶圆相对的表面)上的接触不是直接位于半导体晶圆下，而是配置在晶圆的***。这种示例晶圆可以是DRAM晶圆(即动态随机存储器)，其中配置在载体结构的下表面上的导电球/球面并不直接位于晶圆下。
虽然在此参考特定实施例对本发明进行了示意和说明，但本发明并不受限于所示的细节。相反，在权利要求的范围和界限内，且没有偏离本发明本质的前提下，可以对本发明作各种的修改。

Claims (14)

1、一种加工半导体器件的方法，所述方法包括下列步骤：
提供由载体结构支持的半导体器件，该载体结构限定从与所述半导体器件相邻的该载体结构的第一表面到该载体结构的第二表面的多个过孔；
将导体延伸穿过一个所述过孔，使得该导体的第一端至少部分地延伸到该第二表面下，其中由该载体结构限定的该多个过孔在该延伸步骤之前被预先限定；
在该延伸步骤后，在所述导体的第一端形成无空气球；
将所述无空气球至少部分地拉动至与所述第二表面相接触；以及
将该导体的另一部分与该半导体器件的一部分电连接。
2、如权利要求1所述的方法，其中，所述拉动步骤包括在该拉动步骤期间对所述无空气球加热。
3、如权利要求1所述的方法，其中，所述电连接步骤包括将所述导体的第二端导线接合到所述半导体器件的接触垫上。
4、如权利要求1所述的方法，其中，所述拉动步骤包括将与所述无空气球接触的所述载体结构的一部分熔化，使得所述无空气球被固定到所述载体结构上。
5、如权利要求1所述的方法，其中，所述拉动步骤包括将所述无空气球与所述载体结构粘合连接。
6、如权利要求1所述的方法，其中，所述拉动步骤包括将所述无空气球至少部分地拉动至与所述第二表面相邻的孔径中的一个内，与所述第二表面相邻的该孔径是楔形的，并在所述楔形孔径处将所述无空气球与所述载体结构粘合连接。
7、如权利要求3所述的方法，进一步包括下面步骤：
将另一导体延伸穿过另一所述过孔，使得所述另一导体的第一端至少部分地延伸到所述第二表面下；
在所述延伸步骤后，在所述另一导体的所述第一端形成另一无空气球，并将所述另一无空气球至少部分地拉动至与所述第二表面相接触；以及
将所述另一导体的第二端导线接合到所述半导体器件的一部分，使得在对所述另一导体的第二端进行导线接合的步骤中形成的导线环至少部分地位于在对所述导体的第二端进行导线接合的步骤中形成的另一导线环之上。
8、如权利要求3所述的方法，进一步包括下面步骤：在所述电连接步骤后封装所述半导体器件和所述导体。
9、如权利要求1所述的方法，其中所述提供步骤包括在所述载体结构上提供多个所述半导体器件，并进一步包括在所述电连接步骤后将所述载体结构分隔成多个半导体器件的步骤。
10、如权利要求1所述的方法，其中该提供由载体结构支持的半导体器件的步骤包括提供该载体结构以限定该多个过孔以使这些过孔从该第一表面至该第二表面成锥形。
11、如权利要求10所述的方法，其中该提供由载体结构支持的半导体器件的步骤包括提供该载体结构以限定该多个过孔以使这些过孔在第二表面上具有较小开口而在该第一表面上具有较大的开口。
12、一种加工半导体器件的方法，所述方法包括以下步骤：
提供由载体结构支持的半导体器件，该载体结构限定从与所述半导体器件相邻的载体结构的第一表面到所述载体结构的第二表面的多个过孔；
提供一模板，其限定该模板的第一表面上的多个沟槽；
将导电球至少部分地放置在所述沟槽中；
在所述模板上对准所述半导体器件，使得所述多个过孔的至少一部分与各个若干所述导电球对准；
将导体的第一端导线接合到一个所述导电球上；以及
将所述导体的第二端导线接合到所述半导体器件的一部分上。
13、如权利要求12所述的方法，进一步包括在导线接合第一端和导线接合第二端的步骤后，封装所述半导体器件和所述导体的至少一部分的步骤。
14、如权利要求13所述的方法，进一步包括将所述封装后的半导体器件连同所述载体结构和导电球从所述模板上分离开，以提供组装后的半导体器件的步骤。
CNB2005800147664A 2004-05-12 2005-05-10 集成球与过孔的封装和形成工艺 Expired - Fee Related CN100447966C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US57070404P 2004-05-12 2004-05-12
US60/570,704 2004-05-12
US60/660,486 2005-03-09

Publications (2)

Publication Number Publication Date
CN1950934A CN1950934A (zh) 2007-04-18
CN100447966C true CN100447966C (zh) 2008-12-31

Family

ID=38019409

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800147664A Expired - Fee Related CN100447966C (zh) 2004-05-12 2005-05-10 集成球与过孔的封装和形成工艺

Country Status (1)

Country Link
CN (1) CN100447966C (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027265A1 (en) * 1995-11-08 2002-03-07 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
CN1359154A (zh) * 2000-10-10 2002-07-17 株式会社东芝 半导体器件
CN1492498A (zh) * 1995-11-29 2004-04-28 ������������ʽ���� 半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027265A1 (en) * 1995-11-08 2002-03-07 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
CN1492498A (zh) * 1995-11-29 2004-04-28 ������������ʽ���� 半导体器件
CN1359154A (zh) * 2000-10-10 2002-07-17 株式会社东芝 半导体器件

Also Published As

Publication number Publication date
CN1950934A (zh) 2007-04-18

Similar Documents

Publication Publication Date Title
CN100490140C (zh) 双规引线框
US5866948A (en) Interposer for semiconductor device
JP2967344B2 (ja) 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法
CN100380636C (zh) 用于整体成型组件的热增强封装及其制造方法
CN100407422C (zh) 半导体装置及其制造方法
CN103378017B (zh) 高密度3d封装
US6528882B2 (en) Thermal enhanced ball grid array package
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
TWI419272B (zh) 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
EP0747952A2 (en) Thermally enhanced ball grid array package
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
CN103035593A (zh) 封装结构上的封装件及其制造方法
WO1994024694A1 (en) Interconnection of integrated circuit chip and substrate
US20090284932A1 (en) Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
CN111128917A (zh) 一种芯片封装结构及其制作方法
CN101924047A (zh) 半导体器件及其制造方法
US7442641B2 (en) Integrated ball and via package and formation process
CN100495668C (zh) 用于制作露出焊盘的球网格阵列封装的方法
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
KR101696065B1 (ko) 멀티 칩 적층형 반도체 패키지 및 이의 제조 방법
WO2014203739A1 (ja) 半導体装置及びその製造方法
CN100447966C (zh) 集成球与过孔的封装和形成工艺
US6111309A (en) Semiconductor device
JP5292827B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20160510