KR970023432A - 신속한 랜덤 액세스를 위한 반도체 메모리 소자 - Google Patents
신속한 랜덤 액세스를 위한 반도체 메모리 소자 Download PDFInfo
- Publication number
- KR970023432A KR970023432A KR1019960045529A KR19960045529A KR970023432A KR 970023432 A KR970023432 A KR 970023432A KR 1019960045529 A KR1019960045529 A KR 1019960045529A KR 19960045529 A KR19960045529 A KR 19960045529A KR 970023432 A KR970023432 A KR 970023432A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- address
- row
- memory cells
- block
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 6
- 230000003213 activating effect Effects 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000011159 matrix material Substances 0.000 claims 2
- 230000004044 response Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
랜덤 액세스 메모리 소자는 다수의 메모리 블럭들, 메모리 블럭 선택 회로 및 컬럼 디코더를 포함한다. 각 메모리 블럭은 다수의 워드 라인, 다수의 비트 라인쌍 및 다수의 메모리 셀을 포함하는 메모리 셀 어레이, 및 1개의 로우에 포함된 모든 메모리 블럭 선택 신호가 액티브인 경우 비트 라인 쌍에 판독된 데이터를 증폭시키는 센스 증폭기를 포함하는 주변 회로로 구성된다. 액세스 제어 회로는 로우 어드레스를 불변으로 유지하면서 블럭 어드레스 및 컬럼 어드레스를 변환시킴으로써 메모리 블럭들 상의 공통 로우 내에 포함된 메모리 셀들의 신속한 랜덤 액세스를 구현한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예의 블럭 다이어그램,
제4도는 신속한 랜덤 액세스가 인에이블되는 영역의 도면,
제5도는 제3도에 도시된 실시예의 동작을 도시하는 타이밍도,
제6도는 본 발명의 다른 실시예의 블럭 다이어그램,
제7도는 본 발명의 또 다른 실시예의 블럭 다이어그램.
Claims (7)
- 반도체 메모리 소자에 있어서, 매트릭스로 배열된 다수의 메모리 셀, 각각이 상기 메모리 셀들의 상응하는 로우를 따라 연장하는 다수의 워드라인, 각각이 상기 메모리 셀들의 상응하는 컬럼을 따라 연장하는 다수의 비트 라인, 및 로우 어드레스에 따라 한 로우 내의 상기 메모리 셀들과 각각의 상기 비트 라인들과의 접속을 제어하는 로우 어드레스 디코더를 각각이 포함하는 다수의 메모리 블럭; 상기 다수의 메모리 블럭에 대해 배치되어, 상기 메모리 블럭과 상기 메모리 소자의 외부 사이에 데이터를 전송하는 공통 데이터 라인; 컬럼 어드레스에 따라 상기 데이터 라인들에 상기 비트 라인들 중에서 하나를 선택적으로 결합시키는 컬럼 어드레스 디코더; 및 블럭 어드레스에 따라 상기 로우 어드레스 디코더 각각을 선택적으로 활성화시키는 블럭 선택부를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
- 제1항에 있어서, 상기 메모리 블럭들 각각은 센스 증폭기 어셈블리 및 센스 증폭기 제어 회로를 포함하며, 상기 센스 증폭기 제어 회로는 상기 블럭 어드레스에 따라 상기 센스 증폭기 어셈블리를 활성화시키는 것을 특징으로 하는 반도체 메모리 소자.
- 제1항에 있어서, 상기 컬럼 어드레스 디코더는 각각이 상기 메모리 블럭들중에서 상응하는 하나에 대해서 배치된 다수의 디코더부를 포함하며, 상기 디코더부 각각은 상기 블럭 어드레스에 따라 활성화되는 것을 특징으로 하는 반도체 메모리 소자.
- 제1항에 있어서, 상기 컬럼 어드레스 디코더는 상기 다수의 메모리 블럭들에 대해서 배치되는 것을 특징으로 하는 반도체 메모리 소자.
- 제1항에 있어서, 상기 로우 어드레스를 불변으로 유지하면서 상기 블럭 어드레스 및 컬럼 어드레스를 변화시킴으로써 상기 메모리 셀들을 랜덤하게 액세스하는 액세트 제어 회로를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
- 다수의 메모리 유닛들 및 액세스 제어 회로를 포함하는 다중 메모리 소자에 있어서, 상기 메모리 유닛들 각각은; 매트릭스로 배열된 다수의 메모리 셀, 각각이 상기 메모리 셀들의 상응하는 로우를 따라 연장하는 다수의 워드 라인, 각각이 상기 메모리 셀들의 상응하는 컬럼을 따라 연장하는 다수의 비트 라인, 및 로우 어드레스에 따라 한 로우 내의 상기 메모리 셀들과 각각의 상기 비트 라인들과의 접속을 제어하는 로우 어드레스 디코더를 각각이 포함하는 다수의 메모리 블럭; 상기 다수의 메모리 블럭에 대해 배치되어, 상기 메모리 블럭과 상기 메모리 소자의 외부 사이에 데이터를 전송하는 공통 데이터 라인; 및 컬럼 어드레스에 따라 상기 데이터 라인들에 상기 비트 라인들 중에서 하나를 선택적으로 결합시키는 컬럼 어드레스 디코더를 포함하며, 상기 액세스 제어 회로는 외부로부터 공급된 세트 어드레스에 응답하여, 상기 다수의 메모리 유닛들에 상기 로우 어드레스, 컬럼 어드레스 및 블럭 어드레스를 공급하는 것을 특징으로 하는 반도체 메모리 소자.
- 제6항에 있어서, 상기 액세스 제어 회로는 상기 로우 어드레스를 불변으로 유지하면서 상기 블럭 어드레스 및 컬럼 어드레스를 변환시킴으로써 상기 다수의 메모리 유닛들의 상기 메모리 셀들을 랜덤하게 액세스하는 것을 특징으로 하는 다중 메모리 소자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31865495A JP3169814B2 (ja) | 1995-10-13 | 1995-10-13 | 半導体記憶装置 |
JP95-318654 | 1995-10-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970023432A true KR970023432A (ko) | 1997-05-30 |
KR100253932B1 KR100253932B1 (ko) | 2000-05-01 |
Family
ID=18101552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960045529A KR100253932B1 (ko) | 1995-10-13 | 1996-10-12 | 고속 랜덤 액세스를 위한 반도체 메모리 소자 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6034911A (ko) |
JP (1) | JP3169814B2 (ko) |
KR (1) | KR100253932B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2332539B (en) * | 1997-12-17 | 2003-04-23 | Fujitsu Ltd | Memory access methods and devices for use with random access memories |
KR100277436B1 (ko) * | 1998-07-25 | 2001-01-15 | 윤종용 | 마스크 롬 |
KR100384559B1 (ko) * | 2000-06-30 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 컬럼 디코딩 장치 |
GB2382676B (en) * | 2001-10-31 | 2005-09-07 | Alphamosaic Ltd | Data access in a processor |
KR100443910B1 (ko) * | 2001-12-17 | 2004-08-09 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 메모리 셀 억세스 방법 |
US7082514B2 (en) * | 2003-09-18 | 2006-07-25 | International Business Machines Corporation | Method and memory controller for adaptive row management within a memory subsystem |
US8149643B2 (en) | 2008-10-23 | 2012-04-03 | Cypress Semiconductor Corporation | Memory device and method |
US10403338B2 (en) * | 2015-08-30 | 2019-09-03 | Chih-Cheng Hsiao | Low power memory device with column and row line switches for specific memory cells |
US20160189755A1 (en) | 2015-08-30 | 2016-06-30 | Chih-Cheng Hsiao | Low power memory device |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5951075B2 (ja) * | 1980-03-31 | 1984-12-12 | 富士通株式会社 | 半導体記憶装置 |
US4541090A (en) * | 1981-06-09 | 1985-09-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
JPH0632217B2 (ja) * | 1981-06-29 | 1994-04-27 | 富士通株式会社 | 半導体記憶装置 |
JPS58139392A (ja) * | 1982-02-15 | 1983-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体メモリ |
JPS58196671A (ja) * | 1982-05-10 | 1983-11-16 | Hitachi Ltd | 半導体記憶素子 |
JPS62241198A (ja) * | 1986-04-14 | 1987-10-21 | Hitachi Ltd | ダイナミツク型ram |
JPS643896A (en) * | 1987-06-24 | 1989-01-09 | Mitsubishi Electric Corp | Semiconductor dynamic ram |
JPS6414795A (en) * | 1987-07-08 | 1989-01-18 | Hitachi Ltd | Semiconductor storage device |
JP2714944B2 (ja) * | 1987-08-05 | 1998-02-16 | 三菱電機株式会社 | 半導体記憶装置 |
US5274596A (en) * | 1987-09-16 | 1993-12-28 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device having simultaneous operation of adjacent blocks |
US5226147A (en) * | 1987-11-06 | 1993-07-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device for simple cache system |
US5075890A (en) * | 1989-05-02 | 1991-12-24 | Kabushiki Kaisha Toshiba | Electrically erasable programmable read-only memory with nand cell |
JP2550705B2 (ja) * | 1989-05-29 | 1996-11-06 | 日本電気株式会社 | 記憶装置 |
JP2742719B2 (ja) * | 1990-02-16 | 1998-04-22 | 三菱電機株式会社 | 半導体記憶装置 |
JP2853406B2 (ja) * | 1991-09-10 | 1999-02-03 | 日本電気株式会社 | 半導体記憶装置 |
JP2962080B2 (ja) * | 1991-12-27 | 1999-10-12 | 日本電気株式会社 | ランダムアクセスメモリ |
JP2973668B2 (ja) * | 1991-12-27 | 1999-11-08 | 日本電気株式会社 | 高速ダイナミックランダムアクセスメモリ装置 |
JPH0684396A (ja) * | 1992-04-27 | 1994-03-25 | Nec Corp | 半導体記憶装置 |
JP3317746B2 (ja) * | 1993-06-18 | 2002-08-26 | 富士通株式会社 | 半導体記憶装置 |
JP2894170B2 (ja) * | 1993-08-18 | 1999-05-24 | 日本電気株式会社 | メモリ装置 |
JPH0793997A (ja) * | 1993-09-24 | 1995-04-07 | Nec Corp | スタティック型半導体記憶装置 |
JPH08321173A (ja) * | 1995-05-23 | 1996-12-03 | Mitsubishi Electric Corp | 半導体メモリ |
-
1995
- 1995-10-13 JP JP31865495A patent/JP3169814B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-11 US US08/729,422 patent/US6034911A/en not_active Expired - Lifetime
- 1996-10-12 KR KR1019960045529A patent/KR100253932B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH09115283A (ja) | 1997-05-02 |
KR100253932B1 (ko) | 2000-05-01 |
US6034911A (en) | 2000-03-07 |
JP3169814B2 (ja) | 2001-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6201724B1 (en) | Semiconductor memory having improved register array access speed | |
US6862229B2 (en) | Physically alternating sense amplifier activation | |
US6144587A (en) | Semiconductor memory device | |
KR970029841A (ko) | 감소 칩 영역을 가진 반도체 메모리 소자 | |
KR970051182A (ko) | 반도체 기억 장치 | |
KR850008569A (ko) | 반도체 메모리장치 | |
KR960015578A (ko) | 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치 | |
KR960012007A (ko) | 다이나믹형 메모리 | |
KR970022773A (ko) | 다중 뱅크 메모리 설계 및 그를 이용한 시스템과 방법 | |
US7151710B2 (en) | Semiconductor memory device with data input/output organization in multiples of nine bits | |
JP2001110181A (ja) | 半導体記憶装置 | |
KR970023432A (ko) | 신속한 랜덤 액세스를 위한 반도체 메모리 소자 | |
KR950002168B1 (ko) | 메모리셀 어레이 사이에 공유된 용장 워드선을 가진 다이내믹 ram 디바이스 | |
KR930018588A (ko) | 불휘발성 반도체 메모리장치 | |
KR960038978A (ko) | 다수개의 뱅크들을 가지는 반도체 메모리 장치 | |
KR920013454A (ko) | 반도체 기억장치 | |
KR920006983A (ko) | 저잡음 감지 구조를 가진 반도체 메모리 장치 | |
KR960026781A (ko) | 반도체 기억장치 | |
US5926410A (en) | Memory array architecture and method for dynamic cell plate sensing | |
US6330202B1 (en) | Semiconductor memory device having write data line | |
KR960038971A (ko) | 트리플 포트 반도체 메모리장치 | |
KR880014569A (ko) | 반도체 기억장치 | |
KR960025720A (ko) | 반도체 기억장치 | |
KR950002042A (ko) | 서로 분리된 제 1 및 제 2 입출력선 그룹을 가지는 다이나믹랜덤 엑세스 메모리장치 | |
KR0164879B1 (ko) | 반도체 기억 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20140107 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |