KR970051182A - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR970051182A
KR970051182A KR1019960042503A KR19960042503A KR970051182A KR 970051182 A KR970051182 A KR 970051182A KR 1019960042503 A KR1019960042503 A KR 1019960042503A KR 19960042503 A KR19960042503 A KR 19960042503A KR 970051182 A KR970051182 A KR 970051182A
Authority
KR
South Korea
Prior art keywords
refresh
refresh cycle
selecting
memory
programmed
Prior art date
Application number
KR1019960042503A
Other languages
English (en)
Other versions
KR100234455B1 (ko
Inventor
데츄오 가토
기요히로 후루타니
히데토 히다카
미키오 아사쿠라
Original Assignee
키타오카 타카시
미쓰비시 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키타오카 타카시, 미쓰비시 덴키 가부시끼가이샤 filed Critical 키타오카 타카시
Publication of KR970051182A publication Critical patent/KR970051182A/ko
Application granted granted Critical
Publication of KR100234455B1 publication Critical patent/KR100234455B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

셀프 리프레시 모드의 리프레시 사이클과 CBR 리프레시 모드의 리프레시 사이클을 각각의 모드에 있는 사이클로 가능하게 한다.
셀프 리프레시 사이클 프로그램 회로(43a)를 마련하여 셀프 리프레시 시에이 셀프 리프레시 사이클 프로그램 회로(43a)로 프로그램된 리프레시 사이클에서 리프레시 동작이 수행되는 것이다.

Description

반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1의 DRAM을 도시한 블럭도,
제3도는 본 발명의 실시예 1의 DRAM에 있어서의 리프레시 제어 회로를 도시한 블럭도
제8도는 본 발명의 실시예 1의 DRAM에 있어서의 로우 프리 디코더를 도시한 블럭도
제14도는 본 발명의 실시예 1의 DRAM의 서브 메모리 블럭 및 주변 회로를 도시한 회로도,
제18도는 본 발명의 실시예 1의 DRAM의 메모리 블럭 선택을 도시한 칩 개관도.

Claims (3)

  1. 복수행 및 복수열로 배치되는 복수의 메모리 셀과, 상기 복수행의 각각에 대응하여 마련되는 복수의 워드라인과, 상기 복수의 열의 각각에 대응하여 마련되는 복수의 비트 라인 쌍을 각각 갖는 복수의 메모리 블러과; 상기 복수의 비트 라인 쌍에 접속되는 복수의 센스 앰프와; 리프레시 사이클이 프로그램되는 리프레시 사이클 프로그램 회로와; 리프레시를 위한 리프레시 어드레스 신호를 발생하는 어드레스 발생회로와; 셀프 리프레시 모드일 때에 상기 리프레시 어드레스 신호를 일정 시간 마다 증가시키는 셀프 리프레시 제어 회로와; 셀프 리프레시 모드일 때에 상기 리프레시 사이클 프로그램 회로에 프로그램된 리프레시 사이클에 따른 메모리 프로그램을 선택하고, 선택된 메모리 프로그램에 있어서의 워드 라인을 선택하는 동시에, 이 메모리 블럭에 대응하는 센스 앰프를 활성화시키는 선택 수단을 구비하는 반도체 기억 장치.
  2. 제1항에 있어서, 상기 선택 수단은, 리프레시 어드레스 신호의 블럭 선택을 위한 부분과 상기 리프레시 사이클 프로그램 회로에 프로그램된 리프레시 사이클에 따라 메모리 블럭을 선택하기 위한 블럭 선택 신호를 출력하는 블럭 디코더와; 상기 복수의 메모리 블럭에 대응하여 각각 마련되고, 대응하는 메모리 블럭에 대응하는 블럭 선택 신호에 따라 선택 상태로 되는 것과 동시에, 선택 상태로 된 경우, 상기 리프레시 어드레스 신호의 워드 라인을 선택하기 위한 부분에 따라 대응하는 메모리 블럭중 복수의 워드 라인으로부터 1개의 워드 라인을 선택하는 복수의 로우 디코더 블럭을 갖는 반도체 기억 장치.
  3. 복수행 및 복수열로 배치되는 복수의 메모리 셀과, 상기 복수행의 각각에 대응하여 마련되는 복수의 워드라인과, 상기 복수열의 각각에 대응하여 마련되는 복수의 비트 라인 쌍을 갖는 복수의 메모리 블럭과; 상기 복수의 비트 라인 쌍에 접속되는 복수의 센스 앰프와; 제1프레시 모드일 때의 제1리프레시 사이클이 프로그램되는 제1리프레시 사이클 프로그램 회로와; 제2리프레시 모드일 때의 제2리프레시 사이클이 프로그램 되는 제2리프레시 사이클 프로그램 회로와; 리프레시를 위한 리프레시 어드레스 신호를 발생하는 어드레스 발생회로와; 상기 제1리프레시 모드일 때에 상기 제1리프레시 사이클 프로그램 회로에 프로그램된 제1리프레시 사이클에 따라 메모리 블럭을 선택하고, 상기 제2리프레시 모드일 때에 상기 제2리프레시 사이클 프로그램 회로에 프로그램된 제2리프레시 사이클에 따라 메모리 블럭을 선택하고, 이 선택된 메모리 블럭에 있어서의 워드 라인을 선택하는 동시에, 이 메모리 블럭에 대응하는 센스 앰프를 활성화시키는 선택 수단을 구비하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960042503A 1995-12-12 1996-09-25 반도체 기억장치 KR100234455B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7323076A JPH09161478A (ja) 1995-12-12 1995-12-12 半導体記憶装置
JP95-323076 1995-12-12

Publications (2)

Publication Number Publication Date
KR970051182A true KR970051182A (ko) 1997-07-29
KR100234455B1 KR100234455B1 (ko) 1999-12-15

Family

ID=18150826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960042503A KR100234455B1 (ko) 1995-12-12 1996-09-25 반도체 기억장치

Country Status (3)

Country Link
US (1) US5970507A (ko)
JP (1) JPH09161478A (ko)
KR (1) KR100234455B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361863B1 (ko) * 1999-06-29 2002-11-22 주식회사 하이닉스반도체 반도체 메모리 장치
KR100810060B1 (ko) * 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964491B2 (ja) * 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
US6633952B2 (en) * 2000-10-03 2003-10-14 Broadcom Corporation Programmable refresh scheduler for embedded DRAMs
JP3640165B2 (ja) * 2000-10-20 2005-04-20 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
WO2003032170A1 (en) * 2001-10-11 2003-04-17 Cascade Semiconductor Corporation Asynchronous hidden refresh of semiconductor memory
TW533413B (en) * 2001-10-11 2003-05-21 Cascade Semiconductor Corp Asynchronous hidden refresh of semiconductor memory
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6795365B2 (en) * 2002-08-23 2004-09-21 Micron Technology, Inc. DRAM power bus control
JP4381013B2 (ja) * 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP4353331B2 (ja) * 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
US7872822B1 (en) 2007-06-26 2011-01-18 Western Digital Technologies, Inc. Disk drive refreshing zones based on serpentine access of disk surfaces
US8174780B1 (en) 2007-06-27 2012-05-08 Western Digital Technologies, Inc. Disk drive biasing a refresh monitor with write parameter of a write operation
US7945727B2 (en) * 2007-07-27 2011-05-17 Western Digital Technologies, Inc. Disk drive refreshing zones in segments to sustain target throughput of host commands
JP5439955B2 (ja) * 2009-06-01 2014-03-12 富士通セミコンダクター株式会社 半導体メモリおよびシステム
US7974029B2 (en) * 2009-07-31 2011-07-05 Western Digital Technologies, Inc. Disk drive biasing refresh zone counters based on write commands
KR20130032703A (ko) * 2011-09-23 2013-04-02 에스케이하이닉스 주식회사 반도체메모리장치
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167898A (ja) * 1983-03-14 1984-09-21 Nec Corp メモリ回路
JPS615495A (ja) * 1984-05-31 1986-01-11 Toshiba Corp 半導体記憶装置
US4823302A (en) * 1987-01-30 1989-04-18 Rca Licensing Corporation Block oriented random access memory able to perform a data read, a data write and a data refresh operation in one block-access time
JPS643896A (en) * 1987-06-24 1989-01-09 Mitsubishi Electric Corp Semiconductor dynamic ram
JPS6484496A (en) * 1987-09-26 1989-03-29 Mitsubishi Electric Corp Semiconductor memory
US4933907A (en) * 1987-12-03 1990-06-12 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory device and operating method therefor
JPH04109488A (ja) * 1990-08-29 1992-04-10 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JPH04318391A (ja) * 1991-04-16 1992-11-09 Mitsubishi Electric Corp 半導体記憶装置
JP2794138B2 (ja) * 1991-08-13 1998-09-03 三菱電機株式会社 半導体記憶装置
JPH05274872A (ja) * 1992-01-30 1993-10-22 Nec Corp 半導体記憶装置
KR950009390B1 (ko) * 1992-04-22 1995-08-21 삼성전자주식회사 반도체 메모리장치의 리프레시 어드레스 테스트회로
JP2856598B2 (ja) * 1992-06-04 1999-02-10 三菱電機株式会社 ダイナミックランダムアクセスメモリ装置
JPH06124587A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp ダイナミックランダムアクセスメモリ装置
US5446695A (en) * 1994-03-22 1995-08-29 International Business Machines Corporation Memory device with programmable self-refreshing and testing methods therefore
JPH08227579A (ja) * 1995-02-22 1996-09-03 Mitsubishi Electric Corp 半導体記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361863B1 (ko) * 1999-06-29 2002-11-22 주식회사 하이닉스반도체 반도체 메모리 장치
KR100810060B1 (ko) * 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법
US7710809B2 (en) 2006-04-14 2010-05-04 Hynix Semiconductor Inc. Self refresh operation of semiconductor memory device
US8000163B2 (en) 2006-04-14 2011-08-16 Hynix Semiconductor Inc. Self refresh operation of semiconductor memory device
US8000164B2 (en) 2006-04-14 2011-08-16 Hynix Semiconductor Inc. Self refresh operation of semiconductor memory device

Also Published As

Publication number Publication date
US5970507A (en) 1999-10-19
JPH09161478A (ja) 1997-06-20
KR100234455B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR970051182A (ko) 반도체 기억 장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
US5251178A (en) Low-power integrated circuit memory
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
KR970051178A (ko) 멀티뱅크구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
KR950006608A (ko) 고속순차 액세스용 행어드레스 버퍼 유니트에 독자적인 캐쉬 메모리로서 역할하는 감지 증폭기를 가진 동적 랜덤 액세스 메모리 장치
KR940010103A (ko) 이중 워드라인 구조인 반도체 메모리 디바이스
KR960006039A (ko) 반도체 기억 장치
KR950015389A (ko) 반도체 메모리 장치
KR930005015A (ko) 반도체 기억장치
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
US5367495A (en) Random access memory having control circuit for maintaining activation of sense amplifier even after non-selection of word line
KR960015587A (ko) 동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법
KR870009392A (ko) 반도체 기억장치
KR930020459A (ko) 간단화된 제어하에서 필요한 데이터를 융통성좋게 출력할 수 있는 반도체 메모리장치 및 동작방법
KR100431108B1 (ko) 피크전류감소수단을갖는반도체집적회로장치
KR910013285A (ko) 불휘발성 반도체메모리
KR930018588A (ko) 불휘발성 반도체 메모리장치
KR100591760B1 (ko) 가변 가능한 메모리 사이즈를 갖는 반도체 메모리 장치
KR920020720A (ko) 소비 전류를 증가시키지 않고 검사용이성을 개량한 동적 랜덤 억세스 메모리 디바이스
KR880013070A (ko) 디지탈 신호처리장치
KR880004477A (ko) 활성 서브어레이를 선택적으로 가지는 다이나믹 랜덤 액세스 메모리
KR970023432A (ko) 신속한 랜덤 액세스를 위한 반도체 메모리 소자
KR950010084A (ko) 반도체 메모리 장치
KR950020127A (ko) 반도체 기억 회로 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030908

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee