KR960038978A - 다수개의 뱅크들을 가지는 반도체 메모리 장치 - Google Patents
다수개의 뱅크들을 가지는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR960038978A KR960038978A KR1019950009782A KR19950009782A KR960038978A KR 960038978 A KR960038978 A KR 960038978A KR 1019950009782 A KR1019950009782 A KR 1019950009782A KR 19950009782 A KR19950009782 A KR 19950009782A KR 960038978 A KR960038978 A KR 960038978A
- Authority
- KR
- South Korea
- Prior art keywords
- column
- unit
- banks
- line
- switching means
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은, 매트릭스형태로 배열된 다수개의 단위쎌어레이들과, 컬럼 방향으로 배열된 상기 단위쎌어레이들 사이에 배치된 다수개의 센스앰프블럭들과, 로우방향으로 배열된 상기 단위쎌어레이들사이에 배치된 다수개의 분할워드라인 드라이버 블럭들을 가지는 반도체 메모리 장치관한 것으로서, 다수개의 단위쎌어레이들을 포함하는 다수개의 분할된 그룹으로서 컬럼방향으로 배열된 다수개의 뱅크들과, 상기 뱅크들을 선택하고 선택된 뱅크에 속하는 단위쎌어레이의 워드라인을 선택하는 하나의 로우디코더와, 상기 선택된 워드라인에 연결된 단위 메모리쎌로부터 독출된 데이타를데이타 입출력패드로 전송하며 상기 데이타 입출력패드까지의 거리가 모두 일정한 다수개의 데이타라인들을 구비한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 제1도의 반도체 메모리 장치를 복수개의 뱅크들로 구성한 상태를 보여주는 도면, 제4도는 본 발명에 따른 반도체 메모리 장치에서 메모리쎌의 데이타를 데이타라인에 전달하는 방식에 관한 몇가지 실시예들을 보여주는 도면.
Claims (7)
- 매트릭스형태로 배열된 다수개의 단위쎌어레이들과, 컬럼 방향으로 배열된 상기 단위쎌어레이들 사이에 배치된 다수개의 센스앰프블럭들과, 로우방향으로 배열된 상기 단위쎌어레이들사이에 배치된 다수개의 분할워드라인 드라이버 블럭들을 가지는 반도체 메모리 장치관한 것으로서, 다수개의 단위쎌어레이들을 포함하는 다수개의 분할된 그룹으로서 컬럼방향으로 배열된 다수개의 뱅크들과, 상기 뱅크들을 선택하고 선택된 뱅크에 속하는 단위쎌어레이의 워드라인을 선택하는 하나의 로우디코더와, 상기 뱅크들중 적어도 둘이상에 공유되어 상기 데이타 입출력패드까지의 거리가 모두 일정하게 컬럼방향으로 신장하는 다수개의 데이타 라인들을 구비함을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 데이타라인이, 상기 뱅크들을 선택하는 신호와 상기 컬럼을 선택하는 신호에 응답하는 스위칭수단을 통하여 상기 단위 메모리쎌에 대응하는 비트라인에 연결됨을 특징으로 하는 반도체 메모리 장치.
- 제2항에 있어서, 상기 스위칭수단이, 상기 뱅크선택신호가 인가되는 뱅크정보디코딩라인에 제어전극이 접속되고 상기 데이타라인에 연결된 뱅크스위칭수단과, 상기 컬럼선택신호가 인가되는 컬럼선택라인에 제어전극이 접속되고 상기 뱅크스위칭수단과 상기 비트라인사이에 연결된 컬럼스위칭수단을 구비함을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 데이타라인이, 상기 뱅크들을 선택하는 신호와 상기 컬럼을 선택하는 신호에 응답하는 스위칭수단을 통하여 상기 단위메모리쎌에 대응하는 비트라인에 연결된 로컬데이타 라인으로부터 증폭기를 통하여 연결됨을 특징으로 하는 반도체 메모리 장치.
- 제4항에 있어서, 상기 스위칭수단이, 상기 뱅크선택신호가 인가된 뱅크정보디코딩 라인에 제어전극이 접속되고 상기 로컬데이타라인에 연결된 뱅크스위치수단과, 상기 컬럼선택신호가 인가되는 컬럼선택라인에 제어전극이 접속되고 상기 뱅크스위칭수단과 상기 비트라인 사이에 연결된 컬럼스위칭수단을 구비함을 특징으로 하는 반도체 메모리 장치.
- 반도체 메모리 장치에 있어서, 매트릭스형태로 배열된 다수개의 단위쎌어레이들과, 컬럼방향으로 배열된 상기 단위쎌어레이들 사이에 배치된 다수개의 센스앰프블럭들과, 로우방향으로 배열된 상기 단위쎌어레이들 사이에 배치된 다수개의 분할워드라인 드라이버블럭들과, 다수개의 단위셀어레이들을 포함하는 다수개의 분할된 그룹으로서 컬럼방향으로 배열된 다수개의 뱅크들과, 상기 뱅크들을 선택하고 선택된 뱅크에 속하는 단위쎌어레이의 워드라인을 선택하는 하나의 로우디코더와, 상기 워드라인에 연결된 메모리쎌에 대응하는 컬럼을 선택하는 하나의 컬럼디코더와, 상기 뱅크들중 적어도 둘이상에 공유되며 데이타 입출력패드까지의 거리가 모두 일정하게 컬럼방향으로 신장하는 다수개의 데이타 라인들을 구비하며, 상기 데이타 입출력패드의 수가 상기 데이타라인들의 수보다 적어도 적음을 특징으로 하는 반도체 메모리 장치.
- 제6항에 있어서, 상기 데이타라인들과 상기 데이타입출력사이에 위치하며 상기 데이타출력패트들의 수와 동일한 수의 멀티플렉서들을 더 구비함을 특징으로 하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950009782A KR0158112B1 (ko) | 1995-04-25 | 1995-04-25 | 다수개의 뱅크들을 가지는 반도체 메모리 장치 |
JP8101210A JPH08297966A (ja) | 1995-04-25 | 1996-04-23 | マルチバンク構造のメモリセルアレイ |
US08/637,425 US5650977A (en) | 1995-04-25 | 1996-04-25 | Integrated circuit memory device including banks of memory cells and related methods |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950009782A KR0158112B1 (ko) | 1995-04-25 | 1995-04-25 | 다수개의 뱅크들을 가지는 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960038978A true KR960038978A (ko) | 1996-11-21 |
KR0158112B1 KR0158112B1 (ko) | 1999-02-01 |
Family
ID=19412899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950009782A KR0158112B1 (ko) | 1995-04-25 | 1995-04-25 | 다수개의 뱅크들을 가지는 반도체 메모리 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5650977A (ko) |
JP (1) | JPH08297966A (ko) |
KR (1) | KR0158112B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100332469B1 (ko) * | 1998-05-29 | 2002-07-18 | 박종섭 | 뱅크 동작제어에 의한 전력절감형 메모리 소자 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE36532E (en) * | 1995-03-02 | 2000-01-25 | Samsung Electronics Co., Ltd. | Synchronous semiconductor memory device having an auto-precharge function |
US6119226A (en) * | 1998-01-06 | 2000-09-12 | Macronix International Co., Ltd. | Memory supporting multiple address protocols |
JP2000021169A (ja) | 1998-04-28 | 2000-01-21 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
US7026718B1 (en) | 1998-09-25 | 2006-04-11 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
KR100336563B1 (ko) * | 1999-12-22 | 2002-05-11 | 박종섭 | 입력 신호 스큐 보상회로 |
KR100384559B1 (ko) * | 2000-06-30 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 컬럼 디코딩 장치 |
US6728159B2 (en) * | 2001-12-21 | 2004-04-27 | International Business Machines Corporation | Flexible multibanking interface for embedded memory applications |
US7738307B2 (en) | 2005-09-29 | 2010-06-15 | Hynix Semiconductor, Inc. | Data transmission device in semiconductor memory device |
KR20110100464A (ko) * | 2010-03-04 | 2011-09-14 | 삼성전자주식회사 | 반도체 메모리 장치 |
US9041428B2 (en) | 2013-01-15 | 2015-05-26 | International Business Machines Corporation | Placement of storage cells on an integrated circuit |
US9201727B2 (en) | 2013-01-15 | 2015-12-01 | International Business Machines Corporation | Error protection for a data bus |
US9021328B2 (en) * | 2013-01-15 | 2015-04-28 | International Business Machines Corporation | Shared error protection for register banks |
US9043683B2 (en) | 2013-01-23 | 2015-05-26 | International Business Machines Corporation | Error protection for integrated circuits |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5951075B2 (ja) * | 1980-03-31 | 1984-12-12 | 富士通株式会社 | 半導体記憶装置 |
JPS60115099A (ja) * | 1983-11-25 | 1985-06-21 | Fujitsu Ltd | 半導体記憶装置 |
US5226147A (en) * | 1987-11-06 | 1993-07-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device for simple cache system |
JPH01146187A (ja) * | 1987-12-02 | 1989-06-08 | Mitsubishi Electric Corp | キヤッシュメモリ内蔵半導体記憶装置 |
US5428574A (en) * | 1988-12-05 | 1995-06-27 | Motorola, Inc. | Static RAM with test features |
JPH0646513B2 (ja) * | 1989-07-12 | 1994-06-15 | 株式会社東芝 | 半導体記憶装置のデータ読出回路 |
JP2586187B2 (ja) * | 1990-07-16 | 1997-02-26 | 日本電気株式会社 | 半導体記憶装置 |
US5245572A (en) * | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
JP3577112B2 (ja) * | 1994-09-08 | 2004-10-13 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
-
1995
- 1995-04-25 KR KR1019950009782A patent/KR0158112B1/ko not_active IP Right Cessation
-
1996
- 1996-04-23 JP JP8101210A patent/JPH08297966A/ja active Pending
- 1996-04-25 US US08/637,425 patent/US5650977A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100332469B1 (ko) * | 1998-05-29 | 2002-07-18 | 박종섭 | 뱅크 동작제어에 의한 전력절감형 메모리 소자 |
Also Published As
Publication number | Publication date |
---|---|
US5650977A (en) | 1997-07-22 |
KR0158112B1 (ko) | 1999-02-01 |
JPH08297966A (ja) | 1996-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0905705B1 (en) | Space-efficient semiconductor memory having hierarchical column select line architecture | |
KR910010516A (ko) | 반도체 메모리장치 | |
KR970071789A (ko) | 반도체 기억 장치 | |
KR960008833A (ko) | 반도체 기억 장치 | |
KR920006997A (ko) | 용장회로(冗長回路) | |
KR960038978A (ko) | 다수개의 뱅크들을 가지는 반도체 메모리 장치 | |
KR950015389A (ko) | 반도체 메모리 장치 | |
KR970017611A (ko) | 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치 | |
KR890017706A (ko) | 다이나믹형 반도체 기억장치 | |
KR910005320A (ko) | 용장구성을 갖는 반도체 기억 장치 | |
KR960042756A (ko) | 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로 | |
KR950020713A (ko) | 다이나믹 반도체기억장치 | |
TW331007B (en) | Semiconductor memory device | |
KR100463202B1 (ko) | 반도체 메모리 장치의 패드 및 주변 회로 레이아웃 | |
KR920013472A (ko) | 반도체 기억장치 | |
KR950034254A (ko) | 고대역폭을 얻기 위한 반도체 메모리장치 및 그 신호선배치방법 | |
KR910014937A (ko) | 반도체 기억장치 | |
KR950006852A (ko) | 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치 | |
KR860002155A (ko) | 반도체 장치 | |
KR920001545A (ko) | 반도체 기억장치 | |
JP2000150820A (ja) | 半導体記憶装置 | |
KR920017128A (ko) | 메모리셀 어레이 사이에 공유된 용장 워드선을 가진 다이내믹 ram 디바이스 | |
KR920006983A (ko) | 저잡음 감지 구조를 가진 반도체 메모리 장치 | |
GB2300737A (en) | Semiconductor memory device having hiearchical column select line structure | |
KR950009714A (ko) | 고속데이터 전송 및 고밀도 집적화를 허용하는 반도체 기억장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |