KR880003330A - 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로 - Google Patents

내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로 Download PDF

Info

Publication number
KR880003330A
KR880003330A KR1019870008400A KR870008400A KR880003330A KR 880003330 A KR880003330 A KR 880003330A KR 1019870008400 A KR1019870008400 A KR 1019870008400A KR 870008400 A KR870008400 A KR 870008400A KR 880003330 A KR880003330 A KR 880003330A
Authority
KR
South Korea
Prior art keywords
voltage
semiconductor integrated
integrated circuit
input terminal
node
Prior art date
Application number
KR1019870008400A
Other languages
English (en)
Other versions
KR910003600B1 (ko
Inventor
요시히로 다께마에
시게끼 노자끼
마사오 나까노
기미아끼 사또
하스오 미야하라
노부미 고다마
마꼬또 야나기사와
야스히로 다까다
사또시 모모조노
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880003330A publication Critical patent/KR880003330A/ko
Application granted granted Critical
Publication of KR910003600B1 publication Critical patent/KR910003600B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A 및 제3B도는 각각 제2A 및 제2B도에 도시된 회로의 대용으로서 본 발명에 따른 행인에이블신호 발생회로 및 전압검출회로의 일실예를 나타낸 상세회로도,
제4도는 본 발명에 따른 전압검출회로 및 종래의 전압검출회로에 있어서 입력신호의 전위와 외부로 부터 외부입력단자로 흐르는 전류간의 관계에 해당하는 일예의 특성도,
제5A 및 제 5B도는 본 발명에 따른 전압검출회로의 동작을 설명하는 도식적 타이밍도.

Claims (13)

  1. 전원전압수신용 제1 및 제2전원선, 입력신호수신용 외부입력단, 및 상기 전원전압보다 높은 소정전압보다 더 높은 고전압을 상기 외부입력단자에서 검출하기 위한 고전압 검출회로를 가지며, 상기 고전압검출회로는, 검출전압발생를 위하여 상기 외부입력단자에 접속된임력회로; 기준전압발생을 위한 기준전압발생회로; 및 상기 검출전압과 상기 기준전압간의 차를 증폭하고 이에 의하여 상기 고전압의 인가여부를 결정하기 위하여 사익 검출전압 및 상기 기존전압을 수신하도록 접속된 차동전압증폭기로 구성되며, 상기 입력회로는 상기 검출전압을 제공하기 위하여 상기 외부입력단자에 접속된 레벨시프트수단; 상기 레벨시프트수단과 상기 제2전원선 사이에 접속된 임피이던스 수단; 및 상기 고전압이 상기 외부입력단자에 인가되지 않을때, 전류가 상기 제 1전원선으로 부터 상기 누설전류보상 수단 및 상기 임피이던스 수단을 통하여 상기 제2전원선으로 흐르는 것을 허여하기 위하여 상기 제1전원선과 상기 레벨시프트 수단 사이에 접속된 누설 전류보상 수단으로 구성되는 것을 특징으로 하는 반도체 직접회로.
  2. 내부회로; 상기 내부회로의 동작모드를 스위치하기 위해 입력신호를 수신하기 위한 외부입력단자; 상기 외부입력단자와 제1전원선 사이에 직렬로 접속되고 인접한 2 소정 트랜지스터에 의해 형성된 제1노드로부터 제1전압을 발생하는 복수의 제1트랜지스터, 제2전원선과 상기 제1트랜지스터에 인접한 2소정 트랜지스터에 의해 형성된 제2 노드사이에 접속된 적어도/제2트랜지스터, 및 상기 제1과 제2전원선 사이에 직렬로 접속되고 인접한 2 소정 트랜시스터에 의해 형성된 제3노드로부터 제2 전압을 발생하는 복수의 제3트랜지스터로 구성되는 차동전압발생기; 및 상기 제1전압과 상기 제2전압 사이의 차동전압을 증폭하고 이에 의하여 상기 내부회로의 동작모드가 검사모드인지 정상모드 인지를 결정하기 위하여 상게 제1노드 및 상기 제3노드에 접속된 차동전압증폭기로 구성되는 것을 특징으로 하는 반도체집적회로.
  3. 제2항에 있어서, 상기 제1트랜지스터, 상기 제2트랜지스터 및 상기 제3트랜지스터의 각각은 공통 접속된 드래인 및 게이트를 갖는 인핸스먼트형 트랜지스터인 것을 특징으로 하는 반도체 집적회로.
  4. 제2항에 있어서, 제1 클록신호 및 제2지연클록신호를 발생하는 상기 차동전압증폭기용 제어회로를 더 포함하며, 상기 차동전압증폭기는 상기 제1클록신호 및 상기 제2지연클럭신호가 인가되는 플립-플릅회로 로 구성되고, 상기 플립-플롭회로의 상태는 상기 제1클록신호가 소정의 전위레벨이 될때 상기 제1전압 및 상기 제2전압 에 따라 결정되며, 상기 플립-플롭회로는 상기 제2지연클록신호가 소정의 전위레벨이 될때 트리거 및 래치되는 것을 특징으로 하는 반도체집적회로.
  5. 제2항에 있어서, 상기 입력단자의 전위가 검사모드에서의 상기 제2전원선의 전위보다 높은 것을 특징으로 하는 반도체 직접회로
  6. 제2항에 있어서, 상기 제1노드의 전위는 검사모드에서의 상기 제3노드의 전위보다 높은 것을 특징으로 하는 반도체 직접회로
  7. 제2항에 있어서, 상기 제1노드의 전위는 상기 입력 신호의 전위레벨의 변화에 좌우되는 것을 특징으로 하는 반도체 직접회로
  8. 제2항에 있어서, 상기 제2노드 및 상기 제3노드의 전위는 상기 제2전원선의 전위레벨에 따라 결정되는 것을 특징으로 하는 반도체 직접회로
  9. 제2항에 있어서, 상기 입력단자의 전위는 정상모드에서의 상기 제2전원선의 전위보다 낮게 되는 것을 특징으로 하는 반도체 직접회로
  10. 제2항에 있어서, 상기 제1노드의 전위는 정상모드에서의 상기 제3노드이 전위보다 낮게 되는 것을 특징으로 하는 반도체 직접회로
  11. 제2항에 있어서, 상기 입력단자는 정상모드에서 어드레스단자로서 사용되는것을 특징으로 하는 반도체 직접회로
  12. 제2항에 있어서, 상기 입력단자는 정상모드에서 데이타입력단자 및 데이타출력단자로서 사용되는 것을 특징으로 하는 반도체 직접회로
  13. 제2항에 있어서, 상기 클록신호는 행인에이블신호로서 사용되는 것을 특징으로 하는 반도체 직접회로
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870008400A 1986-08-01 1987-07-31 내부회로에 있어 동작모드의 스위칭 기능을 갖는 반도체집적회로 KR910003600B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61179840A JPS6337269A (ja) 1986-08-01 1986-08-01 モ−ド選定回路
JP179840 1986-08-01

Publications (2)

Publication Number Publication Date
KR880003330A true KR880003330A (ko) 1988-05-16
KR910003600B1 KR910003600B1 (ko) 1991-06-07

Family

ID=16072816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008400A KR910003600B1 (ko) 1986-08-01 1987-07-31 내부회로에 있어 동작모드의 스위칭 기능을 갖는 반도체집적회로

Country Status (5)

Country Link
US (1) US4771407A (ko)
EP (1) EP0255362B1 (ko)
JP (1) JPS6337269A (ko)
KR (1) KR910003600B1 (ko)
DE (1) DE3782775T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000054803A (ko) * 2000-06-26 2000-09-05 박경주 학습용 보드

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257999A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体記憶装置
US4984211A (en) * 1988-02-16 1991-01-08 Texas Instruments Incorporated Battery backup bus scheme for an ECL BiCMOS SRAM
US5051995A (en) * 1988-03-14 1991-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a test mode setting circuit
KR910004736B1 (ko) * 1988-12-15 1991-07-10 삼성전자 주식회사 스테이틱 메모리장치의 전원전압 조절회로
JP2815612B2 (ja) * 1989-05-15 1998-10-27 株式会社ナムコ Ｃｍｏｓ入力型ｉｃおよび電源切替回路
US5019772A (en) * 1989-05-23 1991-05-28 International Business Machines Corporation Test selection techniques
JP2717712B2 (ja) * 1989-08-18 1998-02-25 三菱電機株式会社 半導体記憶装置
US5265056A (en) * 1989-12-28 1993-11-23 International Business Machines Corporation Signal margin testing system for dynamic RAM
US5151907A (en) * 1990-02-20 1992-09-29 Robbins Walter A Auxiliary power supply for continuation of computer system operation during commercial AC power failure
US5072138A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequential clocked access codes for test mode entry
US5161159A (en) * 1990-08-17 1992-11-03 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with multiple clocking for test mode entry
EP0475588B1 (en) * 1990-08-17 1996-06-26 STMicroelectronics, Inc. A semiconductor memory with inhibited test mode entry during power-up
US5289475A (en) * 1990-11-29 1994-02-22 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with inverted write-back capability and method of testing a memory using inverted write-back
KR950003014B1 (ko) * 1992-07-31 1995-03-29 삼성전자 주식회사 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
US5831918A (en) 1994-02-14 1998-11-03 Micron Technology, Inc. Circuit and method for varying a period of an internal control signal during a test mode
US6587978B1 (en) * 1994-02-14 2003-07-01 Micron Technology, Inc. Circuit and method for varying a pulse width of an internal control signal during a test mode
US5982188A (en) * 1994-07-29 1999-11-09 Stmicroelectronics, Inc. Test mode control circuit of an integrated circuit device
JP3609185B2 (ja) * 1996-01-30 2005-01-12 沖電気工業株式会社 信号発生回路及びこれを用いたテストモード設定方法
US5991214A (en) * 1996-06-14 1999-11-23 Micron Technology, Inc. Circuit and method for varying a period of an internal control signal during a test mode
US6850105B1 (en) 2003-09-30 2005-02-01 Starcore, Llc Method and circuitry for preserving a logic state
JP2005346282A (ja) * 2004-06-01 2005-12-15 Matsushita Electric Ind Co Ltd 電気的に書き換え可能な不揮発性メモリを内蔵したマイクロコンピュータ
WO2015182597A1 (ja) * 2014-05-26 2015-12-03 ヤマハ株式会社 接続確認システム、接続確認プログラム、接続確認方法、及び接続検出装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089612B (en) * 1980-12-12 1984-08-30 Tokyo Shibaura Electric Co Nonvolatile semiconductor memory device
DE3318564A1 (de) * 1983-05-20 1984-11-22 Siemens AG, 1000 Berlin und 8000 München Integrierte digitale mos-halbleiterschaltung
JPS6196588A (ja) * 1984-10-16 1986-05-15 Mitsubishi Electric Corp 半導体記憶装置
JPH0627786B2 (ja) * 1985-01-10 1994-04-13 日本電装株式会社 半導体集積回路装置
JPS61258399A (ja) * 1985-05-11 1986-11-15 Fujitsu Ltd 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000054803A (ko) * 2000-06-26 2000-09-05 박경주 학습용 보드

Also Published As

Publication number Publication date
US4771407A (en) 1988-09-13
JPS6337269A (ja) 1988-02-17
DE3782775T2 (de) 1993-04-01
KR910003600B1 (ko) 1991-06-07
EP0255362A3 (en) 1989-09-13
DE3782775D1 (de) 1993-01-07
EP0255362A2 (en) 1988-02-03
EP0255362B1 (en) 1992-11-25

Similar Documents

Publication Publication Date Title
KR880003330A (ko) 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로
KR930008868A (ko) 시험회로를 내장한 기억용 반도체 집적회로
KR970031344A (ko) 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals)
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR870009386A (ko) 반도체 감지증폭기
KR950022092A (ko) 비교기 회로
US4542306A (en) Buffer circuits for use with semiconductor memory devices
KR950001766A (ko) 반도체 기억회로
JPH0498173A (ja) 半導体回路
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR890004496A (ko) 반도체 집적회로
KR850006902A (ko) 전압레벨 검출회로
KR0134025B1 (ko) 자동증폭회로
KR940020669A (ko) 바이어스 회로(bias circuit)
KR950001862A (ko) 반도체 집적 회로 장치
KR890015406A (ko) 반도체 집적회로
KR930006875A (ko) 집적회로
KR870011619A (ko) 반도체 감지회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR970076845A (ko) 반도체 기억 장치의 입력 회로
KR950022093A (ko) 비교기 회로
KR890001104A (ko) 반도체집적회로
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR970007378A (ko) 반도체 메모리 장치의 전원 전압 검출 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee