KR870011619A - 반도체 감지회로 - Google Patents

반도체 감지회로 Download PDF

Info

Publication number
KR870011619A
KR870011619A KR870004925A KR870004925A KR870011619A KR 870011619 A KR870011619 A KR 870011619A KR 870004925 A KR870004925 A KR 870004925A KR 870004925 A KR870004925 A KR 870004925A KR 870011619 A KR870011619 A KR 870011619A
Authority
KR
South Korea
Prior art keywords
connection point
level
transistor
sense amplifier
reference voltage
Prior art date
Application number
KR870004925A
Other languages
English (en)
Other versions
KR910002966B1 (ko
Inventor
요시히사 이와타
Original Assignee
와타리 스기이치로
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와타리 스기이치로, 가부시키가이샤 도시바 filed Critical 와타리 스기이치로
Publication of KR870011619A publication Critical patent/KR870011619A/ko
Application granted granted Critical
Publication of KR910002966B1 publication Critical patent/KR910002966B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 감지회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 1 실시예에 따른 버퍼회로를 나타낸 회로도.
제 2 도는 제 1 도의 버퍼회로동작을 설명하기 위한 신호 파형도.
제 3 도는 제 1 도의 레벨변환회로를 구체화시켜 버퍼회로를 나타낸 회로도.

Claims (8)

  1. 미리 정해진 레벨로 기준전압을 발생시켜 주는 기준전압발생회로와, 제 1 접속점과 제 2 접속점에 랫치된 신호의 전위차를 증폭시켜 주시 위한 제 1 접속점과 제 2 접속점을 갖춘 감지증폭기, 입력신호와 기준전압을 각각 감지증폭기의 제 1 접속점과 제 2 접속점에 랫치시켜 주기 위해 외부입력신호와 기준전압발생회로로 부터 발생된 기준전압을 각각 감지증폭기의 제 1 접속점과 제 2 접속점으로 전송해 주게 되는 제 1 전송 게이트와 제 2 전송게이트 및, 입력신호의 전압레벨을 감지증폭기의 제 1 접속점에 랫치시켜 줌으로써 제 2 접속점에 랫치된 기준전압의 레벨이 쉬프트되도록 감지증폭기의 제 2 접속점과 제 2 전송게이트 사이에 접속되고, 감지증폭기의 제 1 접속점에 랫치된 외부입력 신호가 하이레벨일 때 기준전압의 레벨이 미리 정해진 전압레벨보다 낮게 쉬프트될 뿐만 아니라 외부입력신호가 로우레벨일 때 기준전압의 레벨이 미리 정해진 전압레벨보다 높게 쉬프트시켜 주는 레벨변환회로를 구비하는 것을 특징으로 하는 반도체감지회로.
  2. 제 2 항에 있어서,
    제 1 전송게이트와 제 2 전송게이트가 턴오프상태로 될 때 감지증폭기의 제 1 접속점과 제 2 접속점에 입력신호와 기준전압을 랫치시켜 줌과 더불어, 레벨변환회로가 제 2 접속점에 랫치된 기준전압의 레벨을 쉬프트시켜 주기 위해 제 1 전송게이트와 제 2 전송게이트 및 레벨변환회로로 제어신호를 공급해 주는 수단을 추가로 구비하고 있는 것을 특징으로 하는 반도체감지회로.
  3. 제 1 항에 있어서,
    레벨변환회로가 상보형 MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체감지회로.
  4. 제 1 항에 있어서,
    레벨변환회로가 N챈널 MOS트랜지스터로 이루어진 것을 특징으로 하는 반도체감지회로.
  5. 제 1 항에 있어서,
    레벨변환회로는 제 1 및 제 2 P챈널 MOS트랜지스터와 제 3 및 제 4 N챈널 MOS트랜지스터로 구성되어 제 1 내지 제 4 트랜지스터의 드레인. 소오스통로가 전원단에 교차되어 직렬로 접속되고, 제 2 및 제 3 트랜지스터의 접속점이 감지증폭기의 제 2 접속점에 접속되면서 그 게이트가 감지증폭기의 제 1 접속점에 연결되며, 제 1 전송게이트 및 제 2 전송게이트가 턴오프상태로 될 때 제 1 및 제 4 트랜지스터를 턴온시켜 주기위해 제 1 및 제 2 전송게이트와 제 1 및 제 4 트랜지스터의 게이트에 제어신호를 공급해 주는 수단을 추가로 구비한 것을 특징으로 하는 반도체감지회로.
  6. 제 1 항에 있어서,
    레벨변환회로는 제 1 N챈널 MOS트랜지스터 내지 제 6 N챈널 트랜지스터로 구성되어 제 1 트랜지스터 내지 제 4 트랜지스터의 드레인. 소오스통로가 전원단을 교차시켜 직렬로 접속되면서 제 5 트랜지스터 및 제 6 트랜지스터의 드레인. 소오스통로가 전원단에 교차되고, 또 제 2 트랜지스터와 제 3 트랜지스터의 접속점이 감지증폭기의 제 2 접속점에 연결됨과 더불어 제 5 트랜지스터 및 제 6 트랜지스터의 접속점이 제 2 트랜지스터의 게이트에 접속되면서 제 3 트랜지스터 및 제 6 트랜지스터의 게이트가 감지증폭기의 제 1 접속점에 연결되며, 제 1 전송게이트 및 제 2 전송게이트가 턴오프상태로 될 때 제 1 트랜지스터와 제 4 트랜지스터가 턴오프상태로 될 때 제 1 트랜지스터와 제 4 트랜지스터 및 제 5 트랜지스터를 턴온시켜 주기 위해 제 1 전송게이트와 제 2 전송게이트, 제 1 트랜지스터, 제 4 트랜지스터 및 제 5 트랜지스터에 제어신호를 공급하는 수단을 추가로 구비하는 것을 특징으로 하는 반도체감지회로.
  7. 복수개의 비트로 이루어지는 어드레스신호를 어드레싱하기 위해 반도체메모리에서 감지하도록 된 어드레스버퍼회로에 있어서, 외부입력신호의 각 비트를 감지하기 위해 반도체메모리칩으로 이루어지는 복수개의 감지회로와, 미리 정해진 레벨의 기준전압을 공급하기 위해 반도체메모리칩으로 이루어지는 공통기준전압발생회로, 제 1 접속점과 제 2 접속점에 랫치된 신호전압의 전위차이를 증폭시켜 주기 위해 제 1 접속점과 제 2 접속점을 구비하는 복수개의 감지증폭기중 한 감지증폭기, 감지증폭기의 제 1 접속점과 제 2 접속점에 입력신호와 기준전압을 각각 랫치시켜 주기 위해 어드레스신호에 해당된 입력신호와 기준전압발생회로로 부터 송출된 기준전압을 감지증폭기의 제 1 접속점과 제 2 접속점에 전송하는 제 1 전송게이트 및 제 2 전송게이트, 입력신호의 전압레벨을 감지증폭기의 제 1 접속점에 랫치함에 따라 제 2 접속점에 랫치된 기준전압의 레벨이 쉬프트되도록 감지증폭기의 제 2 접속점과 제 2 전송게이트 사이에 접속되고, 감지증폭기의 제 2 접속점에 랫치된 외부입력신호가 하이레벨일 때 기준전압의 레벨이 미리 정해진 전압레벨보다 낮게 쉬프트될 뿐만 아니라 외부입력신호가 로우레벨일 때 기준전압의 레벨이 미리 정해진 전압레벨보다 높게 쉬프트되는 레벨변환회로가 구비된 것을 특징으로 하는 반도체감지회로.
  8. 미리 정해진 레벨의 기준전압을 공급해 주는 기준전압 발생회로와, 제 1 접속점과 제 2 접속점에 랫치된 신호전압의 전위차이를 증폭시켜 주기 위해 제 1 접속점과 제 2 접속점으로 이루어지는 감지증폭기, 감지증폭기의 제 1 접속점과 제 2 접속점에 입력신호와 기준신호를 랫치시켜 주기 위해 외부입력신호와 기준전압을 각각 감지증폭기의 제 1 접속점과 제 2 접속점에다 전송시켜 주는 제 1 전송게이트와 제 2 전송게이트 및, 감지증폭기의 제 2 접속점에 랫치된 기준전압의 레벨을 쉬프트시켜 주기 위해 감지증폭기의 제 1 접속점에 랫치된 입력신호의 전압레벨에 응답하도록 감지증폭기의 제 2 접속점과 제 2 전송게이트 사이에 접속되는 레벨변환회로가 구비된 것을 특징으로 하는 반도체감지회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870004925A 1986-05-19 1987-05-19 반도체기억장치의 버퍼회로로 적합한 반도체감지회로 KR910002966B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61114156A JPS62270098A (ja) 1986-05-19 1986-05-19 半導体センス回路
JP114156 1986-05-19

Publications (2)

Publication Number Publication Date
KR870011619A true KR870011619A (ko) 1987-12-24
KR910002966B1 KR910002966B1 (ko) 1991-05-11

Family

ID=14630551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870004925A KR910002966B1 (ko) 1986-05-19 1987-05-19 반도체기억장치의 버퍼회로로 적합한 반도체감지회로

Country Status (4)

Country Link
US (1) US4764693A (ko)
JP (1) JPS62270098A (ko)
KR (1) KR910002966B1 (ko)
DE (1) DE3716754A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294020B1 (ko) * 1998-06-30 2001-07-12 윤종용 레벨쉬프터및이를이용한반도체메모리장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910009551B1 (ko) * 1988-06-07 1991-11-21 삼성전자 주식회사 메모리장치의 센스앰프 분할 제어회로
JPH0426989A (ja) * 1990-05-18 1992-01-30 Toshiba Corp ダイナミックメモリ装置
US5247216A (en) * 1991-12-30 1993-09-21 North American Philips Corporation Stepper motor with integrated assembly
EP0726578A1 (en) * 1995-02-09 1996-08-14 International Business Machines Corporation Multiple reference sense amplifier
AU745837B2 (en) * 1999-11-12 2002-04-11 Motorola Australia Pty Ltd Method and apparatus for producing an aproximation to a sequence of vectors
KR100769796B1 (ko) 2006-05-12 2007-10-25 주식회사 하이닉스반도체 저전압용 롬
US9124276B2 (en) 2012-12-20 2015-09-01 Qualcomm Incorporated Sense amplifier including a level shifter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165541A (en) * 1977-12-12 1979-08-21 Fairchild Camera And Instrument Corporation Serial-parallel-serial charge-coupled device memory having interlacing and ripple clocking of the parallel shift registers
US4150441A (en) * 1978-03-20 1979-04-17 Microtechnology Corporation Clocked static memory
JPS56101694A (en) * 1980-01-18 1981-08-14 Nec Corp Semiconductor circuit
JPS6030038B2 (ja) * 1980-03-21 1985-07-13 沖電気工業株式会社 バツフア回路
JPS6076087A (ja) * 1983-09-30 1985-04-30 Nec Corp アドレスバツフア回路
US4645954A (en) * 1985-10-21 1987-02-24 International Business Machines Corp. ECL to FET interface circuit for field effect transistor arrays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294020B1 (ko) * 1998-06-30 2001-07-12 윤종용 레벨쉬프터및이를이용한반도체메모리장치

Also Published As

Publication number Publication date
DE3716754C2 (ko) 1989-09-07
DE3716754A1 (de) 1987-11-26
US4764693A (en) 1988-08-16
KR910002966B1 (ko) 1991-05-11
JPS62270098A (ja) 1987-11-24

Similar Documents

Publication Publication Date Title
KR920020507A (ko) 반도체 집적 회로 장치
KR930005187A (ko) 전기적으로 프로그램 할 수 있는 내부 전원 발생 회로
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
KR890013862A (ko) 전압레벨 변환회로
KR920007343A (ko) 버퍼회로
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR880003330A (ko) 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로
US6194919B1 (en) Main amplifier
KR920017116A (ko) 전류 감지 증폭회로
KR950004534A (ko) 레벨 쉬프터
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR880008335A (ko) 반도체 집적 회로
KR910002127A (ko) 전원절환회로
KR950034259A (ko) 전류차 감지 방식의 고속 감지 증폭기
KR870011619A (ko) 반도체 감지회로
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
US6327190B1 (en) Complementary differential input buffer for a semiconductor memory device
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR850007714A (ko) Mos 증폭회로 및 이를 사용한 반도체 메모리
KR870007510A (ko) 반도체 메모리 소자의 데이타 판독회로
KR970078002A (ko) 전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로
KR890013769A (ko) 중간전위생성회로
KR970069467A (ko) 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템
KR900010776A (ko) 메모리를 내장한 집적 회로
KR920022298A (ko) 레벨 변환 출력 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee