KR850001570A - 마이크로 프로셋서(microprocessor) 및 그것을 사용한 정보처리 장치 - Google Patents
마이크로 프로셋서(microprocessor) 및 그것을 사용한 정보처리 장치 Download PDFInfo
- Publication number
- KR850001570A KR850001570A KR1019840004088A KR840004088A KR850001570A KR 850001570 A KR850001570 A KR 850001570A KR 1019840004088 A KR1019840004088 A KR 1019840004088A KR 840004088 A KR840004088 A KR 840004088A KR 850001570 A KR850001570 A KR 850001570A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- microprocessor
- control means
- external terminal
- address
- Prior art date
Links
- 230000010365 information processing Effects 0.000 title claims 9
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 마이크로 프로셋서의 1실시예를 도시한 블록(block)도면. 제2도는 제1도에 도시되어 있는 후라구 레지스터(flag register) FLG의 구성의 도시한 도면. 제3도는 제1도에 도시되어 있는 마이크로 프로셋서의 동작을 설명하기 위한 도면.
Claims (18)
- 마이크로 프로셋서는, 제1외부 단자와, 상기 제1외부 단자를 거쳐서 공급된 신호에 따라서 다음에 실행 되어야 할 명령이 기억되어 있는 번지를 결정하는 제어 수단과를 포함한다.
- 특허 청구의 범위 제1항의 마이크로 프로셋서에 있어서, 상기 제어수단은 상기 제1외부 단자를 거쳐서 공급된 신호에 따라서, 다음에 실행 되어야 할 명령이 기억되어 있는 기억 장치의 번지를 지시하는 어드레스 신호를 형성하는 제1 제어수단을 포함한다.
- 특허 청구의 범위 제2항 마이크로 프로셋서는, 또 제2외부 단자를 포함하고, 상기 제2외부 단자를 거쳐서, 소정의 신호가, 상기 제1제어 수단에 공급되었을 때, 상기 제1제어 수단이 다음에 실행되어야 할 명령이 기억 되어 있는 번지를 지시하는 어드레스 신호를 포함한다.
- 특허 청구의 범위 제3항의 마이크로 프로셋서에 있어서, 상기 제1 제어 수단은, 상기 제 1 외부단자를 거쳐서 공급되는 신호를 기억하기 위한 기억회로를 갖는다.
- 특허 청구의 범위 제4항의 마이크로 프로셋서에 있어서, 상기 제1 제어수단은 공급되는 명령에 포함되어 있는 어드레스 정보에 따라서, 다음에 실행하여야 할 명령이 기억되어 있는 번지를 지시하는 어드레스 신호를 형성하는 제2 제어수단을 갖는다.
- 마이크로 프로셋서는, 그 내부 상태에 따른 상태 신호를 형성하는 제1 제어 수단과, 상기 상태 신호를 받아 이것을 외부에 송출하기 위한 제1외부 단자와를 포함한다.
- 특허 청구의 범위 제6항의 마이크로 프로셋서에 있어서, 상기 제1 제어수단은, 마이크로 프로셋서의 상태를 표시하는 스테이터스레지스터와, 이 스테이터스 레지스터가 소정의 상태로 되어 있을 때, 소정의 상태 신호를 형성하는 제2 제어수단과를 포함하고, 이로 인해, 마이크로 프로셋서의 내부 상태에 따라 상태 신호가 형성된다.
- 특허 청구의 범위 제7항의 마이크로 프로셋서에 있어서, 상기 제2제어수단은 , 상기 스테이터스 레지스터의 각 출력 신호와, 부여된 명령에 포함되어 있는 조건정보와가 공급되고, 상태신호를 출력하는 논리수단을 갖는다.
- 특허 청구의 범위 제8항의 마이크로 프로셋서는 또, 제2 외부단자를 포함하고, 상기 제1 제어단자는, 상기 상태 신호를 형성한 후, 상기 제2 외부 단자에 공급되어야 할 신호를 형성하는 제3 제어수단을 포함한다.
- 특허 청구의 범위 제9항의 마이크로 프로셋서에 있어서, 상기 제1 제어 수단은 형성된 상태 신호를 기억하기 위한 기억 회로를 갖는다.
- 정보 처리 장치는, 제1외부 단자와, 상기 제1외부 단자로 부터 출력 된 신호에 따라서, 외부에 송출 되어야 할 어드레스 신호를 결정하는 제어 수단을 가진 제1 마이크로 프로셋서와, 그때의 내부 상태에 따른 상태 신호를 형성하는 제1수단과, 상기 상태 신호를 받아, 이것을 외부에 송출하기 위한 제2외부 단자를 가진 제2 마이크로 프로셋서와, 상기 제1외부 단자와 상기 제2외부 단자와를 결합시키기 위한 제1배선 수단과, 상기 어드레스 신호에 의해서 지시된 어드레스에 기억되어 있든 명령을 상기 제1 마이크로 프로셋서에 전달하는 기억 장치와를 포함하고, 이로 인해, 상기 제1 마이크로 프로셋서에 있어서 행하여야할 처리가 상기 제2 마이크로 프로셋서의 내부 상태에 따라서 결정된다.
- 특허 청구의 범위 제11항의 정보 처리 장치는, 또 제2 배선 수단을 포함하고, 상기 제1 마이크로 프로셋서는, 상기 제2 배선에 결합 되어야 할 제3외부 단자를 가지며, 이 제3외부단자를 거쳐서 소정의 신호가 공급 되었을 때, 상기 제어 수단이, 상기 제1 외부 단자를 거쳐서, 공급되어 있는 신호에 따라서, 외부에 송출 되어야 할 어드레스 신호를 결정한다. 상기 제2 마이크로 프로셋서는 상기 제2배선에 결합되어야 할 제4외부 단자를 가지며, 상기 제1수단은 상기 신호를 형성한 후, 상기 제4외부 단자에 공급되어야 할 소정의 신호를 형성하는 제2 수단을 갖는다.
- 특허 청구의 범위 제12항의 정보처리 장치에 있어서, 상기 제1 마이크로 프로셋서에 포함되어 있는 상기 제어 수단은, 상기 기억 장치에서 부여된 제1 명령에 포함되어 있는 데에 있어서의 어드레스 정보에 따라서, 외부에 송출되어야 할 어드레스 신호를 형성하는 제3 수단을 포함한다.
- 특허 청구의 범위 제13항의 정보처리 장치에 있어서, 상기 제2 마이크로 프로셋서에 포함되어 있는, 상기 제1 수단은, 그 때의 제2 마이크로 프로셋서의 상태를 표시하는 스테이터스 레지스터와, 이스테이터스 레지스터가 소정의 상태로 되어 있을 때, 소정의 상태 신호를 형성하는 제4수단을 포함하고, 이로 인해, 제2 마이크로 프로셋서의 내부 상태에 따른 상태 신호가 형성된다.
- 특허 청구의 범위 제14항의 정보처리 장치에 있어서, 상기 제4 수단은, 상기 스테이터스 레지스터와, 각 출력신호와, 상기 제1 명령에 포함되어 있는 조건 패턴과를 받어, 상태 신호를 출력하는 논리회로로 된다.
- 특허 청구의 범위 제15항의 정보처리 장치에 있어서, 상기 제1 마이크로 프로셋서에 포함되어 있는 제어수단은, 상기 제1 외부 단자를 거쳐서 공급되는 신호를 기억하기 위한 기억 회로를 포함한다.
- 특허 청구의 범위 제15항의 정보처리 장치에 있어서, 상기 제4 수단은, 상기 논리 회로로부터 출력된 상태신호를 기억하기 위한 기억회로를 갖는다.
- 특허 청구의 범위 제15항의 정보처리 장치에 있어서, 상기 스테이터스 레지스터의 내용은 연산 동작의 결과에 따라서 변화된다.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134317A JPH081604B2 (ja) | 1983-07-25 | 1983-07-25 | マイクロプロセッサ |
| JP58-134317 | 1983-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR850001570A true KR850001570A (ko) | 1985-03-30 |
| KR920010335B1 KR920010335B1 (ko) | 1992-11-27 |
Family
ID=15125473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019840004088A KR920010335B1 (ko) | 1983-07-25 | 1984-07-12 | 마이크로프로세서 및 그것을 사용한 정보처리 장치. |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5041969A (ko) |
| JP (1) | JPH081604B2 (ko) |
| KR (1) | KR920010335B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5165033A (en) * | 1983-07-25 | 1992-11-17 | Hitachi, Ltd. | Microprocessor and data processor using the former |
| JP3137117B2 (ja) * | 1987-03-27 | 2001-02-19 | 将容 曽和 | 高速処理計算機 |
| JPS63259727A (ja) * | 1987-04-17 | 1988-10-26 | Hitachi Ltd | コプロセツサのインタ−フエイス方式 |
| DE68927783T2 (de) * | 1988-05-03 | 1997-09-25 | Wang Laboratories | Mikroprozessor mit äusserem steuerungsspeicher |
| US5263169A (en) * | 1989-11-03 | 1993-11-16 | Zoran Corporation | Bus arbitration and resource management for concurrent vector signal processor architecture |
| US5202998A (en) * | 1990-08-31 | 1993-04-13 | International Business Machines Corporation | Fast, simultaneous multi-processor system status communication interface |
| US5274775A (en) * | 1991-01-22 | 1993-12-28 | The United States Of America As Represented By The Secretary Of The Navy | Process control apparatus for executing program instructions |
| US5283881A (en) * | 1991-01-22 | 1994-02-01 | Westinghouse Electric Corp. | Microcoprocessor, memory management unit interface to support one or more coprocessors |
| EP1038787A1 (en) | 1999-03-23 | 2000-09-27 | Je Long International Co., Ltd. | Easy-to-open recyclable envelope |
| JP2002073327A (ja) * | 2000-08-29 | 2002-03-12 | Pacific Design Kk | データ処理ユニット、データ処理装置およびデータ処理ユニットの制御方法 |
| KR100417198B1 (ko) | 2001-12-21 | 2004-02-05 | 김준수 | 동물 짖음방지/훈련 장치 |
| US10133300B2 (en) * | 2014-01-08 | 2018-11-20 | Microsoft Technology Licensing, Llc | Control of predication across clock domains |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3651482A (en) * | 1968-04-03 | 1972-03-21 | Honeywell Inc | Interlocking data subprocessors |
| US3631405A (en) * | 1969-11-12 | 1971-12-28 | Honeywell Inc | Sharing of microprograms between processors |
| JPS5549337B2 (ko) * | 1974-07-05 | 1980-12-11 | ||
| JPS5949607B2 (ja) * | 1975-10-01 | 1984-12-04 | 株式会社日立製作所 | 情報処理装置 |
| US4099236A (en) * | 1977-05-20 | 1978-07-04 | Intel Corporation | Slave microprocessor for operation with a master microprocessor and a direct memory access controller |
| JPS6019028B2 (ja) * | 1977-08-26 | 1985-05-14 | 株式会社日立製作所 | 情報処理装置 |
| US4149243A (en) * | 1977-10-20 | 1979-04-10 | International Business Machines Corporation | Distributed control architecture with post and wait logic |
| US4171537A (en) * | 1978-01-09 | 1979-10-16 | National Semiconductor | Number oriented processor |
| US4270167A (en) * | 1978-06-30 | 1981-05-26 | Intel Corporation | Apparatus and method for cooperative and concurrent coprocessing of digital information |
| US4225921A (en) * | 1978-10-02 | 1980-09-30 | Honeywell Information Systems Inc. | Transfer control technique between two units included in a data processing system |
| JPS5617401A (en) * | 1979-07-23 | 1981-02-19 | Omron Tateisi Electronics Co | Sequence controller |
| US4349873A (en) * | 1980-04-02 | 1982-09-14 | Motorola, Inc. | Microprocessor interrupt processing |
| JPS57212541A (en) * | 1981-06-24 | 1982-12-27 | Nec Corp | Operational processor |
| US4547849A (en) * | 1981-12-09 | 1985-10-15 | Glenn Louie | Interface between a microprocessor and a coprocessor |
| US4509116A (en) * | 1982-04-21 | 1985-04-02 | Digital Equipment Corporation | Special instruction processing unit for data processing system |
| US4750110A (en) * | 1983-04-18 | 1988-06-07 | Motorola, Inc. | Method and apparatus for executing an instruction contingent upon a condition present in another data processor |
-
1983
- 1983-07-25 JP JP58134317A patent/JPH081604B2/ja not_active Expired - Lifetime
-
1984
- 1984-07-12 KR KR1019840004088A patent/KR920010335B1/ko not_active IP Right Cessation
-
1990
- 1990-08-09 US US07/565,195 patent/US5041969A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH081604B2 (ja) | 1996-01-10 |
| US5041969A (en) | 1991-08-20 |
| KR920010335B1 (ko) | 1992-11-27 |
| JPS6027030A (ja) | 1985-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880011801A (ko) | 반도체 기억장치 | |
| KR890007162A (ko) | 데이타 처리장치 | |
| KR850001570A (ko) | 마이크로 프로셋서(microprocessor) 및 그것을 사용한 정보처리 장치 | |
| KR890002779A (ko) | 데이타 처리 장치 | |
| KR920010431A (ko) | 정보처리장치 및 이를 이용한 정보처리방법 | |
| KR840004273A (ko) | 외부 기억 장치 제어용 회로 | |
| KR900005311A (ko) | 인터럽트제어장치 | |
| KR840004805A (ko) | 정보출력 시스템 | |
| KR900000787A (ko) | 화상처리장치 | |
| KR880014482A (ko) | 반도체 집적회로 장치 | |
| KR880003252A (ko) | 마이크로 프로세서 | |
| KR890007295A (ko) | 파워다운 모드를 갖는 반도체 집적회로 장치 | |
| KR910003666A (ko) | 반도체기억장치의 데이터출력제어회로 | |
| KR850003479A (ko) | 반도체 집적 회로 | |
| KR920002393A (ko) | 자동차용 입력인터페이스 | |
| KR880001972Y1 (ko) | 전자미싱의 제어장치 | |
| KR860700300A (ko) | 입력 기억 회로 수단 및 그 분배 사용방법 | |
| KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
| KR850008567A (ko) | 반도체 집적회로 | |
| KR870010435A (ko) | 데이타 처리 장치의 표시 데이타 출력 제어 장치 | |
| KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
| KR840003853A (ko) | 시이퀸스 콘트로울러 | |
| KR890016442A (ko) | 전자시계용 집적회로 및 전자시계 | |
| KR960030399A (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법 | |
| KR840003854A (ko) | 상호 변경 가능 인터페이스 회로장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20021113 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |