JP2002073327A - データ処理ユニット、データ処理装置およびデータ処理ユニットの制御方法 - Google Patents
データ処理ユニット、データ処理装置およびデータ処理ユニットの制御方法Info
- Publication number
- JP2002073327A JP2002073327A JP2000259817A JP2000259817A JP2002073327A JP 2002073327 A JP2002073327 A JP 2002073327A JP 2000259817 A JP2000259817 A JP 2000259817A JP 2000259817 A JP2000259817 A JP 2000259817A JP 2002073327 A JP2002073327 A JP 2002073327A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- data processing
- register
- instruction
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
- Advance Control (AREA)
Abstract
対処し制御することができる制御方式を提供する。 【解決手段】 システムLSI1に組み込まれたプロセ
ッサPU2に、演算結果が反映される内部フラグデータ
φ1を格納する内部フラグレジスタ13に加えて、シス
テムLSI1の他の処理ユニットであるVU3の外部フ
ラグデータφ2をダイレクトにセット可能な外部フラグ
レジスタ12を設け、内部フラグレジスタ13と同一の
レベルで外部フラグレジスタ12の内容を参照して遷移
先を決定できる命令を設ける。したがって、このシステ
ムLSI1に組み込まれたPU2においては、外部状態
の結果による遷移と同じクロック数にて外部の処理ユニ
ットのフラグデータにより遷移することが可能となり、
外部信号に柔軟に対処した制御を実現することができ
る。
Description
サおよびその機能を搭載したシステムLSIなどのデー
タ処理装置、それに内蔵されるデータ処理ユニットおよ
びその制御方法に関するものである。
集積度の改善を実現し続け、シリコンチップに搭載され
る回路規模も数千万ゲートになり、システム全体がワン
チップに搭載されたシステムLSIの検討がされてい
る。
おいては、汎用性の高いプロセッサを内蔵した組み込み
型プロセッサの形態のシステムLSIが強く要望されて
いる。システムLSIとして実現したいシステムを従来
から制御していたのはソフトウェアであり、そのソフト
ウェアの走行環境を提供するハードウェアがプロセッサ
であるから、ワンチップでワンシステムを構成するシス
テムLSIを実現し、それをソフトウェアで制御しよう
とするとプロセッサが要求されるからである。
リント基板などのボード上に搭載されてシステムを制御
するために開発されてきた。したがって、そのようなプ
ロセッサをシステムLSIに単純に組み込んでシステム
LSIを構成し、ワンチップでワンシステムを実現した
ときに、従来のプリント基板上でプロセッサを中心とし
たシステムを構成したときと変わりないアーキテクチャ
が要因となって、システムLSI化したメリットを十分
に活かすことができない部分がある。
の他の機能ブロックを含めたプロセッサの外部環境に起
因する信号変化に対する条件判定や外部割込みに対する
遷移動作について、プロセッサをそれら他の機能を含め
てワンチップのシステムLSIに組み込むことにより、
対象となるデータ処理をより柔軟に、そして高速に実行
しリアルタイム処理に適した制御を実現することが要求
されているにも関わらず、それを実現することが難し
い。従来は、プリント基板上に汎用性のプロセッサに加
えて専用機能を持った複数のチップが搭載されてシステ
ムを構成するので、ピン数制限あるいは配線密度の制限
によりプロセッサと他のチップとの間の信号線の数ある
いは密度には制限がある。これに対して、ワンチップに
プロセッサと他の機能ブロックを搭載してシステムイン
テグレーションを図ると、プロセッサと他の機能を構成
する回路あるいは機能ブロックが同一チップ内で接続で
きるので、プロセッサと機能ブロックとの間におけるピ
ン数あるいは配線密度の制限はほとんどなくなり、シス
テムLSIに組み込まれたプロセッサと機能ブロックと
の間(境界)を通過する境界信号線の数は飛躍的に増大
させることができる。これは、システムLSI化、すな
わち、ワンチップへシステムがインテグレートされた結
果の1つの大きなメリットである。しかしながら、従来
のプロセッサでは、このメリットを十分に活かすことが
できない。
プロセッサと機能ブロックとの関係を柔軟に制御して対
象となるデータ処理速度を向上し、リアルタイム処理性
能を向上させるためには、システムLSIに内蔵される
組込型のプロセッサは、チップ内のプロセッサを取り巻
く多くの機能ブロックからの割込み要求や、これら機能
ブロックの状況の変化に応じての処理要求などの、組み
込み型プロセッサ境界の外部で同一チップの内部からの
信号の多くに対して的確に時間遅れなく応答しなければ
ならない。特に、高速ネットワーク関連のデータ処理や
画像データの圧縮・伸張処理等のようにリアルタイムの
データ処理を目的とするシステムLSIにおいては、演
算処理能力の高い機能ブロックが用意されても、その機
能ブロックからの要求に対して柔軟に、そして、クロッ
ク単位で組込みプロセッサが応答できなければ、リアル
タイム処理性能を向上することができない。
ーキテクチャで外部信号に基づき遷移先アドレスをソフ
トウェアで制御しようとすると、少なくとも4命令が必
要となり、上記のような要求に合うようにシステムLS
Iを制御することは難しい。たとえば、Nビットの外部
信号のI番目の内容に応じて遷移先アドレスを制御する
場合は、以下のような4つのステップが必要となる。 1. Nビットの外部信号をプロセッサの内部レジスタ
にフェッチする。 2. この内部レジスタの内容を汎用レジスタに転送す
る。 3. ビット・テスト命令によりI番目のビットを試験
する(フラグレジスタに転送する)。 4. ジャンプ命令により、試験結果の内容が格納され
たフラグレジスタの内容(コンディションコード)に基
づき遷移先アドレスに遷移する。
能ブロックで構成する代わりに全てを設計および開発す
ることにより、上記のような問題を避けることも可能で
あり、目的とするデータ処理をより高速に、リアルタイ
ム処理性能の高いLSIを開発できるかもしれない。し
かしながら、それは、システムLSI毎に全ての回路を
開発および設計することになり、膨大な時間とコストが
かかり経済的ではない。さらに、実績のある汎用的なプ
ロセッサ、さらに、実績のある機能ブロックの構成を用
いることができないので、LSIの開発に時間とコスト
をかけるにも関わらず、安定したデータ処理を行える高
性能のLSIを確実に提供できるとは言えず、現実的な
解ではない。
セッサとして汎用的な処理が可能なデータ処理ユニット
であって、この処理ユニットと共に同一チップ上に搭載
される他の処理ユニットからの外部信号などの外部要因
に基づく処理を柔軟に、かつ、少ないクロック数で実現
し、リアルタイム処理に適したシステムLSIを構成可
能なデータ処理ユニットを提供することを目的としてい
る。そして、このデータ処理ユニットと他の処理ユニッ
トとを組み合わせ、システムLSIとなるデータ処理装
置を提供し、動画処理やネットワーク処理などのリアル
タイムのデータ処理が要求されるシステムに適した、高
速処理が可能で、リアルタイム応答性に優れたデータ処
理装置を提供することを目的としている。
ては、プロセッサであるデータ処理ユニットの内部にお
いて演算命令に基づき演算ユニット(ALU)が演算し
た結果に応じたコンディションコードが保持されるフラ
グレジスタ(第1のレジスタ、内部フラグレジスタ)に
加え、同一チップ内に搭載される他の処理ユニットの状
態により格納されたデータの少なくとも1部が変更可能
な第2のレジスタ(外部フラグレジスタ)を設けると共
に、この第2のレジスタを参照して遷移先を制御できる
手段を設けることにより、従来の内部フラグレジスタを
参照して遷移先を制御するのと同じレベルの処理あるい
は命令で、他の処理ユニットのコンディションコードな
どを参照して遷移先を制御できるようにしている。
は、内部の演算機能により演算命令を実行した結果に応
じて格納されたデータの少なくとも1部が変更される第
1のレジスタを有するデータ処理ユニットであって、同
一チップ内に搭載される他の処理ユニットの状態により
格納されたデータの少なくとも1部が変更可能な第2の
レジスタと、この第2のレジスタを参照して遷移先を制
御可能な手段とを有することを特徴としている。また、
本発明のデータ処理ユニットの制御方法は、上記の第1
のレジスタを参照して遷移先を決定する工程に加え、新
たに設けられた第2のレジスタを参照して遷移先を決定
する工程を有することを特徴としている。さらに、本発
明のデータ処理ユニットの制御プログラムにおいては、
第1のレジスタを参照して遷移先を決定する命令に加
え、新たに設けられた第2のレジスタを参照して遷移先
を決定する命令を有することを特徴としている。
御方法では、同一チップ内の他の処理ユニットの状態に
より第2のレジスタの格納されたデータの少なくとも1
部を直に設定できる。すなわち、第2のレジスタは、組
込みプロセッサであるデータ処理ユニットの外部からの
信号の受け口となり、他の処理ユニットのコンディショ
ンコード(外部コンディションコード)をフェッチする
フェッチレジスタとして機能する。したがって、この第
2のレジスタを参照して遷移先を決定する工程あるいは
命令を設けることにより、他の処理ユニットからの外部
コンディションコードを、データ処理ユニット内の第1
のレジスタの格納されたコンディションコードあるいは
フラグデータと同じレベルで同様の処理あるいは命令で
参照できる。このため、データ処理ユニットの外部の他
の処理ユニットの外部コンディションコードを、データ
処理ユニットの内部のコンディションコードと同様に1
命令、すなわち1つのステップで参照することが可能と
なり、外部からの遷移要求などに対しても内部の遷移要
求と同じクロック数で応答できる。
は、データ処理ユニットにおける遷移先を決定するデー
タを格納可能であり、その内容を外部の他の処理ユニッ
トから直に制御することができる。したがって、データ
処理ユニットにおける遷移先を、データ処理ユニットの
外部である他の処理ユニットから直に、そして柔軟に制
御することが可能となる。このため、本発明のデータ処
理ユニットおよびその制御方法を採用することにより、
このデータ処理ユニットと共にLSIに組み込まれた外
部の処理ユニットからデータ処理ユニットの遷移制御を
直接的に、そして、柔軟に行うことが可能となり、それ
と共に、外部からの遷移制御を内部の制御と同様のレベ
ルで、同じクロック数で実行することができる。このた
め、本発明のデータ処理ユニットと、他の処理ユニット
とを同一チップ内に搭載したシステムLSIなどのデー
タ処理装置においては、データ処理ユニットの外部から
の割込み要求や、外部の機能ブロックの状況の変化に応
じての処理要求などの、データ処理ユニットの境界の外
部で同一チップの内部からの外部信号で第2のレジスタ
を書き換える、すなわち、外部信号を第2のレジスタに
フェッチあるいはラッチすることにより、その外部信号
に対して的確に時間遅れなく応答することができる。し
たがって、本発明のデータ処理ユニットと他の処理ユニ
ットとが同一チップ内に組み込まれたシステムLSIに
おいては、ピン数などの制限なく、これらの処理ユニッ
トの境界信号線の数を飛躍的に増大させることによりデ
ータ処理能力を向上できると共に、他の処理ユニットか
らの割込み要求や処理要求に対しデータ処理ユニットが
内部からの処理要求と同様に迅速に応答できる。このた
め、ワンチップへシステムがインテグレートされたメリ
ットを最大限に活かして、高速で、リアルタイム処理性
能が優れたデータ処理装置(システムLSI)を提供す
ることができる。
ては、組み込まれた他の処理ユニットは、プリント基板
などに搭載される場合と異なり、第2のレジスタとバス
などの高速なデータパスで簡単に接続できる。したがっ
て、第2のレジスタに他の処理ユニットからデータをラ
ッチする困難性はなく、その処理もクロック単位で行う
ことができる。このため、本発明のデータ処理装置にお
いては、同一のチップ内に搭載された他の処理ユニット
からデータ処理ユニットに対し要求を出し、データ処理
ユニットがそれに応答して所定の処理を開始するプロセ
スを柔軟に、そしてクロック単位で制御することが可能
となる。
ては、第1のレジスタに加えて第2のレジスタを設け、
そのレジスタを参照して遷移先を決定する命令に応答す
る手段を設けるという、従来のプロセッサの汎用的な構
成あるいは機能を崩すことなく導入できる手法により、
他の処理ユニットからの要求に柔軟に、そして、リアル
タイムで応答できるようにしている。したがって、デー
タ処理ユニットの汎用性を保持することができ、さら
に、第2のレジスタを用いた遷移制御も組み込まれる他
の処理ユニットに依存しない構成であるので、本発明の
データ処理ユニットを組込みプロセッサとすることによ
り様々なシステムLSIを容易に開発および設計するこ
とができる。このため、本発明のデータ処理ユニットを
採用することにより、実績のあるプロセッサと、実績の
ある専用回路とを搭載したシステムLSIを容易に開発
および設計することが可能であり、短期間に、経済的に
高性能のシステムLSIを開発し、提供することが可能
となる。
理を行うために開発され実績のある回路構成あるいはシ
ステム構成で、その特定のデータに特化した専用データ
処理ユニットと、このような専用データ処理ユニットで
は処理が難しい一般命令(汎用命令あるいは基本命令)
を柔軟に処理できるデータ処理ユニットを組み合わせる
ことにより、動画処理などに適した高速でリアルタイム
処理性能の高いシステムLSIの開発および設計を行う
ことができ、本発明を適用することにより、短時間で性
能が高く信頼性も高い上に、専用データ処理ユニットか
らの要求に対して汎用のデータ処理ユニットがリアルタ
イムで応答することができるリアルタイム処理にさらに
適したシステムLSIを提供できる。
ットを制御する汎用命令の代わりに、専用データ処理ユ
ニットを制御する専用命令をフェッチすると、その専用
命令を該専用データ処理ユニットに供給するフェッチユ
ニットを設けることにより、汎用命令と専用命令とを備
えたプログラムにより、上記のシステムLSIを制御す
ることが可能となる。このため、汎用のデータ処理ユニ
ットに加えて、専用データ処理ユニットの処理もプログ
ラムによりクロック単位で制御することが可能となる。
したがって、本発明を適用することにより、第2のレジ
スタを参照する処理を汎用命令として提供することが可
能となり、専用データ処理ユニットからの要求に対する
処理などの専用データ処理ユニットと汎用データ処理ユ
ニットとの連携を伴う処理もプログラムレベルでクロッ
ク単位で定義し、制御することが可能となる。このた
め、本発明により、専用データ処理ユニットからの要求
に対する処理も含めてクロック単位での制御が可能なシ
ステムLSIを提供することが可能となり、よりリアル
タイム応答性の良い、動画処理やネットワーク処理に適
したデータ処理ユニットおよびそれを搭載したデータ処
理装置を提供することができる。
施の形態を説明する。図1に本発明のデータ処理装置で
あるシステムLSI1の概略構成を示してある。本例の
システムLSIは、汎用のデータ処理ユニット、すなわ
ちプロセッサ(以降では、PU)2と、専用データ処理
ユニット(以降では、VU)3とを有し、これらが同一
チップに組み込まれて、システムLSIを構成してい
る。したがって、本例のPU2は組込型のプロセッサで
あり、転送命令や条件分岐命令などの汎用命令による汎
用的な処理を実行する実行部4と、VU3および実行部
4に対しマイクロコードをデコードした制御信号φvお
よびφpを提供するフェッチユニット5を備えている。
フェッチユニット5は、実行形式のマイクロプログラム
コード(命令コード)を内蔵したコードRAM6に対
し、プログラムカウンタや供給された分岐命令などによ
って決まる所定のアドレスを順次発行し、そのアドレス
に記憶された命令コードをフェッチする命令フェッチ部
8と、その命令をデコードするデコード部9を備えてい
る。そして、本例のLSI1においてはコードRAM6
には、PU2の実行部4で実行される汎用命令(P命
令)と、VU3で実行されるユーザ定義の専用命令(V
命令)とを備えた命令コード(マイクロプログラム)が
格納されており、フェッチされたV命令あるいはP命令
はフェッチユニット7のデコード部9によりデコードさ
れ、V命令をデコードした制御信号φvはVU3に供給
され、P命令をデコードした制御信号φpはPU2に供
給される。
U)などの汎用命令を実行するための所望の回路を備え
ており、さらに、汎用レジスタ14に加え、演算命令を
指示する制御信号φpによって演算ユニット(ALU)
で実行された演算結果のコンディションコード、たとえ
ば、オーバーフローの発生や演算結果がゼロであること
を示す内部フラグデータφ1が保存される内部フラグレ
ジスタ(第1のレジスタ)13を備えている。このた
め、条件分岐命令などにより、内部フラグレジスタ13
の所定のビットを参照することにより、演算結果に応じ
た処理、たとえば、エラー処理などを定義した遷移先に
移行し、その処理を実行することができる。
フラグレジスタ13と同じレベルで命令コードにより参
照できる外部フラグレジスタ12を備えており、この外
部フラグレジスタ12は、PU2の外部に位置するVU
3とバスB2で接続され、VU3からVU3における演
算結果のステータス情報(コンディションコード)など
を含む外部信号φ2が設定できるようになっている。
した処理、例えば、高速ネットワーク関連のデータ処理
や動画データの伸張/復号処理などをリアルタイムで行
うことが可能な専用回路を備えた専用データ処理ユニッ
トであり、PU2のフェッチユニット5から供給される
制御信号φvによって稼動する。VU3は、演算ユニッ
ト(ALU)や乗算器などを備え特定のデータ処理を実
行するデータパス部15と、フェッチユニット7からの
制御信号φvが自己を起動するためのV命令に基づくも
のであるか否かをデコードしてデータパス部15を制御
するデコードユニット16を備えている。また、VU3
は、PU2と一般的なデータを交換あるいは転送するた
めのインタフェースレジスタ17を有しており、このレ
ジスタ17がPU2のデータの入出力などを汎用に受け
持つ汎用レジスタ14とデータパスB1で接続され、イ
ンタフェースレジスタ17にラッチされたデータをPU
2の制御の下にPU2の汎用レジスタ14に転送できる
ようになっている。
されたPU2の概略構成を、内部フラグレジスタ13お
よび外部フラグレジスタ12を中心に示してある。本例
のPU2の実行部4に設けられた内部フラグレジスタ1
3は、16ビットのデータを格納可能であり、このレジ
スタ13の所定のビットに演算ユニット(ALU)の演
算結果に応じて値が変わるコンディションコードなどが
含まれた内部フラグデータφ1が格納される。一方、外
部フラグレジスタ12も、16ビットのデータを格納可
能であり、VU3から転送される外部フラグデータφ2
が格納されるようになっており、この外部フラグデータ
φ2には、VU3における演算結果を示すコンディショ
ンコードなどが含まれる。
より参照するレジスタとして、内部フラグデータφ1が
格納された内部フラグレジスタ13、または、外部フラ
グデータφ2が格納された外部フラグレジスタ12を選
択し、選択されたレジスタ12または13のデータの所
定のビットの状態を判定した結果φdを出力する内外選
択判定回路11を備えている。この選択判定回路11
は、内部フラグ信号φ1あるいは外部フラグ信号φ2を
採用するかを命令コードにより判定できる回路であり、
その際にテストすべきビットの位置情報も指定すること
ができる。したがって、命令コード、たとえば、条件分
岐命令により、内部フラグレジスタ13と外部フラグレ
ジスタ12とは同じレベルで参照することが可能であ
り、それらのレジスタに格納されたコンディションコー
ドを同等の命令で参照することができる。すなわち、従
来のプロセッサでは、内部フラグレジスタ13に格納さ
れている内部フラグデータφ1を条件分岐命令で参照す
ることができ、1命令で内部フラグデータφ1の所定の
ビットの条件に対応した遷移先に移行することができた
が、これに加えて、本例のLSI1においては、外部フ
ラグレジスタ12に格納されている外部フラグデータφ
2も同様に条件分岐命令で参照することが可能である。
したがって、VU2のコンディションコードを含む外部
フラグデータφ2を1命令で参照し、その所定のビット
の条件に対応した遷移先に移行することができる。
は、プログラムカウンタに基づくアドレスと、遷移先の
アドレスとを選択できるセレクタ21に、内外選択判定
回路11の出力φdが制御信号として供給されており、
内部フラグレジスタ13あるいは外部フラグレジスタ1
2のうちプログラムにより選択されたレジスタのフラグ
データにより遷移先アドレスがプログラムカウンタに基
づく次のアドレスに代わり出力できるようになってい
る。すなわち、アドレスセレクタ21には、レジスタ2
6に格納されたプログラムカウンタ(PC)に基づき、
次の命令コードのフェッチアドレスを示すアドレス(N
ext PC)φnと、条件分岐命令により分岐する先
のアドレス(遷移先アドレス、Jump PC)φjと
が入力されており、内外選択判定回路11からの制御信
号φdによって選択されたアドレスφaがコードRAM
6に供給され、そのアドレスの命令コードがデータレジ
スタ25にフェッチされる。
2において、フラグレジスタを参照して条件分岐する際
に、まず、ステップ41において内部フラグレジスタ1
3あるいは外部フラグレジスタ12を選択し、次に、ス
テップ42および43で、選択されたフラグレジスタの
フラグデータ、すなわち、外部フラグデータφ2、また
は内部フラグデータφ3に基づき遷移先のアドレスを決
定し、出力する。したがって、図4(a)に示すよう
に、本例のPU2の制御命令(汎用命令、P命令)とし
ては、内部フラグレジスタ13を参照して条件分岐する
命令P3に加え、外部フラグレジスタ12を参照して条
件分岐する命令P4が用意されている。図4(a)に示
した条件分岐命令P3は、「内部フラグレジスタ13の
所定のビットにあるコンディションコードがゼロであれ
ば、アドレス(abc)にジャンプせよ」という命令で
あり、アセンブラレベルで1ステップの命令を実行する
だけで遷移先アドレスの決定が終了する。同様に条件分
岐命令P4は、「外部フラグレジスタ12の所定のビッ
トにあるコンディションコードがゼロであれば、アドレ
ス(xyz)にジャンプせよ」という命令であり、この
場合もアセンブラレベルで1ステップの命令を実行する
だけで遷移先の決定を終了させることができる。したが
って、本例のPU2においては、外部の他の処理ユニッ
トであるVU3のコンディションコードを示す外部フラ
グφ2を参照して遷移先を決定する処理を1ステップの
命令で実行することができる。そして、外部フラグレジ
スタ12の所定のビットにラッチされている外部フラグ
データφ2に基づき決定される遷移先から命令コードを
フェッチし、次のクロックで遷移先に規定された処理を
実行することができる。
用いて外部フラグレジスタ12を用いずにVU3のコン
ディションコードを参照することも可能であり、外部フ
ラグレジスタ12を設けていないプロセッサを採用した
LSIでは、このプロセスによって他の処理ユニットで
あるVU3のフラグデータ(コンディションコード)を
参照しなければならない。一般的なデータ転送方法で
は、まず、PU2はVU3に対し自らのフラグデータあ
るいはコンディションコードを含む外部データ(外部フ
ラグデータ)をインタフェースレジスタ17にセットす
るように指示する。この処理は、V命令としてコードR
AM6のプログラムに入れておくことも可能である。そ
して、図4(b)に示すように、インタフェースレジス
タ17に保有されているVU3のフラグデータあるいは
コンディションコードをPU2の汎用レジスタ14に転
送する命令P1を実行して、外部フラグデータを汎用レ
ジスタ14にセットする。次に、汎用レジスタ14にセ
ットされた外部フラグデータをテストし、所定のビット
にあるコンディションコードを内部フラグレジスタ13
の所定のビットにセットする命令P2を実行する。その
後に、内部フラグレジスタ13の所定のビットのコンデ
ィションコードを参照して遷移先アドレスを決定する命
令P3を実行することにより、内部フラグレジスタ13
にセットされたVU3のコンディションコードを参照
し、それによって遷移先を決定するには、PU2の内部
でもアセンブラレベルの命令で3ステップが必要とな
り、VU3における処理を含めると、少なくともこの処
理のために4命令が消費される。
いては、内部フラグレジスタ13と同く命令コードで参
照できる外部フラグレジスタ12を設け、この外部フラ
グレジスタ12に対してVU3から直に外部フラグデー
タφ1を設定できる、あるいは、外部フラグレジスタ1
2にVU3のコンディションコードをフェッチできるよ
うにしている。また、外部フラグレジスタ12を参照し
て遷移先を決定するP命令を設け、内部フラグレジスタ
13を参照するのか、または、外部フラグレジスタ14
を参照するのかはソフトウェアにより切替可能としてい
る。このため、LSI1の内部に収納されているが、P
U2の外部の他の処理ユニットであるVU3での演算結
果を反映したコンディションコード2を直にPU2の内
部の外部フラグレジスタ12にラッチすることができ、
その外部フラグレジスタ12の内容を1命令で参照し遷
移先を決定することができる。このため、外部のVU3
の状態に基づく遷移先を変えるなどの処理を、内部フラ
グデータφ1に基づく処理と同一のレベルで、同一のク
ロック数で実行でき、プログラムにより制御することが
できる。したがって、VU3における処理の進行状況に
応じて条件判定や割込み処理を求めるに条件が発生した
ときに、それに対応した遷移動作をPU2の側でPU2
の内部処理と同様に実行することができ、クロック単位
でその処理を制御することが可能となる。
らバスB2を介して直に外部フラグレジスタ12に設定
できるので、VU3での演算結果あるいはその他の処理
に応じて変化する外部フラグデータφ2をダイレクトに
フェッチすることができ、P命令でそれを参照して遷移
先を制御できる。したがって、外部の処理ユニットであ
るVU3によるPU2の遷移制御を直接的に、そして柔
軟に行うことが可能となり、外部環境に起因する信号変
化に対する条件判定や外部割込みに対する遷移動作につ
いて、より柔軟かつ高速に対処することができる。この
ため、本例のLSI1においては、専用のデータ処理に
特化したVU3により、専用のデータ処理を高速にクロ
ック単位で実行することができると共に、その処理によ
り要求される条件判定や割込みに伴う遷移動作もリアル
タイムにクロック単位で制御することが可能となる。し
たがって、高速でリアルタイム処理性能が要求される動
画処理やネットワーク処理に適したシステムLSIを提
供することが可能となる。
は外部フラグレジスタ12を新たに設けるとともに、こ
のフラグレジスタ12を参照して分岐する命令を処理可
能にしているが、これは内部フラグレジスタ13を用い
た処理と同様の構成であり、それ以外の部分あるいは構
成を変える必要がない。したがって、従来からの実績の
あるプロセッサのアーキテクチャをそのまま用いること
が可能であり、短期間にシステムLSIを開発および設
計することができる。そして、VU3においても、実績
の有る専用回路に基づき開発および設計することができ
るので、本例のシステムLSI1は、全体を短期間で開
発および設計することができ経済的である。さらに、実
績のあるプロセッサおよび専用回路に基づき開発ができ
るので、高性能で安定したシステムLSIを提供するこ
とができる。
のフェッチユニット7を備えたシステムLSI(VUP
U)1では、コードRAM6に、P命令およびV命令を
有するマイクロプログラムが格納されており、このプロ
グラムによりPU2およびVU3を一元的に制御するこ
とができ、それぞれで実行する処理をプログラムにより
命令単位で、クロック毎に規定することが可能である。
そして、VU3のコンディションに基づく遷移動作もク
ロック単位でプログラムによって制御でき、VU3のコ
ンディションを反映して遷移先を制御することも極めて
柔軟に行うことができる。したがって、マイクロプログ
ラムを用いた柔軟性の高い制御が可能なシステムLSI
であると共に、クロック単位で処理を制御することが可
能であり、従来、柔軟性とは相反するリアルタイム性お
よび高速処理性能にも優れたシステムLSIを提供する
ことが可能となる。そして、プログラムの修正によっ
て、仕様変更等によって生じる変更および修正に非常に
柔軟に対処することができ、アプリケーションと相性が
良く開発のリスクの小さな高性能のシステムLSIを提
供することができる。
てシステムLSIを例に説明しているが、システムLS
Iに搭載されるVU3の数は複数であっても良い。この
場合、複数のVU3が各々フラグデータをセットできる
複数の外部フラグレジスタ12を設けても良い。あるい
は、フラグデータの選択回路を設けて、1つの外部フラ
グレジスタを複数のVU3で共有し、1つの外部フラグ
レジスタを参照して遷移先を決定する命令により複数の
VU3のコンディションコードにより遷移先を決定する
ような制御とすることも可能である。さらに、上述した
レジスタのビット数やフラグ信号φ1およびφ2などの
ビット数は例示であり、上述した数値に限定されるもの
ではない。
処理ユニットは、ユニット内部の状態を反映する内部フ
ラグレジスタと同様に参照できる外部フラグレジスタを
設け、同一チップ内の他の処理ユニットの状態により外
部フラグレジスタの格納されたデータが変えられるよう
にしている。したがって、外部フラグレジスタに専用デ
ータ処理ユニットなどの他の処理ユニットのコンディシ
ョンコードあるいはフラグデータをセットすることがで
き、その外部のフラグデータをデータ処理ユニットの内
部のフラグデータと同じレベルの命令コードで処理し、
内部状態の結果による遷移と同様に1つの命令で、同じ
クロック数にて外部要因による遷移先を決定することが
できる。したがって、本発明により、同一チップ上の他
の処理ユニットで発生した要因に対して柔軟に、そして
迅速に対処でき、組込型プロセッサの課題である外部信
号に柔軟に対処できる制御方式を提供することができ
る。
す図である。
タ処理ユニット(PU)の概略構成を示す図である。
ラグレジスタを選択して遷移先を決定する処理を示すフ
ローチャートである。
づき遷移先アドレスを決定するためのアセンブラレベル
の命令を示す図である。
Claims (7)
- 【請求項1】 内部の演算機能により演算命令を実行し
た結果に応じて格納されたデータの少なくとも1部が変
更される第1のレジスタを有するデータ処理ユニットで
あって、 同一チップ内に搭載される他の処理ユニットの状態によ
り格納されたデータの少なくとも1部が変更可能な第2
のレジスタと、 この第2のレジスタを参照して遷移先を制御可能な手段
とを有するデータ処理ユニット。 - 【請求項2】 請求項1に記載のデータ処理ユニット
と、このデータ処理ユニットと同一チップ内に搭載され
た少なくとも1つの前記他の処理ユニットとを有するデ
ータ処理装置。 - 【請求項3】 請求項2において、前記データ処理ユニ
ットは、汎用のデータ処理ユニットであり、前記他の処
理ユニットは、特定のデータ処理に特化した専用データ
処理ユニットであるデータ処理装置。 - 【請求項4】 請求項3において、前記データ処理ユニ
ットは、該データ処理ユニットを制御する汎用命令の代
わりに、前記専用データ処理ユニットを制御する専用命
令をフェッチすると、その専用命令を該専用データ処理
ユニットに供給するフェッチユニットを備えているデー
タ処理装置。 - 【請求項5】 内部の演算機能により演算命令を実行し
た結果に応じて格納されたデータの少なくとも1部が変
更される第1のレジスタ、および同一チップ内に搭載さ
れる他の処理ユニットの状態により格納されたデータの
少なくとも1部が変更可能な第2のレジスタを有するデ
ータ処理ユニットの制御方法であって、 前記第1のレジスタを参照して遷移先を決定する工程
と、 前記第2のレジスタを参照して遷移先を決定する工程と
を有するデータ処理ユニットの制御方法。 - 【請求項6】 内部の演算機能により演算命令を実行し
た結果に応じて格納されたデータの少なくとも1部が変
更される第1のレジスタ、および同一チップ内に搭載さ
れる他の処理ユニットの状態により格納されたデータの
少なくとも1部が変更可能な第2のレジスタを有するデ
ータ処理ユニットの制御プログラムであって、 前記第1のレジスタを参照して遷移先を決定する第1の
命令と、 前記第2のレジスタを参照して遷移先を決定する第2の
命令とを有する制御プログラムが記録されているデータ
処理ユニットで読み取り可能な記録媒体。 - 【請求項7】 請求項6において、前記データ処理ユニ
ットは汎用処理が可能な処理ユニットであり、前記他の
処理ユニットは特定のデータ処理に特化した専用データ
処理ユニットであり、前記第1および第2の命令を含む
前記データ処理ユニットで実行される汎用命令と、前記
専用データ処理ユニットで実行される専用命令とを有す
る前記制御プログラムが記録されているデータ処理ユニ
ットで読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000259817A JP2002073327A (ja) | 2000-08-29 | 2000-08-29 | データ処理ユニット、データ処理装置およびデータ処理ユニットの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000259817A JP2002073327A (ja) | 2000-08-29 | 2000-08-29 | データ処理ユニット、データ処理装置およびデータ処理ユニットの制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002073327A true JP2002073327A (ja) | 2002-03-12 |
Family
ID=18747938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000259817A Pending JP2002073327A (ja) | 2000-08-29 | 2000-08-29 | データ処理ユニット、データ処理装置およびデータ処理ユニットの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002073327A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009163514A (ja) * | 2008-01-07 | 2009-07-23 | Fujitsu Microelectronics Ltd | プロセッサ |
WO2011118351A1 (en) * | 2010-03-25 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6027030A (ja) * | 1983-07-25 | 1985-02-12 | Hitachi Ltd | マイクロプロセツサ |
JP2000207202A (ja) * | 1998-10-29 | 2000-07-28 | Pacific Design Kk | 制御装置およびデ―タ処理装置 |
-
2000
- 2000-08-29 JP JP2000259817A patent/JP2002073327A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6027030A (ja) * | 1983-07-25 | 1985-02-12 | Hitachi Ltd | マイクロプロセツサ |
JP2000207202A (ja) * | 1998-10-29 | 2000-07-28 | Pacific Design Kk | 制御装置およびデ―タ処理装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009163514A (ja) * | 2008-01-07 | 2009-07-23 | Fujitsu Microelectronics Ltd | プロセッサ |
WO2011118351A1 (en) * | 2010-03-25 | 2011-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2011222985A (ja) * | 2010-03-25 | 2011-11-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8472235B2 (en) | 2010-03-25 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2987308B2 (ja) | 情報処理装置 | |
US6216223B1 (en) | Methods and apparatus to dynamically reconfigure the instruction pipeline of an indirect very long instruction word scalable processor | |
TWI541658B (zh) | 資料處理裝置及半導體積體電路裝置 | |
US5574942A (en) | Hybrid execution unit for complex microprocessor | |
US20140208087A1 (en) | Microprocessor architecture having extendible logic | |
US4562538A (en) | Microprocessor having decision pointer to process restore position | |
US6611909B1 (en) | Method and apparatus for dynamically translating program instructions to microcode instructions | |
JP2001202245A (ja) | 改良式命令セットアーキテクチャを有するマイクロプロセッサ | |
US7159046B2 (en) | Method and apparatus for configuring communication between devices in a computer system | |
JP4651790B2 (ja) | データ処理装置 | |
US5961632A (en) | Microprocessor with circuits, systems, and methods for selecting alternative pipeline instruction paths based on instruction leading codes | |
US6738895B1 (en) | Method and system for substantially registerless processing | |
JP2001504959A (ja) | Riscアーキテクチャを有する8ビットマイクロコントローラ | |
JP4569934B2 (ja) | 情報処理装置、例外制御回路及び例外制御方法 | |
US5742801A (en) | Microprocessor to which additional instructions are added and instructions addition method thereof | |
US4791551A (en) | Microprogrammable devices using transparent latch | |
US6012138A (en) | Dynamically variable length CPU pipeline for efficiently executing two instruction sets | |
US6948049B2 (en) | Data processing system and control method | |
JPH0520068A (ja) | 並列演算処理装置 | |
JP2002073327A (ja) | データ処理ユニット、データ処理装置およびデータ処理ユニットの制御方法 | |
JPH11272462A (ja) | 情報処理装置 | |
JP4758538B2 (ja) | データ処理装置および制御方法 | |
JPH0588884A (ja) | 状態モード設定方式 | |
WO2000060457A1 (en) | Parallel data processing | |
JPH04359323A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100915 |