JPS6019028B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6019028B2 JPS6019028B2 JP10155377A JP10155377A JPS6019028B2 JP S6019028 B2 JPS6019028 B2 JP S6019028B2 JP 10155377 A JP10155377 A JP 10155377A JP 10155377 A JP10155377 A JP 10155377A JP S6019028 B2 JPS6019028 B2 JP S6019028B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- instruction
- sub
- processing device
- macro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
‘１｝ 発明の利用分野
本発明は、主処理装置と副処理装置により構成される情
報処理装置において、マクロ命令実行の制御に関するも
のである。
報処理装置において、マクロ命令実行の制御に関するも
のである。
■ 従来技術
近年、ミニコンピュータにおいても浮動小数点演算命令
を処理できるものが多くなっている。
を処理できるものが多くなっている。
これらは主処理装置とそれとは別の浮動小数点データを
高速に扱えるように演算器のデータ幅を増した専用の処
理装置（副処理装置）により構成されることが多い。ま
た、主処理袋暦と副処理装置が独立に動作できるように
し、副処理装置を配列計算やフーＩＪェ級数の計算など
処理時間の長いマク。命令を実行するように起動した後
、主処理装置は次のマクロ命令を読み出して実行するこ
とにより、２つの処理装置が並列に動作することも可能
である。以下、従来技術により、このような情報処理装
置が主記憶装置に格納されているマクロ命令を順次読み
出して実行する制御の流れについて説明する。
高速に扱えるように演算器のデータ幅を増した専用の処
理装置（副処理装置）により構成されることが多い。ま
た、主処理袋暦と副処理装置が独立に動作できるように
し、副処理装置を配列計算やフーＩＪェ級数の計算など
処理時間の長いマク。命令を実行するように起動した後
、主処理装置は次のマクロ命令を読み出して実行するこ
とにより、２つの処理装置が並列に動作することも可能
である。以下、従来技術により、このような情報処理装
置が主記憶装置に格納されているマクロ命令を順次読み
出して実行する制御の流れについて説明する。
はじめに主処理装置からマクロ命令を読み出し、それを
解読して副処理装置で処理すべきマクロ命令であること
がわかると副処理装置を起動する。このとき、主処理装
置がマクロ命令を解読した結果により副処理装置が実行
すべきマイクロプログラムの先頭番地を送って、副処理
装置はその番地のマイクロ命令から実行を開始するよう
にすればよいが、副処理装置で処理すべきマクロ命令を
追加する場合に、主処理装置のマイクロプログラムも変
更しなければならないため、マクロ命令を副処理装置に
送って、副処理菱道で解読しなおす。このような情報処
理装置の１例を第１図に示す。第１図において、１は主
記憶菱暦（ＭＭ）、２は主処理装置、３は副処理装置で
ある。４は実行すべきマクロ命令のマドレスを示すプロ
グラム・カウンタ（ＰＣ）であり、５はＭＭＩから読み
出したマクロ命令を格館する命令レジスタ（ＩＲ）、６
はＩＲ５をセットするためのタイミング信号を作るＡＮ
Ｄゲートである。
解読して副処理装置で処理すべきマクロ命令であること
がわかると副処理装置を起動する。このとき、主処理装
置がマクロ命令を解読した結果により副処理装置が実行
すべきマイクロプログラムの先頭番地を送って、副処理
装置はその番地のマイクロ命令から実行を開始するよう
にすればよいが、副処理装置で処理すべきマクロ命令を
追加する場合に、主処理装置のマイクロプログラムも変
更しなければならないため、マクロ命令を副処理装置に
送って、副処理菱道で解読しなおす。このような情報処
理装置の１例を第１図に示す。第１図において、１は主
記憶菱暦（ＭＭ）、２は主処理装置、３は副処理装置で
ある。４は実行すべきマクロ命令のマドレスを示すプロ
グラム・カウンタ（ＰＣ）であり、５はＭＭＩから読み
出したマクロ命令を格館する命令レジスタ（ＩＲ）、６
はＩＲ５をセットするためのタイミング信号を作るＡＮ
Ｄゲートである。
７は図示しないＭＭＩからマクロ命令を読み出すことを
指示する信号と、ＭＭＩからのデータ（この場合はマク
ロ命令）を読み出したことを知らせる同期信号のＡＮＤ
をとったＩＦ（ｌｎｓｔｒＭｔｉＯＮＦｅｔｃｅ）信号
であり、８はしジスタのセットを行なうためのクロック
信号である。
指示する信号と、ＭＭＩからのデータ（この場合はマク
ロ命令）を読み出したことを知らせる同期信号のＡＮＤ
をとったＩＦ（ｌｎｓｔｒＭｔｉＯＮＦｅｔｃｅ）信号
であり、８はしジスタのセットを行なうためのクロック
信号である。
９は処理装置の状態により主処理装置１が次に実行すべ
きマイクロ命令の番地を選択する信号を作り出す回路（
ＴＥＳＴ）であり、後述する母Ｙフリップ・フロッ１５
の出力信号がＴＥＳＴ回路９の１入力となっている。
きマイクロ命令の番地を選択する信号を作り出す回路（
ＴＥＳＴ）であり、後述する母Ｙフリップ・フロッ１５
の出力信号がＴＥＳＴ回路９の１入力となっている。
１ ０は副処理装置３の命令レジスタ（ＳＩＲ）、１１
は命令レジスター０１こ格納されたマクロ命令コードか
らそれを処理するマイクロプログラムの先頭番地を発生
する回路（ＲＯＭ）１２はＲＯＭＩＩからのアドレス信
号のほかに現在のアドレスに十１したアドレス、マイク
ロ命令により指定したアドレスなど、各種のアドレス信
号のなかから１つのアドレス信号を選択するためのセレ
クタ（ＳＥＬ）、１３はマイクロ命令のアドレスを指示
するコントロール・メモリ・アドレス・レジスタ（ＣＭ
ＡＲ）であり１４は副処理装置３のコントロール・メモ
リ（ＣＭ）である。
は命令レジスター０１こ格納されたマクロ命令コードか
らそれを処理するマイクロプログラムの先頭番地を発生
する回路（ＲＯＭ）１２はＲＯＭＩＩからのアドレス信
号のほかに現在のアドレスに十１したアドレス、マイク
ロ命令により指定したアドレスなど、各種のアドレス信
号のなかから１つのアドレス信号を選択するためのセレ
クタ（ＳＥＬ）、１３はマイクロ命令のアドレスを指示
するコントロール・メモリ・アドレス・レジスタ（ＣＭ
ＡＲ）であり１４は副処理装置３のコントロール・メモ
リ（ＣＭ）である。
１５は副処理装置３がマクロ命令を処理中であることと
を示すフリツプフロツプ（ＢＳＹ）であり、主処理装置
２から副処理装置３を起動するＳＴＡＲＴ信号１６によ
りセットされる。
を示すフリツプフロツプ（ＢＳＹ）であり、主処理装置
２から副処理装置３を起動するＳＴＡＲＴ信号１６によ
りセットされる。
ＢＳＹフリップフｏップのリセットは副処理装置３がマ
クロ命令の処理を終了したときに行なう。第２図は第１
図の情報処理装置の動作を示すタイミング・チャートで
ある。はじめにマシンサイクルＴ，において主処理装置
はＰＣ４のアドレスをＭＭＩへ送り、データ（マクロ命
令）を読み出してＩＲ５へセットする。次にマシンサイ
クルＬで、今読み出したマクロ命令の命令コードによる
分岐を行なう。これは図示していないが副処理装置３に
おける１１〜１４と同様の制御回路によって行なう。こ
れによりマクロ命令が副処理装置で処理すべきものであ
れば、マシンサイクルＴ２では副処理装置３の斑Ｙフリ
ップフロップ１５をテストし、新たにマクロ命令の処理
を開始することができるか杏かを判定する。そして、そ
れが可能であれば（ＢＳＹコ０）、ＳＴＡＲＴ信号１６
をセットして副処理装置３を超起動する（マシンサイク
ルＴ４）。副処理装置３はＳＴＲＴ信号１６によりＢＳ
Ｙフリツプフロツプ１５がセットされると、ＩＲ５にあ
るマクロ命令をＳＩＲＩＯへ読み出す（マシンサイクル
虫）。次にＳＩＲＩＯへセットされた命令コードからマ
イクロプログラムの先頭番号を発生する回路１１の出力
をＳＥＬｌ２で選択し、ＣＭＡＲ１３へセットすること
により、マクロ命令コードによる分岐を行なう（マシン
サイクルＴ６）。以後、マクロ命令を処理するマイクロ
プログラムを実行し（マシンサイクルＴ７〜Ｌ）、斑Ｙ
フリツプフロツブ１５をリセットして処理を終了する（
マシンサイクルＴ９）。主処理装置２はこの間副処理装
置３で処理されるマク。命令が浮動４・数点四四則演算
のように処理時間の短いものであれは、既Ｙフリツプフ
ロツプ１５をテストして待っており、マシンサイクルＴ
，。でそれが０となり、次のマクロ命令を読み出す（マ
シンサイクルＴ，．）。一方、副処理装置３で処理され
るマクロ命令が配列計算のように処理時間の長いもので
あれば、マシンサイクルＴ３から次のマクロ命令を読み
出し、主処理装置２でも別のマクロ命令の処理を開始す
る。ところで、第２図のタイミング・チャートを見ると
、副処理装置がマクロ命令の処理を開始するまでのマシ
ンサイクルＴ２〜Ｔ５が、マクロ命令の処理にとっては
むだな時間である。‘３１発明の目的 したがって、本発明の目的は副処理装置においてマク。
クロ命令の処理を終了したときに行なう。第２図は第１
図の情報処理装置の動作を示すタイミング・チャートで
ある。はじめにマシンサイクルＴ，において主処理装置
はＰＣ４のアドレスをＭＭＩへ送り、データ（マクロ命
令）を読み出してＩＲ５へセットする。次にマシンサイ
クルＬで、今読み出したマクロ命令の命令コードによる
分岐を行なう。これは図示していないが副処理装置３に
おける１１〜１４と同様の制御回路によって行なう。こ
れによりマクロ命令が副処理装置で処理すべきものであ
れば、マシンサイクルＴ２では副処理装置３の斑Ｙフリ
ップフロップ１５をテストし、新たにマクロ命令の処理
を開始することができるか杏かを判定する。そして、そ
れが可能であれば（ＢＳＹコ０）、ＳＴＡＲＴ信号１６
をセットして副処理装置３を超起動する（マシンサイク
ルＴ４）。副処理装置３はＳＴＲＴ信号１６によりＢＳ
Ｙフリツプフロツプ１５がセットされると、ＩＲ５にあ
るマクロ命令をＳＩＲＩＯへ読み出す（マシンサイクル
虫）。次にＳＩＲＩＯへセットされた命令コードからマ
イクロプログラムの先頭番号を発生する回路１１の出力
をＳＥＬｌ２で選択し、ＣＭＡＲ１３へセットすること
により、マクロ命令コードによる分岐を行なう（マシン
サイクルＴ６）。以後、マクロ命令を処理するマイクロ
プログラムを実行し（マシンサイクルＴ７〜Ｌ）、斑Ｙ
フリツプフロツブ１５をリセットして処理を終了する（
マシンサイクルＴ９）。主処理装置２はこの間副処理装
置３で処理されるマク。命令が浮動４・数点四四則演算
のように処理時間の短いものであれは、既Ｙフリツプフ
ロツプ１５をテストして待っており、マシンサイクルＴ
，。でそれが０となり、次のマクロ命令を読み出す（マ
シンサイクルＴ，．）。一方、副処理装置３で処理され
るマクロ命令が配列計算のように処理時間の長いもので
あれば、マシンサイクルＴ３から次のマクロ命令を読み
出し、主処理装置２でも別のマクロ命令の処理を開始す
る。ところで、第２図のタイミング・チャートを見ると
、副処理装置がマクロ命令の処理を開始するまでのマシ
ンサイクルＴ２〜Ｔ５が、マクロ命令の処理にとっては
むだな時間である。‘３１発明の目的 したがって、本発明の目的は副処理装置においてマク。
命令を解除しなおすことによるむだな時間をなくして、
マクロ命令の処理装置を短くすることができ、かつ、副
処理装置で処理するマク。命令を追加する時にそのマイ
クロプログラムを副処理装置のコントロール・メモリに
追加するだけでよい情報装置を提供することにある。【
４’実施例 以下、本発明を実施例を参照して詳細に説明する。
マクロ命令の処理装置を短くすることができ、かつ、副
処理装置で処理するマク。命令を追加する時にそのマイ
クロプログラムを副処理装置のコントロール・メモリに
追加するだけでよい情報装置を提供することにある。【
４’実施例 以下、本発明を実施例を参照して詳細に説明する。
第３図は本発明を実施した情程処理装置のブロック図で
あり、第４図がその動作を示すタイミング・チャートで
ある。
あり、第４図がその動作を示すタイミング・チャートで
ある。
第３図において１０′は第１図の１０と同じ命令レジス
タであるが、ＭＭＩから読み出したデータ（マクロ命令
）を直接セットできるように入力信号を変更し、セット
するタイミング信号もＩＲ５をセットする信号と同じ仲
信８、クロック信号９とＢＳＹフリツプフロツプ１５′
の出力の否定をとった信号のＡＮＤＩをとった信号に変
更している（第１図ではタイミング信号を図示していな
いが、ＳＩＲＩ０をセットするマイクロ命令をデコード
した信号とクロック信号のＡＮＤをとった信号である）
。ＳＩＲにセットされたマクロ命令が副処理装置で処理
すべき命令か否かの解読はとくにデコーダを別個に設け
ることなくＲＯＭＩ Ｉ′，ＣＭ１４′において実質的
に行われる。すなわちマクロ命令によりＲＯＭＩＩ′か
らＣＭ１４′の所定のアドレスのマイクロ命令を実行す
る。このマイクロ命令は、処理すべきでないマクロ命令
に対しては、ただちに、停止するという内容のものであ
ればよい。処理すべきマクロ命令の時には、以下の所定
のルーチンの作業をするマイクロ命令に移る。２０はＳ
ＩＲＩＯ′にセットしたマクロ命令を解読してそれが副
処理装置３で処理すべきマクロ命令であることがわかる
とマイクロ命令によりセットするフリツプフロツプ（Ｇ
Ｏ）であり、１５′は第１図の１５′と同じであるが、
主処理装置２からＳＴＡＲＴ信号１６′がきたときのＧ
Ｏフリツプフロップ２０の状態をセットする。
タであるが、ＭＭＩから読み出したデータ（マクロ命令
）を直接セットできるように入力信号を変更し、セット
するタイミング信号もＩＲ５をセットする信号と同じ仲
信８、クロック信号９とＢＳＹフリツプフロツプ１５′
の出力の否定をとった信号のＡＮＤＩをとった信号に変
更している（第１図ではタイミング信号を図示していな
いが、ＳＩＲＩ０をセットするマイクロ命令をデコード
した信号とクロック信号のＡＮＤをとった信号である）
。ＳＩＲにセットされたマクロ命令が副処理装置で処理
すべき命令か否かの解読はとくにデコーダを別個に設け
ることなくＲＯＭＩ Ｉ′，ＣＭ１４′において実質的
に行われる。すなわちマクロ命令によりＲＯＭＩＩ′か
らＣＭ１４′の所定のアドレスのマイクロ命令を実行す
る。このマイクロ命令は、処理すべきでないマクロ命令
に対しては、ただちに、停止するという内容のものであ
ればよい。処理すべきマクロ命令の時には、以下の所定
のルーチンの作業をするマイクロ命令に移る。２０はＳ
ＩＲＩＯ′にセットしたマクロ命令を解読してそれが副
処理装置３で処理すべきマクロ命令であることがわかる
とマイクロ命令によりセットするフリツプフロツプ（Ｇ
Ｏ）であり、１５′は第１図の１５′と同じであるが、
主処理装置２からＳＴＡＲＴ信号１６′がきたときのＧ
Ｏフリツプフロップ２０の状態をセットする。
したがって、読み出したマクロ命令が副処理装置３で処
理される命令の場合は００フリツプ・フロツプ２０がセ
ットされているので１になり副処理装置３で処理されな
い命令の場合はＧＯフリツプ・フロツプ２０がセットさ
れていないので０になる。ＧＯフリツプ・フロツプ２
０とＢＳＹフリップ・フロップ１５′は副処理装置３で
のマクロ命令の処理が終了すると、マイクロ命令により
リセットされる。１６′は第１図の１６と同じであるが
、前述のように母Ｙフリップ・フロップ１５′をセット
するタイミングを与えるだけで、副処理装置３を起動す
る意味は持た，ない。
理される命令の場合は００フリツプ・フロツプ２０がセ
ットされているので１になり副処理装置３で処理されな
い命令の場合はＧＯフリツプ・フロツプ２０がセットさ
れていないので０になる。ＧＯフリツプ・フロツプ２
０とＢＳＹフリップ・フロップ１５′は副処理装置３で
のマクロ命令の処理が終了すると、マイクロ命令により
リセットされる。１６′は第１図の１６と同じであるが
、前述のように母Ｙフリップ・フロップ１５′をセット
するタイミングを与えるだけで、副処理装置３を起動す
る意味は持た，ない。
２１，２２はＳＩＲＩＯ′のセット・タイミングを作る
ためのＡＮＤゲートとィンバータである。
ためのＡＮＤゲートとィンバータである。
１４′は第１図の１４と同じであるが、以下の動作説明
で述べるように格納してあるマイクロプログラムが異な
る。
で述べるように格納してあるマイクロプログラムが異な
る。
本発明による情報処理菱魔の動作を第４図にしたがって
説明する。
説明する。
はじめにマシンサイクルＴ，においてＭＭＩからマクロ
命令を読み出す。このとき、従釆例と異なるのは読み出
したマクロ命令をＩＲ５にセットすると同時に、副処理
装置３が動作中（ＢＳＹフリッブ・フロップ１５′が１
）でなければＳＩＲＩ Ｏ′にセットすることである。
ＢＳＹフリツプ・フロツプ１ ５′が１のときは副処理
装置３は他のマクロ命令の処理中であるから、Ｓ瓜１
０′のセットは行なわない。ＢＳＹフリツプ・フロツプ
１５′が０のときはマシンサイクルＴ，でＳＩＲＩＯ′
にマクロ命令がセットされ、ＩＦ信号８により起動され
る。起動された副処理装置３はマシンサイクルＴ２でＳ
ＩＲ１０′にセットされたマクロ命令の命令コードに対
応してＲＯＭで発生したアドレスに従い、それぞれのマ
クロ命令を処理するマイクロプログラムに分岐する。Ｓ
ＩＲＩＯ′の命令コードからＲＯＭ１１′によりマイク
ロ命令アドレスを発生させ、ＣＭＡＲ１ ３にセットし
て分岐することは従来例と同じである。ただし、本発明
においては副処理装置３で処理しないマクロ命令によっ
ても起動がかけられるので、それらのマクロ命令が分岐
していくマイクロプログラムを用意し、そこで副処理装
置３を停止させる。副処理装置３で処理すべきマクロ命
令の場合はＧＯフリップ・フロップ２０をセットして処
理を開始する（マシンサイクルＴ３）。一方、主処理装
置２はマクロ命令コ−ド‘こよる分岐を行なった後、マ
クロ命令が副処理袋贋３で処理すべき命令の場合、ＢＳ
Ｙフリツプ・フロツプ１５′をテストし、副処理装置が
他のマクロ命令を処理中であったか否かを調べる（マシ
ンサイクルＴ３）。ＢＳＹフリップ・フロツプ１５′が
１のときは新たに読み出したマクロ命令は実行されない
ので、このことをソフトウェアに知らせるため割込み処
理を行なうマイクロプログラムへ分岐する。ＢＳＹフリ
ツプ・フロツプ１ ５′が０のときはＳＴＡＲＴ信号１
６′をセットする。ＳＴＡＲＴ信号１ ６′によりＧＯ
フリップ・フロッブ２０の状態が斑Ｙフリップ・フロッ
プ１５′にセットされる。以後、副処理装置３で処理し
ているマクロ命令が浮動小数点四則演算命令のように処
理時間の短い命令であれば、斑ＹフＩＪップ・フロップ
１５′をテストして処理が終了するのを待つ。そして、
マシンサイクルＴ７で副処理装置３がマクロ命令の処理
を終了し、ＧＯフリツプ・フロツプ２ ０とＢＳＹフリ
ツプ・フロップ１５′をリセツトすると、次のマクロ命
令を読み出す（マシンサイクルＴ９）。また、マクロ命
令が配列計算のように処理時間の長い命令であれば、Ｍ
ＭＩから次のマクロ命令を読み出し、主処理装置２と副
処理装置３は並列動作にはいる。副処理装置３がマクロ
命令の処理を終了すると、入出力装置が主処理装置へ割
込みをかけるために従来から行なわれている方法と同様
にして、副処理装置３は主処理装置２へ割込みをかける
。このように本発明によれば従来例で説明したマシンサ
イクルＴ２〜Ｔ５の期間が不要になり、副処理装置で処
理するマクロ命令の処理速度が向上する。なお、本実施
例では副処理装置３がすでにマクロ命令を処理中であり
、次にマクロ命令を処理できない場合、それを主処理装
置２で判別できるようにＧＯフリツプ・フロツプ２０と
ＢＳＹフリップ・フロップ１５′を用意した。しかし、
主処理装置２と副処理装置３が並列動作しなければ、Ｇ
Ｏフリツプ・フロツプ２ ０がＢＳＹフリツプ・フロッ
プの役割を果たし、フリツプ・フロップは１個でよい。
次に副処理装置３で処理するマクロ命令を追加する方法
について説明する。
命令を読み出す。このとき、従釆例と異なるのは読み出
したマクロ命令をＩＲ５にセットすると同時に、副処理
装置３が動作中（ＢＳＹフリッブ・フロップ１５′が１
）でなければＳＩＲＩ Ｏ′にセットすることである。
ＢＳＹフリツプ・フロツプ１ ５′が１のときは副処理
装置３は他のマクロ命令の処理中であるから、Ｓ瓜１
０′のセットは行なわない。ＢＳＹフリツプ・フロツプ
１５′が０のときはマシンサイクルＴ，でＳＩＲＩＯ′
にマクロ命令がセットされ、ＩＦ信号８により起動され
る。起動された副処理装置３はマシンサイクルＴ２でＳ
ＩＲ１０′にセットされたマクロ命令の命令コードに対
応してＲＯＭで発生したアドレスに従い、それぞれのマ
クロ命令を処理するマイクロプログラムに分岐する。Ｓ
ＩＲＩＯ′の命令コードからＲＯＭ１１′によりマイク
ロ命令アドレスを発生させ、ＣＭＡＲ１ ３にセットし
て分岐することは従来例と同じである。ただし、本発明
においては副処理装置３で処理しないマクロ命令によっ
ても起動がかけられるので、それらのマクロ命令が分岐
していくマイクロプログラムを用意し、そこで副処理装
置３を停止させる。副処理装置３で処理すべきマクロ命
令の場合はＧＯフリップ・フロップ２０をセットして処
理を開始する（マシンサイクルＴ３）。一方、主処理装
置２はマクロ命令コ−ド‘こよる分岐を行なった後、マ
クロ命令が副処理袋贋３で処理すべき命令の場合、ＢＳ
Ｙフリツプ・フロツプ１５′をテストし、副処理装置が
他のマクロ命令を処理中であったか否かを調べる（マシ
ンサイクルＴ３）。ＢＳＹフリップ・フロツプ１５′が
１のときは新たに読み出したマクロ命令は実行されない
ので、このことをソフトウェアに知らせるため割込み処
理を行なうマイクロプログラムへ分岐する。ＢＳＹフリ
ツプ・フロツプ１ ５′が０のときはＳＴＡＲＴ信号１
６′をセットする。ＳＴＡＲＴ信号１ ６′によりＧＯ
フリップ・フロッブ２０の状態が斑Ｙフリップ・フロッ
プ１５′にセットされる。以後、副処理装置３で処理し
ているマクロ命令が浮動小数点四則演算命令のように処
理時間の短い命令であれば、斑ＹフＩＪップ・フロップ
１５′をテストして処理が終了するのを待つ。そして、
マシンサイクルＴ７で副処理装置３がマクロ命令の処理
を終了し、ＧＯフリツプ・フロツプ２ ０とＢＳＹフリ
ツプ・フロップ１５′をリセツトすると、次のマクロ命
令を読み出す（マシンサイクルＴ９）。また、マクロ命
令が配列計算のように処理時間の長い命令であれば、Ｍ
ＭＩから次のマクロ命令を読み出し、主処理装置２と副
処理装置３は並列動作にはいる。副処理装置３がマクロ
命令の処理を終了すると、入出力装置が主処理装置へ割
込みをかけるために従来から行なわれている方法と同様
にして、副処理装置３は主処理装置２へ割込みをかける
。このように本発明によれば従来例で説明したマシンサ
イクルＴ２〜Ｔ５の期間が不要になり、副処理装置で処
理するマクロ命令の処理速度が向上する。なお、本実施
例では副処理装置３がすでにマクロ命令を処理中であり
、次にマクロ命令を処理できない場合、それを主処理装
置２で判別できるようにＧＯフリツプ・フロツプ２０と
ＢＳＹフリップ・フロップ１５′を用意した。しかし、
主処理装置２と副処理装置３が並列動作しなければ、Ｇ
Ｏフリツプ・フロツプ２ ０がＢＳＹフリツプ・フロッ
プの役割を果たし、フリツプ・フロップは１個でよい。
次に副処理装置３で処理するマクロ命令を追加する方法
について説明する。
主処理装置２は今後追加する予定のマクロ命令について
も副処理装置３で処理できるマクロ命令と同じ処理を行
なう。一方、副処理装置３には、マクロ命令を追加する
前は不当命令コードの割込みを主処理装置２に対してか
けるようなマイクロプログラムを置く。副処理装置３が
主処理装置２へ割込みをかける方法は、処理時間の長い
マクロ命令の実行を終了して割込みをかける方法と同じ
である。そしてマクロ命令を追加するときは、その処理
プログラムを副処理装置のコントロール・メモリへ追加
するだけで・よい。‘５１まとめ 以上説明したごと〈本発明によれば、主処理装置がマク
ロ命令を読み出してから副処理装置を起動するまでの時
間が不要になるため、副処理装置で処理するマクロ命令
の処理速度を向上できる。
も副処理装置３で処理できるマクロ命令と同じ処理を行
なう。一方、副処理装置３には、マクロ命令を追加する
前は不当命令コードの割込みを主処理装置２に対してか
けるようなマイクロプログラムを置く。副処理装置３が
主処理装置２へ割込みをかける方法は、処理時間の長い
マクロ命令の実行を終了して割込みをかける方法と同じ
である。そしてマクロ命令を追加するときは、その処理
プログラムを副処理装置のコントロール・メモリへ追加
するだけで・よい。‘５１まとめ 以上説明したごと〈本発明によれば、主処理装置がマク
ロ命令を読み出してから副処理装置を起動するまでの時
間が不要になるため、副処理装置で処理するマクロ命令
の処理速度を向上できる。
また、本発明を実施するためのハードウェアの追加分は
、従来例と比べて明らかなように非常にわずかでよい。
更に副処理装置で処理するマクロ命令を追加する場合も
、主処理装置の側の変更は不要であり、副処理装置のマ
クロプログラムを追加するのみでよい。
、従来例と比べて明らかなように非常にわずかでよい。
更に副処理装置で処理するマクロ命令を追加する場合も
、主処理装置の側の変更は不要であり、副処理装置のマ
クロプログラムを追加するのみでよい。
第１図は従来技術により主処理装置２と副処理装置３か
らなる情報処理装置を構成したときに、主記憶装置１か
ら読み出したマクロ命令の処理の制御を説明するための
ブロック図であり、第２図がそのタイミング・チャート
である。 第３図は本発明の１実施例であり、マクロ命令の処理を
制御する部分のブロック図である。第４図はそのタイミ
ング・チヤ−トである。多′蟹 努之解 多〆函 多４図
らなる情報処理装置を構成したときに、主記憶装置１か
ら読み出したマクロ命令の処理の制御を説明するための
ブロック図であり、第２図がそのタイミング・チャート
である。 第３図は本発明の１実施例であり、マクロ命令の処理を
制御する部分のブロック図である。第４図はそのタイミ
ング・チヤ−トである。多′蟹 努之解 多〆函 多４図
Claims (1)
- １ 主処理装置と副処理装置とからなり、主記憶装置か
らのマクロ命令を読み出して同じタイミングでセツトす
る前記各処理装置に設けられた命令レジスタと、前記マ
クロ命令が主処理装置で処理すべき命令であるか、副処
理装置で処理すべきであるかを解読する前記各処理装置
に設けられた手段と、前記解読された処理命令が、自己
の処理命令であれば、その処理を行ない、前記解読され
た処理命令が自己の処理命令でなければ、その処理を停
止する前記各処理装置に設けられた制御手段と、前記副
処理装置から前記主処理装置に対して送られた次のマク
ロ命令に進んでもよいことを示すテスト信号により前記
主記憶装置から次のマクロ命令を読み出す前記主処理装
置に設けられた手段とを有することを特徴とする情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10155377A JPS6019028B2 (ja) | 1977-08-26 | 1977-08-26 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10155377A JPS6019028B2 (ja) | 1977-08-26 | 1977-08-26 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5435654A JPS5435654A (en) | 1979-03-15 |
| JPS6019028B2 true JPS6019028B2 (ja) | 1985-05-14 |
Family
ID=14303604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10155377A Expired JPS6019028B2 (ja) | 1977-08-26 | 1977-08-26 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019028B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573139A (en) * | 1980-06-06 | 1982-01-08 | Mitsubishi Electric Corp | Operation processor |
| US4399505A (en) * | 1981-02-06 | 1983-08-16 | Data General Corporaton | External microcode operation in a multi-level microprocessor |
| JPS57152045A (en) * | 1981-03-13 | 1982-09-20 | Hitachi Ltd | Computer system |
| JPS5829051A (ja) * | 1981-08-17 | 1983-02-21 | Nec Corp | 演算処理装置 |
| JPS5851353A (ja) * | 1981-09-24 | 1983-03-26 | Nippon Telegr & Teleph Corp <Ntt> | プログラム制御回路 |
| JPS6037037A (ja) * | 1983-04-11 | 1985-02-26 | Hitachi Ltd | データ処理装置 |
| JPS59212961A (ja) * | 1983-05-18 | 1984-12-01 | Hitachi Ltd | データ処理装置 |
| US5165033A (en) * | 1983-07-25 | 1992-11-17 | Hitachi, Ltd. | Microprocessor and data processor using the former |
| JPH081604B2 (ja) * | 1983-07-25 | 1996-01-10 | 株式会社日立製作所 | マイクロプロセッサ |
| JPS61141038A (ja) * | 1984-12-14 | 1986-06-28 | Nippon Telegr & Teleph Corp <Ntt> | マイクロプログラム制御処理装置 |
| JPH01243167A (ja) * | 1988-03-25 | 1989-09-27 | Hitachi Ltd | データ処理装置 |
-
1977
- 1977-08-26 JP JP10155377A patent/JPS6019028B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5435654A (en) | 1979-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6019028B2 (ja) | 情報処理装置 | |
| JPS6049337B2 (ja) | パイプライン制御方式 | |
| JP2005100017A (ja) | プロセッサシミュレータおよび割込遅延カウントプログラム、並びにプロセッサのシミュレート方法 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS6120900B2 (ja) | ||
| JPH05298088A (ja) | マイクロコンピュータ | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPS6122818B2 (ja) | ||
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPH01114944A (ja) | パイプライン方式プロセツサ | |
| JPS6236581B2 (ja) | ||
| JPH04245332A (ja) | データ処理装置 | |
| JPS595354A (ja) | デ−タ処理装置 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS60247743A (ja) | パイプライン演算制御装置 | |
| JPS59160239A (ja) | 情報処理装置 | |
| JPS60156141A (ja) | 演算制御装置 | |
| JPS62197834A (ja) | マイクロプログラム制御装置 | |
| JPS5927351A (ja) | デ−タ処理装置 | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPS60247742A (ja) | パイプライン演算制御装置 | |
| JPS62535B2 (ja) |